KR101033301B1 - Nano-scale switch - Google Patents

Nano-scale switch Download PDF

Info

Publication number
KR101033301B1
KR101033301B1 KR1020090040570A KR20090040570A KR101033301B1 KR 101033301 B1 KR101033301 B1 KR 101033301B1 KR 1020090040570 A KR1020090040570 A KR 1020090040570A KR 20090040570 A KR20090040570 A KR 20090040570A KR 101033301 B1 KR101033301 B1 KR 101033301B1
Authority
KR
South Korea
Prior art keywords
wiring
contact plug
nano
transistor
electric field
Prior art date
Application number
KR1020090040570A
Other languages
Korean (ko)
Other versions
KR20100121731A (en
Inventor
이병훈
황현상
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020090040570A priority Critical patent/KR101033301B1/en
Publication of KR20100121731A publication Critical patent/KR20100121731A/en
Application granted granted Critical
Publication of KR101033301B1 publication Critical patent/KR101033301B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H1/00—Contacts
    • H01H1/0094—Switches making use of nanoelectromechanical systems [NEMS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires

Abstract

반도체 소자의 배선을 전기적으로 연결하는 나노스위치가 개시된다. 반도체 소자를 구성하는 금속 배선에 그래핀을 도입하여 배선간 전기적 연결을 구현할 수 있다. 그래핀은 엇갈린 걸쇠모양으로 형성되며 하부전극부에 의해 발생하는 전계에 의해 하부전극 방향으로 당겨져서 전기적 연결이 이루어진다.A nano switch for electrically connecting wirings of a semiconductor device is disclosed. Graphene may be introduced into the metal wires constituting the semiconductor device to implement electrical connections between the wires. Graphene is formed in a staggered clasp shape and is pulled in the direction of the lower electrode by an electric field generated by the lower electrode, thereby making an electrical connection.

나노스위치, NEMS, 그래핀(graphene), 탄소나노튜브(CNT) Nano Switch, NEMS, Graphene, Carbon Nanotubes (CNT)

Description

나노스위치{NANO-SCALE SWITCH}Nano Switch {NANO-SCALE SWITCH}

본 발명은 반도체 소자용 스위치에 관한 것으로, 보다 상세하게는 전계효과를 이용하여 반도체 소자를 구성하는 배선의 전기적 연결을 구현하는 나노스위치에 관한 것이다.The present invention relates to a switch for a semiconductor device, and more particularly to a nanoswitch for implementing electrical connection of the wiring constituting the semiconductor device using the electric field effect.

반도체 회로는 트랜지스터와 트랜지스터를 연결하는 금속배선으로 이루어진다. 전통적인 구조의 실리콘 트랜지스터는 양자역학적 터널현상에 의한 누설전류와 동작시 발생하는 열이 집적화를 제한하는 기술적 요인이 되고 있다. The semiconductor circuit is composed of a metal wiring connecting the transistor to the transistor. Conventional silicon transistors have become a technical factor in limiting integration due to leakage current caused by quantum mechanical tunneling and heat generated during operation.

또한, 집적도 증가에 따라 선폭의 미세화로 인한 높은 전류밀도는 기존의 금속물질인 알루미늄이나 구리선이 허용하는 범위를 초과하고 있다. In addition, as the degree of integration increases, the high current density due to the miniaturization of the line width exceeds the allowable range of aluminum or copper wire, which is a conventional metal material.

이와 같은 기술의 한계를 극복하기 위한 대안으로 인터커넥트 레벨에서 소자를 추가하여 배선을 조절하는 아이디어가 제시되었으며 이는 알루미늄(Al) 배선 위에 실리콘을 성장시켜 실리콘 층을 소자층으로 활용하는 방법이다.As an alternative to overcoming the limitations of this technology, the idea of controlling wiring by adding devices at the interconnect level has been proposed. This is a method of growing silicon on aluminum (Al) wiring to use a silicon layer as a device layer.

그러나 금속배선 위에 성장된 실리콘 상에 형성된 MOSFET(Metal-Oxide Semiconductor Field Effect Transistor)은 결정결함으로 인하여 소자의 신뢰성에 문제를 일으키며 배선에 흐르는 전류밀도가 100A/cm2 까지 증가하는 경우, MOSFET은 전류밀도를 감당할 수 없게 되는 문제점이 발생한다.However, the MOSFET (Metal-Oxide Semiconductor Field Effect Transistor) formed on the silicon grown on the metal wiring causes a problem of device reliability due to crystal defects, and when the current density flowing in the wiring increases to 100A / cm 2 , the MOSFET becomes a current. The problem arises that the density cannot be handled.

본 발명은 그래핀을 반도체 소자와 결합하여, 반도체 소자를 이어주는 배선의 단락을 기계적으로 단속함으로써 누설전류가 없으며 전류밀도의 한계를 극복할 수 있는 나노스위치를 제공하는 데 그 목적이 있다.An object of the present invention is to provide a nano-switch by combining graphene with a semiconductor device, by mechanically interrupting the short circuit of the wiring connecting the semiconductor device and can overcome the limitation of the current density.

상기 목적을 달성하기 위한 본 발명의 일 실시예에 의한 나노스위치는 전계를 발생시키는 하부전극부, 하부전극부 상에 위치하며 하부전극부에 의해 발생된 전계에 의해 전기적으로 연결되는 배선부를 포함한다.Nano-switch according to an embodiment of the present invention for achieving the above object includes a lower electrode portion for generating an electric field, a wiring portion located on the lower electrode portion and electrically connected by an electric field generated by the lower electrode portion. .

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and the drawings.

상기한 바와 같은 본 발명의 나노스위치에 따르면 다음과 같은 효과가 있다.According to the nanoswitch of the present invention as described above has the following effects.

첫째, 금속 배선위에 그래핀을 도입하고 전계효과에 의해 배선의 연결을 제어하게 되므로 전류밀도의 한계를 극복할 수 있다.First, since graphene is introduced on the metal wiring and the connection of the wiring is controlled by the electric field effect, the limitation of the current density can be overcome.

둘째, 그래핀을 도입하여 금속배선의 연결을 제어하게 됨으로써 누설전류가 없고 재구성가능한(reconfigurable) 인터커넥트를 제공할 수 있다.Second, graphene can be introduced to control the connection of metallizations, thereby providing a leak-free and reconfigurable interconnect.

본 발명의 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 청구범위의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The effects of the present invention are not limited to the above-mentioned effects, and other effects not mentioned will be clearly understood by those skilled in the art from the description of the claims.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be embodied in various different forms, and the present embodiments merely make the disclosure of the present invention complete, and are common in the art to which the present invention pertains. It is provided to fully inform those skilled in the art of the scope of the invention, which is to be defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 의한 나노스위치에 대하여 상세히 설명하기로 한다. 참고로 본 발명을 설명함에 있어서 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, with reference to the accompanying drawings will be described in detail with respect to the nano-switch according to a preferred embodiment of the present invention. In the following description, well-known functions or constructions are not described in detail to avoid unnecessarily obscuring the subject matter of the present invention.

도 1은 본 발명의 일 실시예에 의한 나노스위치의 단면을 도시하여 나타낸 도면이다.1 is a view showing a cross-sectional view of a nano switch according to an embodiment of the present invention.

도 1에 도시된 바와 같이, 본 발명의 일 실시예에 의한 나노스위치는 전계를 발생시키는 하부전극부, 하부전극부 상에 형성되며 하부전극부에서 발생된 전계에 의해 전기적 연결이 이루어지는 배선부를 포함한다.As shown in FIG. 1, a nano switch according to an embodiment of the present invention includes a lower electrode part generating an electric field and a wiring part formed on the lower electrode part and electrically connected by an electric field generated in the lower electrode part. do.

본 발명에서 하부전극부(10)는 트랜지스터(11)가 형성된 기판(13), 기판(13) 상에 형성된 산화물층(15), 산화물층(15)내에 형성되는 컨텍 플러그(17)를 포함한다.In the present invention, the lower electrode part 10 includes a substrate 13 on which the transistor 11 is formed, an oxide layer 15 formed on the substrate 13, and a contact plug 17 formed in the oxide layer 15. .

기판(13)은 실리콘 기판이 될 수 있으며 기판(13) 상에 형성되는 트랜지스터(11)는 n-MOS 또는 p-MOS가 될 수 있다.The substrate 13 may be a silicon substrate and the transistor 11 formed on the substrate 13 may be an n-MOS or p-MOS.

기판(13) 상부는 전기적인 절연을 위하여 산화물층(15)이 형성되며 산화물층(15)은 산화규소(SiO2)를 화학기상증착법에 의해 형성한다.An oxide layer 15 is formed on the substrate 13 for electrical insulation, and the oxide layer 15 forms silicon oxide (SiO 2 ) by chemical vapor deposition.

기판(13) 상부에 형성된 산화물층(15)은 컨텍 홀을 구비하며 컨텍 홀에 금속등의 전도성 물질로 이루어진 컨텍 플러그(17)(contact plug)가 형성된다.The oxide layer 15 formed on the substrate 13 has a contact hole, and a contact plug 17 made of a conductive material such as metal is formed in the contact hole.

컨텍 플러그(17)는 텅스텐(W), 구리(Cu) 및 알루미늄(Al)중 적어도 하나 사용되며 화학기상증착법, PVD법, Electro plating 법에 의해 증착될 수 있다. 이 경우 컨텍 프러그(17)의 재질은 텅스텐(W), 구리(Cu), 알루미늄(Al)에 한정되는 것은 아니며 전도성 금속물질이면 어느 것이나 가능하다.The contact plug 17 is used at least one of tungsten (W), copper (Cu) and aluminum (Al) and may be deposited by chemical vapor deposition, PVD, or electro plating. In this case, the material of the contact plug 17 is not limited to tungsten (W), copper (Cu) or aluminum (Al), and may be any conductive metal material.

도 2a 및 2b는 나노스위치(100)의 게이트 전압에 따라 컨텍 플러그(17)에 발생된 전계에 의해 배선층(25)에 전기적 연결이 일어나는 과정을 도시한 도면이다.2A and 2B illustrate a process in which electrical connection is made to the wiring layer 25 by an electric field generated in the contact plug 17 according to the gate voltage of the nanoswitch 100.

컨텍 플러그(17)는 기판(13) 상에 위치하는 트랜지스터(11)의 게이트에 인가되는 전압(Vc)에 따라 전계효과를 일으키게 된다. The contact plug 17 generates a field effect according to the voltage Vc applied to the gate of the transistor 11 located on the substrate 13.

도 2a에 도시된 바와 같이 게이트 전극에 로우(Vc=low)가 걸리게 되면 트랜지스터(11)에 전류가 흐르지 않게 되며 이에 따라 트랜지스터(11)의 소스 또는 드 레인 전극중 어느 하나와 연결된 컨텍 플러그(17)에 전계가 발생하지 않게 된다(floating).As shown in FIG. 2A, when a gate (Vc = low) is applied to the gate electrode, no current flows in the transistor 11, and accordingly, the contact plug 17 connected to either the source or drain electrode of the transistor 11 is applied. ) Does not generate an electric field (floating).

한편, 도 2b에 도시된 바와 같이 게이트 전극에 하이(Vc=high)가 걸리게 되면 트랜지스터(11)에 전류가 흐르게 되며 이에 따라 컨텍 플러그(17)에 전계가 발생하여 배선층(25)들이 전기적으로 연결되게 된다.On the other hand, as shown in FIG. 2B, when a high (Vc = high) is applied to the gate electrode, a current flows in the transistor 11, whereby an electric field is generated in the contact plug 17 to electrically connect the wiring layers 25. Will be.

배선부(20)는 하부전극부(10) 상에 위치하는 제1 절연막(21), 제1 절연막(21) 상에 위치하며 서로 이격되어 형성되는 제1 금속층(23)들, 제1 금속층(23)들 상에 각각 형성되는 배선층(25)들, 배선층(25)들 상에 각각 형성되는 제2 금속층(27)들, 제2 금속층(27)들 상에 각각 형성되는 제2 절연막(29)을 포함한다.The wiring unit 20 may include a first insulating layer 21 positioned on the lower electrode unit 10, first metal layers 23 formed on the first insulating layer 21 and spaced apart from each other, and a first metal layer ( The wiring layers 25 formed on the wiring layers 25, the second metal layers 27 formed on the wiring layers 25, and the second insulating layer 29 formed on the second metal layers 27, respectively. It includes.

제1 절연막(21)은 하부전극부(10)를 구성하는 컨텍 플러그(17)가 배선전극과 전기적으로 절연되도록 하며 화학기상증착법에 의해 증착된 질화규소(Si3N4) 또는 산화막을 사용한다.The first insulating layer 21 may be electrically insulated from the contact plug 17 constituting the lower electrode part 10 with the wiring electrode, and may be formed of silicon nitride (Si 3 N 4 ) or an oxide film deposited by chemical vapor deposition.

제1 금속층(23)들은 제1 절연막(21) 상에 위치하며 이격되어 있다. 제1 금속층(23)들은 텅스텐(W) 이나 티타늄(Ti)이 첨가된 알루미늄 합금 또는 알루미늄(Al), 니켈(Ni), 구리(Cu) 등이 사용될 수 있다.The first metal layers 23 are positioned on the first insulating layer 21 and spaced apart from each other. The first metal layers 23 may be aluminum alloys in which tungsten (W) or titanium (Ti) is added, or aluminum (Al), nickel (Ni), copper (Cu), or the like.

도 3a 및 3b는 각각 전계가 가해지지 않은 경우와 전계가 가해진 경우의 배선층들의 선단의 모양을 나타낸 평면도들이다.3A and 3B are plan views showing the shapes of the tips of the wiring layers when an electric field is not applied and when an electric field is applied, respectively.

배선층(25)들은 제1 금속층(23)들 상에 각각 형성되며 하부전극부(10)에 위치하는 컨텍 플러그(17)에 전압이 인가되면 전계효과로 인하여 배선층(25)들을 하 부전극부(10)로 끌어당겨 상호 연결된다.The wiring layers 25 are formed on the first metal layers 23, and when voltage is applied to the contact plug 17 positioned on the lower electrode part 10, the wiring layers 25 may be formed on the lower electrode part due to an electric field effect. 10) to be interconnected.

다시 말하면, 컨텍 플러그(17)로부터 전계가 가해지지 않을 경우 배선층(25)은 평행하게 유지되어 전기적으로 단락이 되며 전계가 가해질 경우 배선층(25)들이 아래로 당겨져 상호 접촉되게 된다.In other words, when no electric field is applied from the contact plug 17, the wiring layer 25 remains parallel and electrically shorted, and when the electric field is applied, the wiring layers 25 are pulled down to be in contact with each other.

배선층(25)을 구성하는 물질은 탄소 원자 1~10개의 두께를 갖는 그래핀(graphene) 이 될 수 있다.The material constituting the wiring layer 25 may be graphene having a thickness of 1 to 10 carbon atoms.

그래핀은 탄소 원자들이 육각형 판상구조를 이루며 두께가 원자 한 개 수준에 불과한 2차원 탄소 구조체로서 밴드갭이 0(zero)인 반도체 물질이며 상온 캐리어 이동도와 열전도율이 매우 높고 전기전도도가 매우 뛰어난 성질을 가지고 있다.Graphene is a two-dimensional carbon structure in which carbon atoms form a hexagonal plate-like structure and is only one atom thick. It is a semi-conductor material with zero band gap, and has very high room temperature carrier mobility, high thermal conductivity, and excellent electrical conductivity. Have.

제2 금속층(27)들은 상기 배선층(25) 상부에 형성되며 배선층(25)을 지지하면서 반도체 소자의 배선역할을 하게 된다.The second metal layers 27 are formed on the wiring layer 25 and serve as wiring of the semiconductor device while supporting the wiring layer 25.

제2 절연막(29)은 제2 금속층(27)들 상에 형성되며 제2 금속층(27)과 외부와의 절연을 위한 역할을 하게 된다. 제2 절연막(29)은 질화실리콘(Si3N4)을 화학기상증착법에 의해 형성한다.The second insulating layer 29 is formed on the second metal layers 27 and serves to insulate the second metal layer 27 from the outside. The second insulating film 29 forms silicon nitride (Si 3 N 4 ) by chemical vapor deposition.

본 발명에 의한 나노스위치는 M1 레벨에서의 금속 배선을 스위칭할 수 있는 NEMS(Nano Electro Mechanical System)소자로 누설전류가 없으며 전류밀도의 한계를 극복할 수 있다.Nano switch according to the present invention is a NEMS (Nano Electro Mechanical System) device that can switch the metal wiring at the M1 level, there is no leakage current and can overcome the limitation of the current density.

또한, 본 발명에 의한 나노스위치는 반도체 소자의 배선의 단락을 기계적으 로 단속할 수 있게 함으로써 새로운 회로기능을 부여하여 향후 재구성가능한(reconfigurable) 인터커넥트 또는 회로를 구성할 수 있는 핵심요소 기술로서 산업상 응용가능성이 매우 높은 것으로 판단된다.In addition, the nano-switch according to the present invention is to provide a new circuit function by mechanically interrupting the short circuit of the semiconductor device to provide a new circuit function in the industry as a core element technology that can configure a reconfigurable interconnect or circuit in the future. The applicability is very high.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.Although the embodiments of the present invention have been described above with reference to the accompanying drawings, those skilled in the art to which the present invention pertains may implement the present invention in other specific forms without changing the technical spirit or essential features thereof. I can understand that.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변경된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.It is therefore to be understood that the above-described embodiments are illustrative in all aspects and not restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. .

도 1은 본 발명의 일 실시예에 의한 나노스위치의 단면도를 도시한 도면이다.1 is a cross-sectional view of a nano switch according to an embodiment of the present invention.

도 2a 및 2b는 나노스위치의 하부전극부에 위치하는 게이트 전압에 따라 컨텍 플러그로부터 발생된 전계에 의해 배선층이 전기적으로 연결되는 작동관계를 나타낸 도면들이다.2A and 2B illustrate an operation relationship in which a wiring layer is electrically connected by an electric field generated from a contact plug according to a gate voltage located in a lower electrode portion of a nano switch.

도 3a 및 3b는 본 발명에 의한 나노스위치의 배선층이 엇갈린 걸쇠모양으로 형성되어 있는 구조를 나타낸 도면들이다.3A and 3B are views showing a structure in which the wiring layers of the nano switch according to the present invention are formed in a staggered shape.

< 도면의 주요 부분에 대한 부호의 설명 ><Description of Symbols for Main Parts of Drawings>

10: 하부전극부 11: 트랜지스터 10: lower electrode portion 11: transistor

13: 기판 15 : 절연막층 13: substrate 15: insulating film layer

17 : 컨텍 플러그 20 : 배선부17: contact plug 20: wiring

21 : 제1 절연막 23 : 제1 금속층21: first insulating film 23: first metal layer

25 : 배선층 27 : 제2 금속층25 wiring layer 27 second metal layer

29 : 제2 절연막 100 : 스위치29: second insulating film 100: switch

Claims (5)

기판 상에 형성되고, 전기적 단락을 조절하는 트랜지스터;A transistor formed on the substrate and controlling an electrical short; 상기 트랜지스터를 매립하는 산화물층;An oxide layer filling the transistor; 상기 산화물층을 관통하고, 상기 트랜지스터의 소스 또는 드레인 전극과 전기적으로 연결되는 컨택 플러그; 및A contact plug penetrating the oxide layer and electrically connected to a source or drain electrode of the transistor; And 상기 컨택 플러그 상부에 형성되고, 상기 컨택 플러그에 인가되는 전압에 의한 전계에 의한 기계적 변형을 통해 상호 전기적으로 연결되는 배선부를 포함하고,A wiring part formed on the contact plug and electrically connected to each other through a mechanical deformation by an electric field caused by a voltage applied to the contact plug, 상기 배선부는, 상호 이격된 그라핀들로 형성된 배선구조를 가지는 것을 특징으로 하는 나노스위치.The wiring unit, the nano-switch, characterized in that having a wiring structure formed of graphene spaced apart from each other. 제1항에 있어서, 상기 배선부는,The method of claim 1, wherein the wiring portion, 상기 컨택 플러그 및 상기 산화물층 상에 형성된 제1 절연막;A first insulating film formed on the contact plug and the oxide layer; 상기 제1 절연막상에 형성된 제1 금속층; 및A first metal layer formed on the first insulating film; And 상기 제1 금속층 상부에 형성되고, 적어도 2개의 그라핀들이 상호 이격되게 배치된 배선층을 포함하는 것을 특징으로 하는 나노스위치.And a wiring layer formed on the first metal layer and at least two graphenes spaced apart from each other. 제2항에 있어서, 상기 배선층은 상기 컨택 플러그의 전계에 의해 상기 트랜지스터 방향으로 기계적 변형이 일어나면서 상호 접속되도록 엇갈린 걸쇠 모양을 가지는 것을 특징으로 하는 나노스위치.The nano switch of claim 2, wherein the wiring layer has a staggered shape to be interconnected while mechanical deformation occurs in the direction of the transistor by an electric field of the contact plug. 삭제delete 삭제delete
KR1020090040570A 2009-05-11 2009-05-11 Nano-scale switch KR101033301B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090040570A KR101033301B1 (en) 2009-05-11 2009-05-11 Nano-scale switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090040570A KR101033301B1 (en) 2009-05-11 2009-05-11 Nano-scale switch

Publications (2)

Publication Number Publication Date
KR20100121731A KR20100121731A (en) 2010-11-19
KR101033301B1 true KR101033301B1 (en) 2011-05-09

Family

ID=43406841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090040570A KR101033301B1 (en) 2009-05-11 2009-05-11 Nano-scale switch

Country Status (1)

Country Link
KR (1) KR101033301B1 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101715355B1 (en) 2010-11-30 2017-03-13 삼성전자주식회사 Graphene electronic device
KR101910976B1 (en) 2012-07-16 2018-10-23 삼성전자주식회사 Field effect transistor using graphene
RU2599461C1 (en) * 2015-06-11 2016-10-10 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный университет" Nanopartical

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080004391A (en) * 2006-07-05 2008-01-09 제너럴 일렉트릭 캄파니 Contact material, device including contact material, and method of making

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080004391A (en) * 2006-07-05 2008-01-09 제너럴 일렉트릭 캄파니 Contact material, device including contact material, and method of making

Also Published As

Publication number Publication date
KR20100121731A (en) 2010-11-19

Similar Documents

Publication Publication Date Title
CN106328658A (en) Semiconductor device
TWI503957B (en) Semiconductor device with transistor local interconnects
KR101298789B1 (en) Semiconductor device
JP6561759B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6347309B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20140010720A (en) Field effect transistor using graphene
TWI514536B (en) 3d integrated circuit system with connecting via structure and method for forming the same
JP2008306196A (en) Power field-effect transistor with low on-resistance using merged metal layers
KR20130079051A (en) Graphene electronic device and manufacturing method thereof
KR101033301B1 (en) Nano-scale switch
JP6125420B2 (en) Semiconductor device
JP2005072171A (en) Semiconductor device and its manufacturing method
JP2013004961A (en) Semiconductor element
KR101335714B1 (en) Graphene diffusion barrier layer and electronic device using the graphene diffusion barrier layer
TWI474973B (en) Selective nanotube growth inside vias using an ion beam
JP2006239790A (en) Metal nano-wire producing method and metal nano-wire
CN109564876A (en) Semiconductor device
JP2012038888A (en) Semiconductor device and manufacturing method thereof
CN109219869A (en) Semiconductor device
JP2016058691A (en) Semiconductor device
JP6350760B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN109560125A (en) Metal stack source-drain electrode field-effect tube and preparation method thereof
KR100713916B1 (en) Method of manufacturing semiconductor device
JP5037095B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2010177408A (en) Electronic circuit and method for manufacturing electronic circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140326

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160404

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee