JP6125420B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP6125420B2
JP6125420B2 JP2013269189A JP2013269189A JP6125420B2 JP 6125420 B2 JP6125420 B2 JP 6125420B2 JP 2013269189 A JP2013269189 A JP 2013269189A JP 2013269189 A JP2013269189 A JP 2013269189A JP 6125420 B2 JP6125420 B2 JP 6125420B2
Authority
JP
Japan
Prior art keywords
metal
metal part
trench
semiconductor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013269189A
Other languages
Japanese (ja)
Other versions
JP2015126080A (en
Inventor
成雅 副島
成雅 副島
智幸 庄司
智幸 庄司
渡辺　行彦
行彦 渡辺
明徳 榊原
明徳 榊原
明高 添野
明高 添野
竹内　有一
有一 竹内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2013269189A priority Critical patent/JP6125420B2/en
Publication of JP2015126080A publication Critical patent/JP2015126080A/en
Application granted granted Critical
Publication of JP6125420B2 publication Critical patent/JP6125420B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本明細書で開示される技術は、コンタクト用のトレンチが形成されている半導体装置に関する。   The technology disclosed in this specification relates to a semiconductor device in which a contact trench is formed.

半導体装置の小型化を進めるために、半導体層の表層部にコンタクト用のトレンチを形成する技術が知られている。コンタクト用のトレンチ内に充填された電極は、コンタクト用のトレンチの側面を利用して半導体層に接触することができる。このため、半導体層の面内方向における電極の接触面積を削減することができるので、半導体装置の小型化が実現される。   In order to reduce the size of a semiconductor device, a technique for forming a contact trench in a surface layer portion of a semiconductor layer is known. The electrode filled in the contact trench can be brought into contact with the semiconductor layer using the side surface of the contact trench. For this reason, since the contact area of the electrode in the in-plane direction of the semiconductor layer can be reduced, the semiconductor device can be miniaturized.

この種の半導体装置において、コンタクト用のトレンチ内に充填された電極の接触抵抗を低減することが望まれており、その技術の一例が特許文献１に開示されている。特許文献１に開示される技術では、コンタクト用のトレンチ内に充填されているソース電極が、３つの金属部で構成されていることを特徴とする。第１金属部は、コンタクト用のトレンチの底面に接触しており、ｐ型のベース領域とオーミック接触する。第２金属部は、コンタクト用のトレンチの側面に接触しており、ｎ型のソース領域とオーミック接触する。第３金属部は、コンタクト用のトレンチ内において第１金属部と第２金属部に囲まれており、コンタクト用のトレンチの外にまで伸びている。   In this type of semiconductor device, it is desired to reduce the contact resistance of the electrode filled in the contact trench, and an example of the technique is disclosed in Patent Document 1. The technique disclosed in Patent Document 1 is characterized in that a source electrode filled in a contact trench is composed of three metal parts. The first metal portion is in contact with the bottom surface of the contact trench and is in ohmic contact with the p-type base region. The second metal portion is in contact with the side surface of the contact trench and is in ohmic contact with the n-type source region. The third metal portion is surrounded by the first metal portion and the second metal portion in the contact trench, and extends to the outside of the contact trench.

上記半導体装置では、ｐ型のベース領域にオーミック接触する第１金属部とｎ型のソース領域にオーミック接触する第２金属部がコンタクト用のトレンチ内に充填されているので、小型化と接触抵抗の低下の双方が改善されている。   In the semiconductor device, since the first metal part that is in ohmic contact with the p-type base region and the second metal part that is in ohmic contact with the n-type source region are filled in the contact trench, miniaturization and contact resistance are achieved. Both declines have been improved.

特開２０１０−２３８７３８号公報JP 2010-238738 A

しかしながら、上記半導体装置では、第１金属部と第２金属部に囲まれている第３金属部の材料に熱膨張係数の大きいアルミニウムが用いられている。コンタクト用のトレンチ内に充填されている金属の熱膨張は、半導体層の面内方向において、硬い半導体層によって規制される。このため、このような熱膨張係数の大きい金属がコンタクト用のトレンチ内に充填されていると、半導体装置が高温になったときに、金属部と金属部の接合面や金属部と半導体層の接合面に応力が集中し、これらの接合面において剥がれ又はクラックが発生する可能性がある。これらの剥がれ及びクラックは、半導体装置の信頼性を低下させる。   However, in the semiconductor device, aluminum having a large thermal expansion coefficient is used as the material of the third metal part surrounded by the first metal part and the second metal part. The thermal expansion of the metal filled in the contact trench is regulated by the hard semiconductor layer in the in-plane direction of the semiconductor layer. For this reason, when such a metal having a large thermal expansion coefficient is filled in the contact trench, when the semiconductor device is heated to a high temperature, the joint surface between the metal part and the metal part or the metal part and the semiconductor layer Stress concentrates on the joint surfaces, and peeling or cracks may occur on these joint surfaces. These peeling and cracks reduce the reliability of the semiconductor device.

本明細書は、コンタクト用のトレンチが形成されている半導体装置において、信頼性を向上させる技術を提供することを目的としている。   An object of the present specification is to provide a technique for improving reliability in a semiconductor device in which a contact trench is formed.

本明細書で開示される半導体装置は、半導体層、第１金属部、第２金属部、第３金属部を備えている。コンタクト用のトレンチが半導体層の表層部に形成されている。第１金属部は、コンタクト用のトレンチに充填されており、コンタクト用のトレンチの底面に接触する。第２金属部は、コンタクト用のトレンチに充填されており、コンタクト用のトレンチの側面に接触する。第３金属部は、コンタクト用のトレンチに充填されており、第１金属部と第２金属部に囲まれている。半導体層は、第１導電型の第１半導体領域と第２導電型の第２半導体領域を有する。第１半導体領域は、コンタクト用のトレンチの底面に露出して設けられている。第２半導体領域は、コンタクト用のトレンチの側面に露出して設けられている。第１金属部と第１半導体領域が、オーミック接触している。第２金属部と第２半導体領域が、オーミック接触している。第３金属部の材料の熱膨張係数が、第２金属部の材料の熱膨張係数以下である。コンタクト用のトレンチに充填される第３金属部の材料に熱膨張係数の小さい材料が用いられているので、半導体装置が高温になったとしても、金属と金属の接合面や金属と半導体層の接合面に加わる応力が緩和され、これらの接合面における剥がれ又はクラックが抑制され、半導体装置の信頼性が向上する。   The semiconductor device disclosed in this specification includes a semiconductor layer, a first metal part, a second metal part, and a third metal part. A contact trench is formed in the surface layer of the semiconductor layer. The first metal portion is filled in the contact trench and contacts the bottom surface of the contact trench. The second metal portion is filled in the contact trench and contacts the side surface of the contact trench. The third metal part is filled in a contact trench, and is surrounded by the first metal part and the second metal part. The semiconductor layer has a first conductivity type first semiconductor region and a second conductivity type second semiconductor region. The first semiconductor region is provided exposed on the bottom surface of the contact trench. The second semiconductor region is provided exposed on the side surface of the contact trench. The first metal part and the first semiconductor region are in ohmic contact. The second metal part and the second semiconductor region are in ohmic contact. The coefficient of thermal expansion of the material of the third metal part is not more than the coefficient of thermal expansion of the material of the second metal part. Since the material of the third metal portion filled in the contact trench is made of a material having a small coefficient of thermal expansion, even if the temperature of the semiconductor device becomes high, the metal-to-metal junction surface and the metal-to-semiconductor layer The stress applied to the joint surfaces is relaxed, peeling or cracks at these joint surfaces are suppressed, and the reliability of the semiconductor device is improved.

実施例の半導体装置の要部断面図を模式的に示す。The principal part sectional drawing of the semiconductor device of an Example is shown typically. 変形例の半導体装置の要部断面図を模式的に示す。The principal part sectional drawing of the semiconductor device of a modification is typically shown. 実施例の半導体装置を製造する方法の一工程の要部断面図を模式的に示す。The principal part sectional drawing of one process of the method of manufacturing the semiconductor device of an Example is shown typically. 実施例の半導体装置を製造する方法の一工程の要部断面図を模式的に示す。The principal part sectional drawing of one process of the method of manufacturing the semiconductor device of an Example is shown typically. 実施例の半導体装置を製造する方法の一工程の要部断面図を模式的に示す。The principal part sectional drawing of one process of the method of manufacturing the semiconductor device of an Example is shown typically. 実施例の半導体装置を製造する方法の一工程の要部断面図を模式的に示す。The principal part sectional drawing of one process of the method of manufacturing the semiconductor device of an Example is shown typically. 実施例の半導体装置を製造する方法の一工程の要部断面図を模式的に示す。The principal part sectional drawing of one process of the method of manufacturing the semiconductor device of an Example is shown typically. 実施例の半導体装置を製造する方法の一工程の要部断面図を模式的に示す。The principal part sectional drawing of one process of the method of manufacturing the semiconductor device of an Example is shown typically. 実施例の半導体装置を製造する方法の一工程の要部断面図を模式的に示す。The principal part sectional drawing of one process of the method of manufacturing the semiconductor device of an Example is shown typically. 実施例の半導体装置を製造する方法の一工程の要部断面図を模式的に示す。The principal part sectional drawing of one process of the method of manufacturing the semiconductor device of an Example is shown typically.

以下、本明細書で開示される技術の特徴を整理する。なお、以下に記す事項は、各々単独で技術的な有用性を有している。   The technical features disclosed in this specification will be summarized below. The items described below have technical usefulness independently.

（第１特徴）本明細書で開示される半導体装置は、半導体層、第１金属部、第２金属部、第３金属部を備えていてもよい。コンタクト用のトレンチが半導体層の表層部に形成されている。第１金属部は、コンタクト用のトレンチに充填されており、コンタクト用のトレンチの底面に接触する。第２金属部は、コンタクト用のトレンチに充填されており、コンタクト用のトレンチの側面に接触する。第３金属部は、コンタクト用のトレンチに充填されており、第１金属部と第２金属部に囲まれている。半導体層は、第１導電型の第１半導体領域と第２導電型の第２半導体領域を有する。第１半導体領域は、コンタクト用のトレンチの底面に露出して設けられている。第２半導体領域は、コンタクト用のトレンチの側面に露出して設けられている。第１金属部と第１半導体領域が、オーミック接触している。第２金属部と第２半導体領域が、オーミック接触している。第３金属部の材料の熱膨張係数が、第２金属部の材料の熱膨張係数以下である。より好ましくは、第３金属部の材料の熱膨張係数が、第２金属部の材料の熱膨張係数よりも小さいのが望ましい。ここで、第１金属部と第２金属部は、異なる材料であるのが好ましい。第１金属部と第３金属部は、異なる材料であるのが好ましい。第２金属部と第３金属部は、同一材料であってもよく、異なる材料であってもよい。第２金属部と第３金属部が同一材料の場合、第２金属部と第３金属部の材料の熱膨張係数が同一である。このような場合でも、第３金属部の材料の熱膨張係数が第２金属部の材料の熱膨張係数よりも大きく構成されている従来の半導体装置に比して、本明細書で開示される半導体装置の信頼性が高い。 (First Feature) The semiconductor device disclosed in this specification may include a semiconductor layer, a first metal part, a second metal part, and a third metal part. A contact trench is formed in the surface layer of the semiconductor layer. The first metal portion is filled in the contact trench and contacts the bottom surface of the contact trench. The second metal portion is filled in the contact trench and contacts the side surface of the contact trench. The third metal part is filled in a contact trench, and is surrounded by the first metal part and the second metal part. The semiconductor layer has a first conductivity type first semiconductor region and a second conductivity type second semiconductor region. The first semiconductor region is provided exposed on the bottom surface of the contact trench. The second semiconductor region is provided exposed on the side surface of the contact trench. The first metal part and the first semiconductor region are in ohmic contact. The second metal part and the second semiconductor region are in ohmic contact. The coefficient of thermal expansion of the material of the third metal part is not more than the coefficient of thermal expansion of the material of the second metal part. More preferably, the thermal expansion coefficient of the material of the third metal part is desirably smaller than the thermal expansion coefficient of the material of the second metal part. Here, the first metal part and the second metal part are preferably made of different materials. The first metal part and the third metal part are preferably made of different materials. The second metal part and the third metal part may be made of the same material or different materials. When the second metal part and the third metal part are made of the same material, the thermal expansion coefficients of the materials of the second metal part and the third metal part are the same. Even in such a case, the thermal expansion coefficient of the material of the third metal part is disclosed in the present specification as compared with the conventional semiconductor device configured to be larger than the thermal expansion coefficient of the material of the second metal part. The reliability of semiconductor devices is high.

（第２特徴）半導体層の材料は特に限定されるものではない。好ましくは、半導体層の材料は、ワイドバンドギャップ半導体である。このようなワイドバンドギャップ半導体については、ｎ型とｐ型の双方に対して良好にオーミック接触する実用的な金属材料が知られていない。本明細書で開示される半導体装置は、第１金属部と第２金属部を利用して第１半導体領域と第２半導体領域の各々にオーミック接触することができる。このため、本明細書で開示される半導体装置は、半導体層の材料がワイドバンドギャップ半導体のときに特に有用である。ワイドバンドギャップ半導体は、化合物半導体が好ましく、具体的には、炭化珪素又は窒化物半導体が好ましい。 (Second feature) The material of the semiconductor layer is not particularly limited. Preferably, the material of the semiconductor layer is a wide band gap semiconductor. For such a wide band gap semiconductor, a practical metal material that makes a good ohmic contact with both n-type and p-type is not known. The semiconductor device disclosed in this specification can be in ohmic contact with each of the first semiconductor region and the second semiconductor region using the first metal portion and the second metal portion. Therefore, the semiconductor device disclosed in this specification is particularly useful when the material of the semiconductor layer is a wide band gap semiconductor. The wide band gap semiconductor is preferably a compound semiconductor, and specifically, silicon carbide or a nitride semiconductor is preferable.

（第３特徴）本明細書で開示される半導体装置の種類は特に限定されない。好ましくは、本明細書で開示される半導体装置は、ＭＯＳＦＥＴ又はＩＧＢＴである。半導体装置の種類がＭＯＳＦＥＴの場合、第１半導体領域がｐ型のベース領域であり、第２半導体領域がｎ型のソース領域である。半導体装置の種類がＩＧＢＴの場合、第１半導体領域がｐ型のベース領域であり、第２半導体領域がｎ型のエミッタ領域である。 (Third feature) The type of the semiconductor device disclosed in this specification is not particularly limited. Preferably, the semiconductor device disclosed in this specification is a MOSFET or an IGBT. When the type of the semiconductor device is MOSFET, the first semiconductor region is a p-type base region, and the second semiconductor region is an n-type source region. When the type of the semiconductor device is IGBT, the first semiconductor region is a p-type base region, and the second semiconductor region is an n-type emitter region.

（第４特徴）半導体層の材料が炭化珪素の場合、第１金属部の材料は、ｐ型の第１半導体領域にオーミック接触するものが好ましく、具体的には、アルミニウムを含む金属が好ましい。第２金属部の材料は、ｎ型の第２半導体領域にオーミック接触するものが好ましく、具体的には、ニッケルを含む金属が好ましい。第３金属部の材料は、第２金属部の熱膨張係数以下の熱膨張係数を有するものが好ましく、具体的には、タングステン、モリブテン又はタンタルを含む金属が好ましい。 (Fourth feature) When the material of the semiconductor layer is silicon carbide, the material of the first metal part is preferably in ohmic contact with the p-type first semiconductor region, and specifically, a metal containing aluminum is preferable. The material of the second metal part is preferably in ohmic contact with the n-type second semiconductor region, and specifically, a metal containing nickel is preferable. The material of the third metal part preferably has a thermal expansion coefficient equal to or lower than that of the second metal part. Specifically, a metal containing tungsten, molybdenum, or tantalum is preferable.

（第５特徴）半導体層の材料が窒化物半導体の場合、第１金属部の材料は、ｐ型の第１半導体領域にオーミック接触するものが好ましく、具体的には、ニッケル、パラジウム、金又は白金を含む金属が好ましい。第２金属部の材料は、ｎ型の第２半導体領域にオーミック接触するものが好ましく、具体的には、チタン又はアルミニウムを含む金属が好ましい。さらに、第３金属部の材料は、第２金属部の熱膨張係数以下の熱膨張係数を有するものが好ましく、具体的には、タングステン、モリブテン又はタンタルを含む金属が好ましい。 (Fifth feature) When the material of the semiconductor layer is a nitride semiconductor, the material of the first metal part is preferably in ohmic contact with the p-type first semiconductor region, specifically, nickel, palladium, gold or A metal containing platinum is preferred. The material of the second metal part is preferably in ohmic contact with the n-type second semiconductor region, and specifically, a metal containing titanium or aluminum is preferable. Furthermore, the material of the third metal part preferably has a thermal expansion coefficient equal to or lower than that of the second metal part. Specifically, a metal containing tungsten, molybdenum, or tantalum is preferable.

（第６特徴）半導体層の材料が窒化アルミニウムの場合、第１金属部の材料は、ｐ型の第１半導体領域にオーミック接触するものが好ましく、具体的には、パラジウム又は金を含む金属が好ましい。さらに、第２金属部の材料は、ｎ型の第２半導体領域にオーミック接触するものが好ましく、具体的には、チタン又はアルミニウムを含む金属が好ましい。さらに、第３金属部の材料は、第２金属部の熱膨張係数以下の熱膨張係数を有するものが好ましく、具体的には、タングステン、モリブテン又はタンタルを含む金属が好ましい。 (Sixth feature) When the material of the semiconductor layer is aluminum nitride, the material of the first metal part is preferably in ohmic contact with the p-type first semiconductor region. Specifically, a metal containing palladium or gold is used. preferable. Furthermore, the material of the second metal portion is preferably in ohmic contact with the n-type second semiconductor region, and specifically, a metal containing titanium or aluminum is preferable. Furthermore, the material of the third metal part preferably has a thermal expansion coefficient equal to or lower than that of the second metal part. Specifically, a metal containing tungsten, molybdenum, or tantalum is preferable.

図１に示されるように、半導体装置１は、縦型のMOSFET（Metal Oxide Semiconductor Field Effect Transistor）であり、半導体層２０、半導体層２０の裏面に設けられているドレイン電極１２、半導体層２０の表面に設けられているソース電極１４及び絶縁ゲート部１７を備えている。   As shown in FIG. 1, the semiconductor device 1 is a vertical MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and includes a semiconductor layer 20, a drain electrode 12 provided on the back surface of the semiconductor layer 20, and a semiconductor layer 20. A source electrode 14 and an insulated gate portion 17 are provided on the surface.

一例では、半導体層２０の材料が炭化珪素である。半導体層２０は、ｎ+型のドレイン領域２２、ｎ-型のドリフト領域２４、ｐ型のベース領域２６及びｎ+型のソース領域２８を有している。半導体層２０の表層部には、ソース領域２８を貫通してベース領域２６に達するコンタクト用のトレンチ３０が形成されている。 In one example, the material of the semiconductor layer 20 is silicon carbide. The semiconductor layer 20 includes an n + type drain region 22, an n − type drift region 24, a p type base region 26, and an n + type source region 28. A contact trench 30 that reaches the base region 26 through the source region 28 is formed in the surface layer portion of the semiconductor layer 20.

ドレイン領域２２は、半導体層２０の裏層部に位置しており、ドレイン電極１２に接触している。一例では、ドレイン領域２２は、１×１０19ｃｍ-3の以上の不純物濃度を有している。 The drain region 22 is located in the back layer portion of the semiconductor layer 20 and is in contact with the drain electrode 12. In one example, the drain region 22 has an impurity concentration of 1 × 10 19 cm −3 or more.

ドリフト領域２４は、ドレイン領域２２上に位置しており、ドレイン領域２２とベース領域２６を隔てている。ドリフト領域２４は、エピタキシャル成長技術を利用して、ドレイン領域２２の表面から結晶成長して形成される。一例では、ドリフト領域２４は、１×１０15〜５×１０16ｃｍ-3の不純物濃度を有している。 The drift region 24 is located on the drain region 22 and separates the drain region 22 and the base region 26. The drift region 24 is formed by crystal growth from the surface of the drain region 22 using an epitaxial growth technique. In one example, the drift region 24 has an impurity concentration of 1 × 10 15 to 5 × 10 16 cm −3 .

ベース領域２６は、ドリフト領域２４上に位置しており、ドリフト領域２４とソース領域２８を隔てている。ベース領域２６は、エピタキシャル成長技術を利用して、ドリフト領域２４の表面から結晶成長して形成される。一例では、ベース領域２６は、１．０×１０16〜２．０×１０19ｃｍ-3の不純物濃度を有している。 The base region 26 is located on the drift region 24 and separates the drift region 24 and the source region 28. The base region 26 is formed by crystal growth from the surface of the drift region 24 using an epitaxial growth technique. In one example, the base region 26 has an impurity concentration of 1.0 × 10 16 to 2.0 × 10 19 cm −3 .

ソース領域２８は、半導体層２０の表層部に位置している。ソース領域２８は、エピタキシャル成長技術を利用して、ベース領域２６の表面から結晶成長して形成される。又は、ソース領域２８は、イオン注入技術を利用して、ベース領域２６の表面に形成されてもよい。一例では、ソース領域２８は、約１×１０21ｃｍ-3の不純物濃度を有している。 The source region 28 is located in the surface layer portion of the semiconductor layer 20. The source region 28 is formed by crystal growth from the surface of the base region 26 using an epitaxial growth technique. Alternatively, the source region 28 may be formed on the surface of the base region 26 using an ion implantation technique. In one example, the source region 28 has an impurity concentration of about 1 × 10 21 cm −3 .

ドレイン電極１２は、半導体層２０の裏面を被膜している。一例では、ドレイン電極１２の材料がニッケルシリサイドである。ドレイン電極１２は、ドレイン領域２２にオーミック接触している。   The drain electrode 12 coats the back surface of the semiconductor layer 20. In one example, the material of the drain electrode 12 is nickel silicide. The drain electrode 12 is in ohmic contact with the drain region 22.

ソース電極１４は、第１金属部１４ａ、第２金属部１４ｂ、第３金属部１４ｃ及び第４金属部１４ｄを有している。第１金属部１４ａは、コンタクト用のトレンチ３０内に充填されており、トレンチ３０の底面に接触している。第２金属部１４ｂは、コンタクト用のトレンチ３０内に充填されており、トレンチ３０の側面に接触している。第３金属部１４ｃは、コンタクト用のトレンチ３０内に充填されており、トレンチ３０内において第１金属部１４ａと第２金属部１４ｂによって囲まれている。第４金属部１４ｄは、第２金属部１４ｂ及び第３金属部１４ｃに接触するとともに、層間絶縁膜１８の表面に配設されている。   The source electrode 14 includes a first metal part 14a, a second metal part 14b, a third metal part 14c, and a fourth metal part 14d. The first metal portion 14 a is filled in the contact trench 30 and is in contact with the bottom surface of the trench 30. The second metal portion 14 b is filled in the contact trench 30 and is in contact with the side surface of the trench 30. The third metal portion 14 c is filled in the contact trench 30, and is surrounded by the first metal portion 14 a and the second metal portion 14 b in the trench 30. The fourth metal portion 14 d is in contact with the second metal portion 14 b and the third metal portion 14 c and is disposed on the surface of the interlayer insulating film 18.

一例では、第１金属部１４ａの材料は、アルミニウム合金である。具体的には、第１金属部１４ａの材料は、アルミニウムとシリコンの合金である。第１金属部１４ａは、コンタクト用のトレンチ３０の底面に露出するベース領域２６とオーミック接触している。一例では、コンタクト用のトレンチ３０の底面に直交する方向における第１金属部１４ａの厚みは、約２０ｎｍである。   In one example, the material of the first metal part 14a is an aluminum alloy. Specifically, the material of the first metal portion 14a is an alloy of aluminum and silicon. The first metal portion 14 a is in ohmic contact with the base region 26 exposed on the bottom surface of the contact trench 30. In one example, the thickness of the first metal portion 14a in the direction orthogonal to the bottom surface of the contact trench 30 is about 20 nm.

一例では、第２金属部１４ｂの材料は、ニッケル合金である。具体的には、第２金属部１４ｂの材料は、ニッケルシリサイドである。第２金属部１４ｂは、コンタクト用のトレンチ３０の側面に露出するソース領域２８とオーミック接触している。一例では、コンタクト用のトレンチ３０の側面に直交する方向における第２金属部１４ｂの厚みは、２０〜１００ｎｍである。   In one example, the material of the second metal part 14b is a nickel alloy. Specifically, the material of the second metal portion 14b is nickel silicide. The second metal portion 14 b is in ohmic contact with the source region 28 exposed on the side surface of the contact trench 30. In one example, the thickness of the second metal portion 14b in the direction orthogonal to the side surface of the contact trench 30 is 20 to 100 nm.

一例では、第３金属部１４ｃの材料は、タングステンである。これに代えて、第３金属部１４ｃの材料は、モリブテン又はタンタルであってもよい。第３金属部１４ｃの材料の熱膨張係数は、第１金属部１４ａ及び第２金属部１４ｃの材料の熱膨張係数よりも小さい。具体的には、アルミニウムとシリコンの合金である第１金属部１４ａの熱膨張係数は約２０×１０-6／Ｋであり、ニッケルシリサイドである第２金属部１４ｂの熱膨張係数は約１５×１０-6／Ｋであり、タングステンである第３金属部１４ｃの熱膨張係数は約４．５×１０-6／Ｋである。 In one example, the material of the third metal portion 14c is tungsten. Instead of this, the material of the third metal portion 14c may be molybdenum or tantalum. The thermal expansion coefficient of the material of the third metal part 14c is smaller than the thermal expansion coefficient of the material of the first metal part 14a and the second metal part 14c. Specifically, the thermal expansion coefficient of the first metal portion 14a that is an alloy of aluminum and silicon is about 20 × 10 −6 / K, and the thermal expansion coefficient of the second metal portion 14b that is nickel silicide is about 15 ×. 10 −6 / K, and the thermal expansion coefficient of the third metal portion 14 c made of tungsten is about 4.5 × 10 −6 / K.

一例では、第４金属部１４ｄの材料は、アルミニウムである。第４金属部１４ｄは、第２金属部１４ｂ及び第３金属部１４ｃに接触するとともに、層間絶縁膜１８の表面に配設されている。   In one example, the material of the fourth metal portion 14d is aluminum. The fourth metal portion 14 d is in contact with the second metal portion 14 b and the third metal portion 14 c and is disposed on the surface of the interlayer insulating film 18.

絶縁ゲート部１７は、半導体層２０の表面からソース領域２８、ベース領域２６を貫通してドリフト領域２４に達するゲート用のトレンチ内に形成されている。絶縁ゲート部１７は、ドリフト領域２４とソース領域２８を隔てているベース領域２６に対向している。絶縁ゲート部１７は、ゲート絶縁膜１５及びゲート絶縁膜１５に被覆されているトレンチゲート電極１６を有している。トレンチゲート電極１６とソース電極１４は、層間絶縁膜１８によって絶縁されている。一例では、ゲート絶縁膜１５の材料がシリコン酸化膜である。一例では、トレンチゲート電極１６の材料がポリシリコンである。一例では、層間絶縁膜１８の材料がシリコン酸化膜である。   The insulated gate portion 17 is formed in a gate trench that reaches the drift region 24 through the source region 28 and the base region 26 from the surface of the semiconductor layer 20. The insulated gate portion 17 faces the base region 26 that separates the drift region 24 and the source region 28. The insulated gate portion 17 has a gate insulating film 15 and a trench gate electrode 16 covered with the gate insulating film 15. The trench gate electrode 16 and the source electrode 14 are insulated by an interlayer insulating film 18. In one example, the material of the gate insulating film 15 is a silicon oxide film. In one example, the material of the trench gate electrode 16 is polysilicon. In one example, the material of the interlayer insulating film 18 is a silicon oxide film.

半導体装置１は、ドレイン電極１２にソース電極１４よりも高い電圧が印加され、且つトレンチゲート電極１６に閾値電圧よりも高い電圧が印加されると、オン状態となる。オン状態では、絶縁ゲート部１７が対向するベース領域２６に反転層が形成され、ドレイン電極１２とソース電極１４の間が導通する。一方、半導体装置１は、ドレイン電極１２にソース電極１４よりも高い電圧が印加され、且つトレンチゲート電極１６に閾値電圧以下の電圧が印加されると、反転層が消失し、オフ状態となる。このように、半導体装置１は、トレンチゲート電極１６に印加する電圧に基づいてオンとオフが切り換えられるスイッチング素子として機能する。   The semiconductor device 1 is turned on when a voltage higher than the source electrode 14 is applied to the drain electrode 12 and a voltage higher than the threshold voltage is applied to the trench gate electrode 16. In the on state, an inversion layer is formed in the base region 26 facing the insulated gate portion 17, and the drain electrode 12 and the source electrode 14 are electrically connected. On the other hand, in the semiconductor device 1, when a voltage higher than the source electrode 14 is applied to the drain electrode 12 and a voltage equal to or lower than the threshold voltage is applied to the trench gate electrode 16, the inversion layer disappears and is turned off. As described above, the semiconductor device 1 functions as a switching element that is switched on and off based on the voltage applied to the trench gate electrode 16.

半導体装置１では、ｐ型のベース領域２６にオーミック接触する第１金属部１４ａとｎ型のソース領域２８にオーミック接触する第２金属部１４ｂがコンタクト用のトレンチ３０内に充填されているので、小型化と接触抵抗の低下の双方が改善されている。   In the semiconductor device 1, the first metal part 14 a in ohmic contact with the p-type base region 26 and the second metal part 14 b in ohmic contact with the n-type source region 28 are filled in the contact trench 30. Both miniaturization and reduction of contact resistance are improved.

さらに、半導体装置１では、第３金属部１４ｃの材料の熱膨張係数が、第２金属部１４ｂの材料の熱膨張係数よりも小さい。これにより、半導体装置１が高温になったとしても、第３金属部１４ｃと第２金属部１４ｂの接合面や第２金属部１４ｂと半導体層２０の接合面に加わる応力が緩和され、これらの接合面における剥がれ又はクラックが抑制され、半導体装置１の信頼性が向上する。   Further, in the semiconductor device 1, the material of the third metal part 14c has a smaller coefficient of thermal expansion than the material of the second metal part 14b. Thereby, even if the semiconductor device 1 becomes high temperature, the stress applied to the joint surface between the third metal part 14c and the second metal part 14b and the joint surface between the second metal part 14b and the semiconductor layer 20 is relieved. Peeling or cracking at the joint surface is suppressed, and the reliability of the semiconductor device 1 is improved.

図２に示される変形例の半導体装置２は、第２金属部１４ｂと第３金属部１４ｃが同一材料で構成されている例である。一例では、第２金属部１４ｂ及び第３金属部１４ｃの材料がニッケルである。このような場合でも、コンタクト用のトレンチ３０内の応力が緩和され、半導体装置２の信頼性が向上する。   The semiconductor device 2 of the modified example shown in FIG. 2 is an example in which the second metal portion 14b and the third metal portion 14c are made of the same material. In one example, the material of the second metal part 14b and the third metal part 14c is nickel. Even in such a case, the stress in the contact trench 30 is relaxed, and the reliability of the semiconductor device 2 is improved.

以下、半導体装置１の製造方法を説明する。   Hereinafter, a method for manufacturing the semiconductor device 1 will be described.

図３に示されるように、既知技術を利用して半導体層２０内に各半導体領域及び絶縁ゲート部１７が形成された後に、層間絶縁膜１８の表面にレジスト４２がパターニングされる。レジスト４２には、コンタクト用のトレンチの形成範囲に対応して開口が形成されている。   As shown in FIG. 3, after each semiconductor region and the insulating gate portion 17 are formed in the semiconductor layer 20 using a known technique, a resist 42 is patterned on the surface of the interlayer insulating film 18. An opening is formed in the resist 42 in accordance with the formation range of the contact trench.

次に、図４に示されるように、ドライエッチング技術を利用して、レジスト４２から露出する層間絶縁膜１８、ゲート絶縁膜１５、ソース領域２８を貫通してベース領域２６に達するトレンチ３０が形成される。一例では、エッチングガスには塩素等が用いられる。   Next, as shown in FIG. 4, a trench 30 reaching the base region 26 through the interlayer insulating film 18, the gate insulating film 15, and the source region 28 exposed from the resist 42 is formed by using a dry etching technique. Is done. In one example, chlorine or the like is used as the etching gas.

次に、図５に示されるように、スパッタ技術を利用して、レジスト４２の表面及びトレンチ３０の底面に第１金属膜１４Ａが形成される。第１金属膜１４Ａの材料はアルミニウムである。   Next, as illustrated in FIG. 5, the first metal film 14 </ b> A is formed on the surface of the resist 42 and the bottom surface of the trench 30 using a sputtering technique. The material of the first metal film 14A is aluminum.

次に、図６に示されるように、ウェットエッチング技術を利用して、レジスト４２が除去される。これにより、レジスト４２の表面に堆積していた第１金属膜１４Ａの一部も同時に除去される。この結果、トレンチ３０の底面に堆積していた第１金属膜１４Ａの一部が残存する。   Next, as shown in FIG. 6, the resist 42 is removed using a wet etching technique. Thereby, a part of the first metal film 14A deposited on the surface of the resist 42 is also removed. As a result, a part of the first metal film 14A deposited on the bottom surface of the trench 30 remains.

次に、図７に示されるように、スパッタ技術を利用して、層間絶縁膜１８の表面及びトレンチ３０内に第２金属膜１４Ｂが形成される。第２金属膜１４Ｂの材料はニッケルである。   Next, as shown in FIG. 7, the second metal film 14 </ b> B is formed on the surface of the interlayer insulating film 18 and in the trench 30 by using a sputtering technique. The material of the second metal film 14B is nickel.

次に、図８に示されるように、熱処理が実施される。一例では、熱処理の条件は、無酸素雰囲気下において１０００℃以下である。これにより、トレンチ３０の底面に堆積していた第１金属膜１４Ａの少なくとも一部が合金化し、第１金属部１４ａとなり、第２金属膜１４Ｂのうちのソース領域２８に接触する部分がシリサイド化し、第２金属部１４ｂとなる。   Next, as shown in FIG. 8, heat treatment is performed. In one example, the heat treatment condition is 1000 ° C. or less in an oxygen-free atmosphere. As a result, at least part of the first metal film 14A deposited on the bottom surface of the trench 30 is alloyed to become the first metal portion 14a, and the portion of the second metal film 14B that contacts the source region 28 is silicided. The second metal portion 14b is formed.

次に、図９に示されるように、ウェットエッチング技術を利用して、シリサイド化されなかった第２金属膜１４Ｂが除去される。   Next, as shown in FIG. 9, the second metal film 14B that has not been silicided is removed using a wet etching technique.

次に、図１０に示されるように、スパッタ技術を利用して、コンタクト用のトレンチ３０内に第３金属部１４ｃが充填される。最後に、スパッタ技術を利用して第４金属部１４ｄ（図示せず）を堆積することで、図１に示される半導体装置１が完成する。   Next, as shown in FIG. 10, the third metal portion 14 c is filled in the contact trenches 30 using a sputtering technique. Finally, a fourth metal portion 14d (not shown) is deposited using sputtering technology, thereby completing the semiconductor device 1 shown in FIG.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。上記実施例では、ＭＯＳＦＥＴを例に説明したが、この例に代えて、ＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。   Specific examples of the present invention have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. In the above embodiment, the MOSFET has been described as an example, but an IGBT (Insulated Gate Bipolar Transistor) may be used instead of this example.

また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

１２：ドレイン電極
１４：ソース電極
１４ａ：第１金属部
１４ｂ：第２金属部
１４ｃ：第３金属部
１４ｄ：第４金属部
１７：絶縁ゲート
２０：半導体層
２２：ドレイン領域
２４：ドリフト領域
２６：ベース領域
２８：ソース領域
３０：トレンチ 12: drain electrode 14: source electrode 14a: first metal part 14b: second metal part 14c: third metal part 14d: fourth metal part 17: insulated gate 20: semiconductor layer 22: drain region 24: drift region 26: Base region 28: Source region 30: Trench

Claims (5)

コンタクト用のトレンチが表層部に形成されている半導体層と、
前記トレンチに充填されており、前記トレンチの底面に接触する第１金属部と、
前記トレンチに充填されており、前記トレンチの側面に接触する第２金属部と、
前記トレンチに充填されており、前記第１金属部と前記第２金属部に囲まれている第３金属部と、を備えており、
前記半導体層は、
前記トレンチの底面に露出して設けられている第１導電型の第１半導体領域と、
前記トレンチの側面に露出して設けられている第２導電型の第２半導体領域と、を有しており、
前記第１金属部と前記第１半導体領域が、オーミック接触しており、
前記第２金属部と前記第２半導体領域が、オーミック接触しており、
前記第３金属部の材料の熱膨張係数が、前記第２金属部の材料の熱膨張係数以下である半導体装置。 A semiconductor layer in which a contact trench is formed in a surface layer portion; and
A first metal portion that fills the trench and contacts a bottom surface of the trench;
A second metal portion that fills the trench and contacts a side surface of the trench;
A third metal part that fills the trench and is surrounded by the first metal part and the second metal part;
The semiconductor layer is
A first semiconductor region of a first conductivity type provided exposed at the bottom surface of the trench;
A second semiconductor region of a second conductivity type provided exposed on the side surface of the trench,
The first metal part and the first semiconductor region are in ohmic contact,
The second metal part and the second semiconductor region are in ohmic contact,
A semiconductor device, wherein a material of the third metal part has a coefficient of thermal expansion equal to or less than a material of the second metal part. 前記第３金属部の材料の熱膨張係数が、前記第２金属部の材料の熱膨張係数よりも小さい請求項１に記載の半導体装置。   The semiconductor device according to claim 1, wherein a thermal expansion coefficient of a material of the third metal part is smaller than a thermal expansion coefficient of a material of the second metal part. 前記半導体層の材料が、炭化珪素である請求項１又は２のいずれか一項に記載の半導体装置。   The semiconductor device according to claim 1, wherein a material of the semiconductor layer is silicon carbide. 前記第２半導体領域がｎ型であり、
前記第２金属部の材料が、ニッケルを含む金属である請求項３に記載の半導体装置。 The second semiconductor region is n-type;
The semiconductor device according to claim 3, wherein a material of the second metal part is a metal containing nickel. 前記第３金属部の材料が、タングステン、モリブテン又はタンタルを含む金属である請求項４に記載の半導体装置。   The semiconductor device according to claim 4, wherein a material of the third metal part is a metal containing tungsten, molybdenum, or tantalum.
JP2013269189A 2013-12-26 2013-12-26 Semiconductor device Active JP6125420B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013269189A JP6125420B2 (en) 2013-12-26 2013-12-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013269189A JP6125420B2 (en) 2013-12-26 2013-12-26 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2015126080A JP2015126080A (en) 2015-07-06
JP6125420B2 true JP6125420B2 (en) 2017-05-10

Family

ID=53536609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013269189A Active JP6125420B2 (en) 2013-12-26 2013-12-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JP6125420B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017126610A (en) 2016-01-12 2017-07-20 トヨタ自動車株式会社 Switching element
JP6299789B2 (en) * 2016-03-09 2018-03-28 トヨタ自動車株式会社 Switching element
JP6237845B1 (en) * 2016-08-24 2017-11-29 富士電機株式会社 Vertical MOSFET and manufacturing method of vertical MOSFET
JP6626021B2 (en) * 2017-02-15 2019-12-25 トヨタ自動車株式会社 Nitride semiconductor device
CN113097298A (en) * 2021-03-30 2021-07-09 全球能源互联网研究院有限公司 Insulated gate bipolar transistor and preparation method thereof
EP4228004A1 (en) * 2022-02-09 2023-08-16 Infineon Technologies AG Silicon carbide device with metallic interface layers and method of manufacturing

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4830285B2 (en) * 2004-11-08 2011-12-07 株式会社デンソー Method for manufacturing silicon carbide semiconductor device
WO2007108439A1 (en) * 2006-03-22 2007-09-27 Mitsubishi Electric Corporation Power semiconductor device
JP2010205918A (en) * 2009-03-03 2010-09-16 Sumitomo Electric Ind Ltd Power device and method of manufacturing the same
JP2010225852A (en) * 2009-03-24 2010-10-07 Panasonic Corp Semiconductor element, and method of manufacturing the same
JP2010238738A (en) * 2009-03-30 2010-10-21 Toshiba Corp Semiconductor device and method for manufacturing the semiconductor device
JP4858791B2 (en) * 2009-05-22 2012-01-18 住友電気工業株式会社 Semiconductor device and manufacturing method thereof
JP5511308B2 (en) * 2009-10-26 2014-06-04 三菱電機株式会社 Semiconductor device and manufacturing method thereof
JP5775268B2 (en) * 2010-06-09 2015-09-09 ローム株式会社 Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
JP2015126080A (en) 2015-07-06

Similar Documents

Publication Publication Date Title
JP4858791B2 (en) Semiconductor device and manufacturing method thereof
JP6125420B2 (en) Semiconductor device
JP6148070B2 (en) Vertical channel junction SiC power FET and method of manufacturing the same
JP5954856B2 (en) Manufacturing method of vertical channel type normally-off power JFET
JP5145694B2 (en) Manufacturing method of SiC semiconductor vertical MOSFET.
JP2010238738A (en) Semiconductor device and method for manufacturing the semiconductor device
JP6197957B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5883563B2 (en) Manufacturing method of semiconductor device
JP6457363B2 (en) Semiconductor device
JP2018182032A (en) Silicon carbide semiconductor device and silicon carbide semiconductor device manufacturing method
JP2016058466A (en) Silicon carbide semiconductor device
JP6067133B2 (en) Silicon carbide semiconductor device
JP6069059B2 (en) Silicon carbide semiconductor device
JP5556863B2 (en) Wide bandgap semiconductor vertical MOSFET
JP5098293B2 (en) Insulated gate type semiconductor device using wide band gap semiconductor and manufacturing method thereof
JP6295797B2 (en) Silicon carbide semiconductor device and manufacturing method thereof
US10032894B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6690333B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
JP2019071312A (en) Semiconductor device
JP2016058691A (en) Semiconductor device
JP6337725B2 (en) Semiconductor device
JP6295891B2 (en) Semiconductor device and manufacturing method of semiconductor device
WO2017119066A1 (en) Silicon carbide semiconductor device
JP5602256B2 (en) Manufacturing method of semiconductor device
WO2019198167A1 (en) Method of manufacturing semiconductor device and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160525

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170405

R150 Certificate of patent or registration of utility model

Ref document number: 6125420

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250