KR101028050B1 - 스퍼터링 방법 및 스퍼터링 장치 - Google Patents

스퍼터링 방법 및 스퍼터링 장치 Download PDF

Info

Publication number
KR101028050B1
KR101028050B1 KR1020087016805A KR20087016805A KR101028050B1 KR 101028050 B1 KR101028050 B1 KR 101028050B1 KR 1020087016805 A KR1020087016805 A KR 1020087016805A KR 20087016805 A KR20087016805 A KR 20087016805A KR 101028050 B1 KR101028050 B1 KR 101028050B1
Authority
KR
South Korea
Prior art keywords
waveform
voltage
absolute value
output
circuit
Prior art date
Application number
KR1020087016805A
Other languages
English (en)
Other versions
KR20080078053A (ko
Inventor
모토시 코바야시
하지메 나카무라
요시쿠니 호리시따
아쯔시 오노
시게미쯔 사토우
토시오 나카지마
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20080078053A publication Critical patent/KR20080078053A/ko
Application granted granted Critical
Publication of KR101028050B1 publication Critical patent/KR101028050B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3464—Sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/0203—Protection arrangements
    • H01J2237/0206—Extinguishing, preventing or controlling unwanted discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/022—Avoiding or removing foreign or contaminating particles, debris or deposits on sample or tube

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

교류 전원을 이용한 스퍼터링에 의해 성막할 때에, 신속히 아크 방전 발생을 검출하여 교류 전원으로부터의 출력을 차단하고, 아크 방전 발생시의 에너지를 작게 하여 파티클이나 스플래쉬의 발생 등을 효과적으로 방지할 수 있도록 한다. 진공 챔버(11) 내에 마련한 한 쌍의 타겟(41a, 41b)에 교류 전원(E)을 개입시켜 소정의 주파수로 교대로 극성을 바꾸어 전압을 인가하고, 각 타겟을 양극 전극, 음극 전극으로 교대로 변환하고, 양극 전극 및 음극 전극 사이에 글로우 방전을 일으키게 하여 플라즈마 분위기를 형성하고 각 타겟을 스퍼터링 한다. 그때, 한 쌍의 타겟으로의 출력전압 파형을 검출하고, 이 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단한 경우, 교류 전원으로부터의 출력을 차단한다.

Description

스퍼터링 방법 및 스퍼터링 장치{SPUTTERING METHOD AND SPUTTERING SYSTEM}
본 발명은, 처리 기판 표면에의 성막을 가능하게 하는 스퍼터링 방법 및 스퍼터링 장치에 관한 것이다.
스퍼터링법에서는, 플라즈마 분위기 중의 이온을, 처리 기판 표면에 성막하고자 하는 박막의 조성에 대응하여 소정 형상으로 제작된 타겟을 향하여 가속시켜 충격시키고, 타겟 원자를 비산시켜 처리 기판 표면에 박막을 형성한다. 이 경우, 음극 전극인 타겟에 직류 전원 또는 교류 전원을 개입시켜 전압을 인가하는 것에 의해 음극 전극과 양극 전극 또는 접지 전극의 사이에 글로우 방전을 일으키게 하여 플라즈마 분위기를 형성하고 있다.
이러한 글로우 방전 중에서는, 어떤 원인에 의해 아크 방전이 발생하는 것이 알려져 있고, 이 아크 방전이 음극 전극에 대해 국소적으로 생기면, 파티클이나 스플래쉬(splash) 발생 등의 문제가 유발되어 양호한 성막을 할 수 없다.
이로부터, 직류 전원을 이용한 스퍼터링법에서는, 예를 들면 음극 전극과 접지 전극 사이의 전압을 검출하고, 이 전압 강하량이 소정 값을 넘어 커지면, 아크 방전 발생을 검출하고, 아크 방전 발생 후 소정 시간 내에 직류 전원으로부터 전력 공급을 차단하도록 한 것이 알려져 있다(특허 문헌 1).
특허 문헌 1 : 일본국 특개평11-200036호 공보(예를 들면, 청구항 1 참조).
그렇지만, 교류 전원을 이용한 스퍼터링, 즉, 진공 챔버 내에 서로 플로팅 시켜 배치한 한 쌍의 타겟에 교류 전원을 개입시켜 소정의 주파수로 교대로 극성을 바꾸어 전압을 인가하고, 각 타겟을 양극 전극, 음극 전극으로 교대로 변환하여 스퍼터링하는 것에서는, 각 타겟에 인가하는 전압의 극성이 상시 변화하고, 게다가, 전압 강하도 매번 발생하기 때문에, 상기 음극 전극, 양극 전극 사이의 전압 강하 검출에 의한 아크 검지법을 적용하는 것은 곤란하였다.
이 경우, 종래에는, 교류 전원으로부터 타겟으로의 출력전압의 실효치나 평균치를 구하고 이 출력전압을 직류화하고, 이 직류 전압을 기본으로 아크 검지하는 것이 고려되고 있지만, 교류 전압을 직류 전압으로 변화시키기 위한 시간이 가산되기 때문에, 아크 방전 발생의 검출에 지연이 생겨 파티클이나 스플래쉬 발생 등을 효과적으로 방지할 수 없는 문제가 있었다.
거기서, 본 발명의 과제는, 위 문제점에 착안하여, 교류 전원을 이용한 스퍼터링에 의해 성막할 경우에, 신속히 아크 방전 발생을 검출하여 타겟으로의 출력을 차단할 수 있고, 아크 방전 발생시의 에너지를 작게 하여 파티클이나 스플래쉬 발생 등을 효과적으로 방지할 수 있도록 한 스퍼터링 방법 및 스퍼터링 장치를 제공하는 것에 있다.
(과제를 해결하기 위한 수단)
상기 과제를 해결하기 위해서, 청구항 1 기재의 스퍼터링 방법은, 진공 챔버 내에 마련한 한 쌍의 타겟에 교류 전원을 개입시켜 소정의 주파수로 교대로 극성을 바꾸어 전압을 인가하고, 각 타겟을 양극 전극, 음극 전극으로 교대로 변환하고, 양극 전극 및 음극 전극 사이에 글로우 방전을 일으키게 하여 플라즈마 분위기를 형성하고, 각 타겟을 스퍼터링하는 스퍼터링 방법으로, 상기 한 쌍의 타겟으로의 출력전압 파형을 검출하고, 이 출력전압 파형의 전압강하 시간이 정상적인 글로우 방전시보다도 단시간이라고 판단한 경우, 상기 교류 전원으로부터의 출력을 차단하는 것을 특징으로 한다.
본 명세서에 있어서, "출력전압 파형"은 교류 전원으로부터 한 쌍의 타겟으로 교류 전력을 투입하는 경우에, 검출회로, 예컨대 출력 전압·전류 검출회로에서 검출한 출력 전압(즉, 타겟 상호간의 전위차)의 파형을 의미한다.
한편, "출력전압 파형의 전압강하시간" 중 "전압강하"는 타겟 상호간의 전위차가 작아지는 것을 말하고, "전압강하시간"은 상기 전위차가 소정값까지 작아지는데 필요한 시간을 말한다. 더 상세하게는, "출력전압 파형의 전압강하시간"은 출력 전압·전류 검출회로에서 검출한 출력전압 파형에서 타겟 상호간의 전위차가 증가 또는 감소를 연속하여 반복하는 동안, 양 타겟의 전위차가 소정값을 넘어 커진 후, 이 전위차가 다시 작아져 소정값으로 돌아올 때까지의 변화시간을 의미한다.
본 발명에 의하면, 한 쌍의 타겟에 교류 전원을 개입시켜 전압을 인가하면, 각 타겟이 양극 전극, 음극 전극으로 교대로 완전히 변환되고, 양극 전극 및 음극 전극 사이에 글로우 방전이 생겨 플라즈마 분위기가 형성되고, 플라즈마 분위기 중의 이온이 음극 전극으로 된 타겟을 향하여 가속되어 충격하고, 타겟 원자가 비산되어 처리 기판 표면에 박막이 형성된다.
스퍼터링 중에 아크 방전이 발생하면, 플라즈마의 임피던스가 급격하게 작아져, 먼저 타겟 상호 간의 전압이 작아지고, 그것에 수반하여 큰 전류가 흐른다. 이 경우, 타겟으로의 출력전압 파형의 전압강하 시간의 장단으로부터 아크 방전의 발생을 직접 검출하기 때문에, 타겟 상호 간의 전류치의 변화나 타겟으로의 출력전압의 실효치나 평균치를 구하여 아크 방전을 검출하는 것과 비교하여, 신속히 아크 방전 발생을 검출하여 타겟으로의 출력을 차단할 수 있다. 그 결과, 아크 방전 발생시의 에너지를 작게 하여 파티클이나 스플래쉬 발생 등을 효과적으로 방지할 수 있다.
이 경우, 상기 한 쌍의 타겟 상호 간의 출력 전류 파형을 검출하고, 이 출력전류 파형의 절대치가 소정 값을 넘으면, 상기 글로우 방전이 생기고 있는 것으로 간주하고, 이 출력전류 파형의 절대치로부터 전류 게이트 신호를 만듦과 아울러, 상기 출력전압 파형의 절대치로부터 전압 펄스 신호를 만들고, 이 전류 게이트 신호의 온 상태에 대해 전압 펄스 신호가 오프 상태로 되면, 상기 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단하면 좋다. 이것에 의하면, 타겟 상호 간에 전류가 흐르고 있을 때에 전압강하의 발생을 검출하기 때문에, 예를 들면 아크 방전의 검지 오류를 줄일 수 있다.
본 명세서에 있어서, "파형의 절대치"는 임의의 파형이 나타내는 값의 절대치를 의미한다. 예컨대, 출력전압 파형의 절대치는 출력전압의 파형이 나타내는 전압의 절대치, 즉 출력전압값의 절대치를 의미하고, 출력전류 파형의 절대치는 출력전류의 파형이 나타내는 전류의 절대치, 즉 출력전류값의 절대치를 의미한다. 또한, 미분 파형의 절대치는 미분 파형이 나타내는 미분값의 절대치를 의미하고, 차분 파형의 절대치는 차분 파형이 나타내는 차분값의 절대치를 의미한다.
나아가, "절대치 검출회로로부터의 절대치"는 절대치 검출회로에서 검출한 파형의 절대치를 의미한다.
보다 정밀도 좋게 아크 방전 발생을 검출하려면, 상기 스퍼터링 중, 상기 타겟에의 출력전류 파형, 출력전압 파형의 위상이 대략 일치하도록 제어하는 것이 바람직하다.
이 경우, 상기 소정 값을 교류 전원으로부터 한 쌍의 타겟으로의 투입 전력에 대응하여 변화시키는 것이 바람직하다.
또, 상기 출력전압 파형의 절대치로부터 전압 펄스 신호를 만듦과 아울러, 이 전압 펄스 신호의 펄스 폭을 검출하고, 이 펄스 폭이 소정 값보다 작아진 경우에, 상기 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단해도 좋다. 이것에 의하면, 타겟 상호 간의 전압만으로 아크 방전 발생을 검출할 수 있기 때문에, 출력전압 파형과 출력전류 파형의 위상 차이를 고려할 필요가 없고, 기동시 등 출력전압 파형과 출력전류 파형의 위상이 일치하고 있지 않는 경우에도 아크 방전 발생을 검출할 수 있다.
이 경우, 상기 소정 값을 출력전압 파형의 절대치로부터 직접 결정하거나, 또는 아크 방전이 발생하지 않는 경우의 펄스 폭을 미리 측정해 상대적으로 결정하면 좋다.
또, 상기 출력전압 파형의 전압 강하에 비례하는 미분 파형을 검출하고, 이 미분 파형이 소정 값을 넘어 커진 경우에, 상기 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단해도 좋다. 이것에 의하면, 아크 방전 검출 회로를 간단한 회로 구성으로 실현할 수 있고, 게다가, 타겟 상호 간의 전압만으로 아크 방전의 발생을 검출하기 때문에, 출력전압 파형과 출력전류 파형의 위상 차이를 고려할 필요가 없고, 기동시 등 출력전압 파형과 출력 전류 파형의 위상이 일치하고 있지 않는 경우에서도 아크 방전 발생을 검출할 수 있다.
이 경우, 보다 정밀도 좋게 아크 방전 발생을 검출하려면, 상기 미분 파형을 검출하는데 앞서, 필터 회로를 개입시켜 출력전압 파형의 노이즈를 제거하는 것이 바람직하다.
또한, 상기 출력전압 파형이 대략 정현파인 것이 바람직하다.
더욱이, 상기 한 쌍의 타겟 상호 간의 출력 전류 파형을 검출하고, 상기 출력전압 파형과 출력전류 파형의 위상 및 진폭이 대략 일치하도록 조절한 후에 이러한 파형의 차분 파형을 검출하고, 이 차분 파형이 소정 값을 넘어 커진 경우에, 상기 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단해도 좋다. 이것에 의하면, 아크 검출시에 이용하는 파형을 적당히 조절한 전류 파형과 전압 파형의 차분으로부터 합성한 것으로 하는 것으로, 아크 방전이 발생했을 경우에는 그 차분 파형의 출력이 한층 더 큰 출력 파형이 되기 때문에, 노이즈의 영향을 받기 어렵게 할 수 있고, 그 결과, 검출 오류를 줄일 수 있다.
이 경우, 보다 정밀도 좋게 아크 방전 발생을 검출하려면, 상기 차분 파형을 검출하는데 앞서, 필터 회로를 개입시켜 출력전압 파형 및 출력전류 파형의 노이즈를 제거하는 것이 바람직하다.
또한, 상기 출력전압 파형 및 출력전류 파형이 대략 정현파인 것이 바람직하다.
또, 상기 과제를 해결하기 위해서, 청구항 13 기재의 스퍼터링 장치는, 진공 챔버 내에 마련한 한 쌍의 타겟과, 이 한 쌍의 타겟 사이에 소정의 주파수로 교대로 극성을 바꾸어 전압을 인가하는 교류 전원을 구비하고, 상기 타겟으로의 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간인 전압 강하를 검출하는 아크 검출 수단과, 아크 검출 회로로부터의 출력으로 교류 전원으로부터의 출력을 차단하는 차단 수단을 마련한 것을 특징으로 한다.
이 경우, 상기 교류 전원에 한 쌍의 타겟으로의 출력전압 파형 및 출력전류 파형의 위상을 대략 일치시키는 위상 조절 수단을 설치해도 좋다.
상기 아크 검출 수단은, 상기 한 쌍의 타겟 상호 간의 출력전류 파형 및 출력전압 파형의 절대치를 검출하는 제1 절대치 검출 회로 및 제2 절대치 검출 회로와, 제1 절대치 검출 회로 및 제2 절대치 검출 회로로부터의 절대치 및 검출 레벨이 각각 입력되는 비교기를 마련한 전류 게이트 신호 발생 회로 및 전압 펄스 신호 발생 회로와, 전류 게이트 신호 발생 회로 및 전압 펄스 신호 발생 회로로부터의 전류 게이트 신호 및 전압 펄스 신호가 각각 입력되는 전압 강하 검출 회로로 구성되고, 이 전류 게이트 신호의 온 상태에 대해 전압 게이트 신호가 오프 상태가 되면, 정상적인 글로우 방전시보다 단시간인 전압 강하를 검출하는 것이다.
또, 다른 형태의 아크 검출 수단은, 상기 한 쌍의 타겟 상호 간의 출력전압 파형의 절대치를 검출하는 절대치 검출 회로와, 이 절대치 검출 회로로부터의 전압 파형 및 검출 레벨이 입력되는 비교기를 마련한 전압 펄스 발생 회로와, 전압 펄스 발생 회로로부터의 전압 펄스 신호가 입력되는 전압 강하 검출 회로로 구성되고, 전압 강하 검출 회로에 입력된 전압 펄스 신호의 펄스 폭을 검출하고, 이 펄스 폭이 소정 값보다 작아진 경우에, 정상적인 글로우 방전시보다 단시간인 전압 강하를 검출하는 것이다.
또, 다른 형태의 아크 검출 수단은, 상기 한 쌍의 타겟 상호 간의 출력전압 파형의 전압 강하에 비례하는 미분도형을 검출하는 미분 회로와, 이 미분 회로로부터의 전압 파형의 절대치를 검출하는 절대치 검출 회로와, 절대치 검출 회로로부터의 전압 파형과 검출 레벨이 입력되는 비교기를 가지는 전압 미분 파형 회로로 구성되고, 이 미분 파형의 절대치가 소정 값을 넘어 커진 경우에, 정상적인 글로우 방전시보다 단시간인 전압 강하를 검출하는 것이다.
게다가, 다른 형태의 아크 검출 수단은, 상기 한 쌍의 타겟 상호 간의 출력전압 파형 및 출력전류 파형의 진폭이 대략 일치하도록 조절하는 제1 및 제2의 각 게인 조정 회로와, 각 게인 조정 회로로부터의 출력전압 파형 및 출력전류 파형의 차분 파형을 검출하는 차동 앰프와, 이 차동 앰프로부터의 차동 파형의 절대치를 검출하는 절대치 검출 회로와, 절대치 검출 회로로부터의 차동 파형과 검출 레벨이 입력되는 비교기를 가지는 차분 파형 검출 회로로 구성되고, 이 차동 파형의 절대치가 소정 값을 넘어 커진 경우에 정상적인 글로우 방전시보다 단시간인 전압 강하를 검출하는 것이다.
(발명의 효과)
이상 설명한 것처럼, 본 발명의 스퍼터링 방법 및 스퍼터링 장치는, 교류 전원을 이용한 스퍼터링에 의해 성막하는 경우에도, 신속히 아크 방전 발생을 검출하여 타겟으로의 출력을 차단할 수 있어, 아크 방전 발생시의 에너지를 작게 하여 파티클이나 스플래쉬의 발생 등을 효과적으로 방지할 수 있는 효과를 갖는다.
도 1은 본 발명의 스퍼터링 장치를 모식적으로 나타내는 도면이다.
도 2는 교류 전원을 설명하는 도면이다.
도 3 (a)는 아크 검출 수단을 개략적으로 설명하는 도면이고, (b)는 전류 파형, 전압 파형으로부터의 신호의 아크 방전 발생시의 변화를 설명하는 도면이고, (c)는 전압 강하 검출 회로로의 신호 입력을 설명하는 도면이고, (d)는 아크 방전 검출을 설명하는 흐름도이고, (e)는 (b)에 나타낸 아크 방전 발생시의 신호의 변화를 확대하여 나타낸 도면이다.
도 4 (a)는 다른 형태에 따른 아크 검출 수단을 개략적으로 설명하는 도면이고, (b)는 전압 파형으로부터의 신호의 아크 방전 발생시의 변화를 설명하는 도면이고, (c)는 전압 강하 검출 회로로의 신호의 입력을 설명하는 도면이고, (d)는 아 크 방전 검출을 설명하는 흐름도이고, (e)는 (b)에 나타낸 아크 방전 발생시의 신호의 변화를 확대하여 나타낸 도면이다.
도 5 (a)는 또 다른 형태에 따른 아크 검출 수단을 개략적으로 설명하는 도면이고, (b)는 전압 파형의 아크 방전 발생시의 변화를 설명하는 도면이다.
도 6 (a)는 또 다른 형태에 따른 아크 검출 수단을 개략적으로 설명하는 도면이고, (b)는 차분 파형의 아크 방전 발생시의 변화를 설명하는 도면이다.
(부호의 설명 )
1 스퍼터링 장치
41 a, 41b 타겟
6 전력 공급부
7 발진부
8 아크 검출 수단
E 교류 전원
K 전원 케이블
(발명을 실시하기 위한 최선의 형태)
도 1을 참조하면, 1은 본 발명의 마그네트론 스퍼터링 장치(이하, 「스퍼터 장치」라 함)이다. 스퍼터 장치(1)는, 인라인식의 것이고, 로터리 펌프, 터보 분자 펌프 등의 진공 배기 수단(도시하지 않음)을 개입시켜 소정의 진공도로 유지할 수 있는 진공 챔버(11)를 갖는다. 진공 챔버(11)의 상부에는 기판 반송 수단이 설치되 어 있다. 이 기판 반송 수단은 공지의 구조를 갖는데, 예를 들면, 처리 기판(S)이 장착되는 캐리어(2)를 가지고, 구동 수단을 간헐적으로 구동시켜 후술하는 타겟에 대향한 위치에 처리 기판(S)를 차례로 반송할 수 있다.
진공 챔버(11)에는 가스 도입 수단(3)이 설치되어 있다. 가스 도입 수단(3)은 매스 플로우 콘트롤러(31)를 마련한 가스관(32)을 개입시켜 가스 소스(33)에 연통하고 있어, Ar 등의 스퍼터 가스나 반응성 스퍼터링시에 사용하는 O2, H2O, H2, N2 등의 반응 가스가 진공 챔버(11) 내에 일정한 유량으로 도입될 수 있다. 진공 챔버(11)의 아래 쪽에는 음극 전극(C)이 배치되어 있다.
음극 전극(C)은 처리 기판(S)에 대향하여 배치된 한 쌍의 타겟(41a, 41b)을 갖는다. 각 타겟(41a, 41b)은 Al, Ti, Mo이나 ITO 등, 처리 기판(S) 상에 성막하고자 하는 박막의 조성에 대응하여 공지의 방법으로 제작되고 대략 직방체(상면에서 보아 직사각형)로 형성되어 있다. 각 타겟(41a, 41b)은 스퍼터링 중 타겟(41a, 41b)을 냉각하는 패킹 플레이트(42)에 인디움이나 주석 등의 본딩재를 개입시켜 접합되고, 도시하지 않은 절연재를 개입시켜 음극 전극(C)의 프레임에 설치되어 진공 챔버(11) 내에 플로팅 상태로 배치되어 있다.
이 경우, 타겟(41a, 41b)은 그 미사용시의 스퍼터면(411)이 처리 기판(S)에 평행한 동일 평면상에 위치하도록 나란히 설치되고, 각 타겟(41a, 41b)이 서로 마주 보는 측면(412) 상호 간에는, 양극이나 쉴드(shield) 등의 구성부품을 아무것도 마련하지 않고 있다. 각 타겟(41a, 41b)의 외형 치수는 각 타겟(41a, 41b)을 나란 히 설치했을 때에 처리 기판(S)의 외형 치수보다 커지도록 설정되어 있다.
또, 음극 전극(C)은 각 타겟(41a, 41b)의 후방에 위치하여 자석 조립체(5)를 구비하고 있다. 자석 조립체(5)는 각 타겟(41a, 41b)에 평행하게 설치된 지지판(51)을 갖는다. 이 지지판(51)은 각 타겟(41a, 41b)의 가로 폭보다 작고 타겟(41a, 41b)의 길이 방향을 따라 그 양측으로 연장하도록 형성한 직사각형상의 평판으로 구성되고, 자석의 흡착력을 증폭하는 자성 재료제이다. 지지판(51) 상에는 타겟(41a, 41b)의 길이 방향을 따른 막대 모양의 중앙 자석(52)과, 지지판(51)의 외주를 따라 마련한 주변 자석(53)이 설치되어 있다. 이 경우, 중앙 자석(52)의 동일 자화로 환산했을 때의 체적을, 예를 들면 주변 자석(52)의 동일 자화로 환산했을 때의 체적의 합(주변 자석 : 중심 자석 : 주변 자석 = 1:2:1)에 동일해지도록 설계하고 있다.
이것에 의해, 각 타겟(41a, 41b)의 전방에 균형 잡힌 폐루프의 터널상 자속이 각각 형성되어, 타겟(41a, 41b)의 전방에서 해리된 전자 및 스퍼터링에 의해 생긴 2차 전자를 포획하는 것에 의해, 타겟(41a, 41b)의 각 전방에서의 전자 밀도를 높게 하여 플라즈마 밀도를 높일 수 있다. 또한, 한 쌍의 타겟(41a, 41b)에는 교류 전원(E)으로부터의 출력 케이블(K)이 각각 접속되어 한 쌍의 타겟(41a, 41b)에 소정의 주파수(1~400KHz)로 교대로 극성을 바꾸어 전압을 인가할 수 있다.
도 2에 나타낸 바와 같이, 교류전원(E)은 전력의 공급을 가능하게 하는 전력 공급부(6)와, 소정의 주파수로 교대로 극성을 바꾸어 전압을 각 타겟(41a, 41b)에 출력하는 발진부(7)로 구성된다. 이 경우, 출력전압의 파형에 대해서는 대략 정현 파이지만, 이것으로 한정되는 것은 아니고, 예를 들면 대략 방형파라도 좋다.
전력 공급부(6)는 그 작동을 제어하는 제1의 CPU 회로(61)와, 상용의 교류 전력(3상AC 200V 또는 400V)이 입력되는 입력부(62)와, 입력된 교류 전력을 정류 하여 직류 전력으로 변환하는 6개의 다이오드(63)를 가지고, 직류 전력 라인(64a, 64b)를 개입시켜 직류 전력을 발진부(7)에 출력하는 역할을 완수한다.
또, 전력 공급부(6)에는, 직류 전력 라인(64a, 64b) 사이에 마련한 스위칭 트랜지스터(65)와, 제1의 CPU 회로(61)에 통신 가능하게 접속되어 스위칭 트랜지스터(65)의 온, 오프를 제어하는 제1의 드라이버 회로(66a) 및 제1의 PMW 제어 회로 (66b)가 설치되어 있다. 이 경우, 전류 검출 센서 및 전압 검출 트랜스를 가지고 직류 전력 라인(64a, 64b) 사이의 전류, 전압을 검출하는 검출 회로(67a) 및 AD 변환 회로(67b)가 설치되어 검출 회로(67a) 및 AD 변환 회로(67b)를 개입시켜 CPU 회로(61)에 입력되도록 되어 있다.
한편, 발진부(7)에는 제1의 CPU 회로(61)에 통신 가능하게 접속된 제2의 CPU 회로(71)와, 직류 전력 라인(64a, 64b) 사이에 마련한 발진용 스위치 회로(72)를 구성하는 4개의 제1 내지 제4의 스위칭 트랜지스터(72a, 72b, 72c, 72d)와, 제2의 CPU 회로(71)에 통신 가능하게 접속되고 각 스위칭 트랜지스터(72a, 72b, 72c, 72d)의 온, 오프를 제어하는 제2의 드라이버 회로(73a) 및 제2의 PMW 제어 회로(73b)가 설치되어 있다.
그리고, 제2의 드라이버 회로(73a) 및 제2의 PMW 제어 회로(73b)에 의해, 예를 들면, 제1 및 제4의 스위칭 트랜지스터(72a, 72d)와, 제2 및 제3의 스위칭 트랜 지스터(72b, 72c)의 온, 오프의 타이밍이 반전하도록 각 스위칭 트랜지스터(72a, 72b, 72c, 72d)의 작동을 제어하면, 발진용 스위치 회로(72)로부터의 교류 전력 라인(74a, 74b)을 개입시켜 정현파의 교류 전력을 출력할 수 있다. 이 경우, 발진 전압, 발진 전류를 검출하는 검출 회로(75a) 및 AD 변환 회로(75b)가 설치되고, 검출 회로(75a) 및 AD 변환 회로(75b)를 개입시켜 제2의 CPU 회로(71)에 입력되도록 되어 있다.
교류 전력 라인(74a, 74b)은 직렬 혹은 병렬 또는 이것들을 조합한 공진용 L C 회로를 거쳐 공지의 구조를 가지는 출력 트랜스(76)에 접속되고, 출력 트랜스(76)로부터의 출력 케이블(K)이 한 쌍의 타겟(41a, 41b)에 각각 접속되어 있다. 이 경우, 전류 검출 센서 및 전압 검출 트랜스를 가지고 한 쌍의 타겟(41a, 41b)으로의 출력전압, 출력전류를 검출하는 검출 회로(77a) 및 AD 변환 회로(77b)가 설치되고, 검출 회로(77a) 및 AD 변환 회로(77b)를 개입시켜 제2의 CPU 회로(71)에 입력되도록 되어 있다. 이것에 의해, 스퍼터링 중 교류 전원(E)을 개입시켜 일정한 주파수로 교대로 극성을 바꾸어 한 쌍의 타겟(41a, 41b)에 일정한 전압을 인가할 수 있다.
또, 검출 회로(77a)로부터의 출력은 출력전압과 출력전류의 출력 위상 및 주파수를 검출하는 검출 회로(78a)에 접속되고, 이 검출 회로(78a)에 통신 가능하게 접속된 출력 위상 주파수 제어 회로(78b)를 개입시켜 출력전압과 출력전류의 위상 및 주파수가 제2의 CPU 회로(71)에 입력되도록 되어 있다. 이것에 의해, 제2의 CPU 회로(71)로부터의 제어 신호로 제2의 드라이버 회로(73a)에 의해 발진용 스위치 회 로(72)의 각 스위칭 트랜지스터(72a, 72b, 72c, 72d)의 온, 오프를 제어하고, 출력전압과 출력전류의 위상이 서로 대략 일치하도록 제어할 수 있고, 출력 위상 주파수 제어 회로(78b), 제2의 CPU 회로(71) 및 제2의 드라이버 회로(73a)가 위상 조절 수단을 구성한다.
그리고, 기판 반송 수단에 의해 처리 기판(S)을 한 쌍의 타겟(41a, 41b)과 대향한 위치에 반송하고, 가스 도입 수단(3)을 개입시켜 소정의 스퍼터 가스를 도입한다. 교류 전원(E)을 개입시켜 한 쌍의 타겟(41a, 41b)에 교류 전압을 인가하고, 각 타겟(41a, 41b)을 양극 전극, 음극 전극으로 교대로 변환하고, 양극 전극 및 음극 전극 사이에 글로우 방전을 일으키게 하여 플라즈마 분위기를 형성한다. 이것에 의해, 플라즈마 분위기 중의 이온이 음극 전극으로 된 일측의 타겟(41a, 41b)을 향해 가속되어 충격하고, 타겟 원자가 비산되는 것에 의해 처리 기판(S) 표면에 박막이 형성된다.
이 경우, 자석 조립체(5)에 도시하지 않은 모터 등의 구동 수단을 마련하고, 이 구동 수단에 의해 타겟(41a, 41b)의 수평 방향에 따른 2곳의 위치 사이에서 평행 및 등속으로 왕복 운동하도록 하여, 타겟(41a, 41b) 전면에 걸쳐 균일하게 침식 영역을 얻을 수 있도록 하고 있다.
그런데, 상기 글로우 방전 중에는 어떤 원인에 의해 아크 방전이 발생하는 것이 알려져 있고, 이 아크 방전이 한 쌍의 타겟(41a, 41b)에서 국소적으로 생기면, 파티클이나 스플래쉬의 발생 등의 문제를 유발하기 때문에, 양호하게 박막을 형성하려면, 신속히 아크 방전 발생을 검출하여 교류 전원(E)으로부터의 출력을 즉 시 차단할 필요가 있다.
본 실시의 형태에서는, 발진부(7)에 한 쌍의 타겟(41a, 41b)으로의 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간인 전압 강하를 검출하는 아크 검출 수단(8)을 마련하였다. 그리고, 아크 검출 수단(8)으로 아크 방전 발생을 검출하면, 전압 강하 아크 출력 신호를 통신 가능하게 접속한 제2의 CPU 회로(71)에 출력하고, 제2의 CPU 회로(71)와 통신 가능한 제l의 CPU 회로(61)로부터의 제어 신호로 제1의 드라이버 회로(66a)에 의해 스위칭 트랜지스터(65)의 작동을 제어하여 한 쌍의 타겟(41a, 41b)으로의 출력을 즉시 차단하는 것으로 했다.
이 경우, 제2의 CPU 회로(71)로부터의 제어 신호로 제2의 드라이버 회로(73a)에 의해, 예를 들면, 교류 전력 라인(74a, 74b) 상호 간의 전위가 동일하게 되도록, 발진용 스위치 회로(72)의 각 스위칭 트랜지스터(72a, 72b, 72c, 72d)의 작동을 제어하고, 한 쌍의 타겟(41a, 41b)으로의 출력을 즉시 차단해도 좋다.
도 3 (a) 내지 도 3 (e)에 나타낸 바와 같이, 아크 검출 수단(8)은, 검출 회로(77a)로부터의 출력전압, 출력 전류를 증폭하는 전류 센서 앰프(81) 및 전압 트랜스 앰프(82)와, 전류 센서 앰프(81) 및 전압 트랜스 앰프(82)로 증폭된 출력전류 파형 및 출력전압 파형의 절대치를 검출하는 제1의 절대치 검출 회로(83a) 및 제2의 절대치 검출 회로(83b)를 가진다. 또, 아크 검출 수단(8)은, 제1 및 제2의 절대치 검출 회로(83a, 83b)로부터의 각 절대치와 미리 설정한 전류 게이트 검출 레벨 및 전압 펄스 검출 레벨이 입력되는 비교기(841)를 각각 가지는 전류 게이트 발생 회로(84a) 및 전압 펄스 발생 회로(84b)와, 전류 게이트 발생 회로(84a) 및 전압 펄스 발생 회로(84b)로부터의 전류 게이트 신호 및 전압 펄스 신호가 각각 입력되는 전압 강하 검출 회로(85)를 가진다. 이 경우, 미리 설정되는 전류 게이트 검출 레벨 및 전압 펄스 검출 레벨(소정 값)은, 예를 들면, 한 쌍의 타겟(41a, 41b)에의 전력 공급부(6)로부터의 출력에 대응하여 변화시켜 보다 고정밀도로 아크 검지할 수 있도록 해도 좋다.
다음에, 아크 검출 회로(8)에서의 아크 방전 발생의 검출에 대해 설명한다. 먼저, 전력 공급부(6)의 제1의 CPU 회로(61)로부터의 제어 신호로 스위칭 트랜지스터(65)를 제어하고, 직류 전력 라인(64a, 64b)을 개입시켜 발진부(7)에 직류 전력을 공급한다. 그 다음에, 제2의 CPU 회로(71)로부터의 제어 신호로 제1 내지 제4의 스위칭 트랜지스터(72a, 72b, 72c, 72d)의 작동을 제어하고, 한 쌍의 타겟(41)에 교류 전압을 인가한다. 이 경우, 전류 강하 검출 회로(85)에 리셋 신호를 입력하여 리셋한다(도 3 (c) 참조).
그 다음에, 검출 회로(77a)를 거쳐 제1의 절대치 검출 회로(83a)로부터의 전류 파형의 절대치와 전류 게이트 검출 레벨을 전류 게이트 발생 회로(84a)의 비교기(841)에 입력하고, 그 절대치가 전류 게이트 검출 레벨을 넘고 있는 경우, 진공 챔버(11) 내에 글로우 방전이 생기고 있는 것으로 간주하고, 전류 강하 검출 회로(85)에 정상 방전 신호를 입력한다(도 3 (c) 참조). 이 경우, 출력전압 파형과 출력전류 파형의 위상이 서로 대략 일치한 후, 정상 방전 신호를 입력하는 것이 바람직하다.
그 다음에, 제1 및 제2의 절대치 검출 회로(83a, 83b)로부터의 각 절대치와 전류 게이트 검출 레벨 및 미리 설정한 전압 펄스 검출 레벨을 각 비교기(841)에 입력하고, 거기에 기초하여 전류 게이트 발생 회로(84a) 및 전압 펄스 발생 회로(84b)로부터 전류 게이트 신호 및 전압 펄스 신호를 전압 강하 검출 회로(85)에 입력함과 아울러, 고속 클록 신호를 전압 강하 검출 회로(85)에 입력하여 아크 방전 발생의 검출을 개시한다(도 3 (c) 참조).
여기서, 한 쌍의 타겟(41a, 41b) 상호 간에 아크 방전이 발생했을 경우, 먼저, 한 쌍의 타겟(41a, 41b)으로의 출력전압이 강하하고, 그 후, 출력 전류가 급격하게 증가한다. 이 경우, 전류 게이트 신호는 "1"(온 상태) 이지만, 전압 펄스 신호만이 "0"(오프 상태)이 된다(도 3 (b) 참조). 즉, 아크 방전 발생의 검출에 있어서는, 전압 강하 검출 회로(85)로 전류 게이트 신호가 "O" 인지를 판단하고, 전류 게이트 신호가 "0" 일 때 전류 게이트 신호 오프 상태로 된다. 그 다음에, 전류 게이트 신호가 "1"이 되면, 전압 펄스 강하 대기 상태가 되고, 이 경우, 전압 펄스 신호가 "1" 인지를 판단하고, 전압 펄스 신호가 "1"이면, 정상적인 글로우 방전이 발생하고 있다고 판단한다. 그리고, 전류 게이트 신호가 "0"으로 되었을 때, 전압 펄스 신호가 "0"이 되면, 전류 게이트 신호 오프 상태로 돌아온다.
그에 대해, 전류 게이트 신호가 "1"인 전압 펄스 강하 대기 상태에서, 전압 펄스 신호가 "0"으로 된 경우, 전압강하가 발생하여 아크 방전이 발생했다고 판단한다(도 3 (d) 참조). 이 경우, 고속 클록 신호의 1 클록 또는 2 클록만큼의 지연으로 전압 강하를 검출할 수 있기 때문에, 신속히 아크 방전의 발생을 검출할 수 있다(도 3 (e) 참조).
아크 검출 수단(8)에 의해 아크 방전 발생을 검출하면, 아크 방전 발생이 제2의 CPU 회로(71)에 출력되고, 예를 들면 제2의 CPU 회로(71)로부터의 제어 신호로 제2의 드라이버 회로(73a)에 의해 발진용 스위치 회로(72)의 각 스위칭 트랜지스터(72a, 72b, 72c, 72d)의 작동을 제어하고, 한 쌍의 타겟(41a, 41b)으로의 출력이 차단된다.
이것에 의해, 한 쌍의 타겟(41a, 41b)으로의 출력전압 파형의 전압 강하 시간의 장단으로부터 아크 방전 발생을 직접 검출하는 것에 의해, 타겟(41a, 41b) 상호 간의 전류치의 변화나 타겟(41a, 41b)으로의 출력전압의 실효치나 평균치를 구해 아크 방전을 검출하는 것과 비교하여, 신속히 아크 방전 발생을 검출하여 교류전원(E)으로부터의 출력을 차단할 수 있다. 그 결과, 아크 방전 발생시의 에너지를 작게 하여 파티클이나 스플래쉬의 발생 등을 효과적으로 방지할 수 있고, 더욱이, 출력전류가 흐르고 있을 때에 전압 강하의 발생을 검출하기 때문에, 예를 들면, 아크 방전의 검지 오류를 줄일 수 있다.
도 4 (a) 내지 도 4 (e)를 참조하여 설명하면, 80은 다른 실시의 형태에 따른 아크 검출 수단이다. 이 아크 검출 수단(80)은 출력전압만으로부터 아크 방전의 발생을 검출하는 것으로, 검출 회로(77a)로부터의 출력전압을 증폭하는 전압 트랜스 앰프(810)와, 전압 트랜스 앰프(810)로 증폭한 출력전압 파형의 절대치를 검출하는 절대치 검출 회로(820)를 가진다. 또, 아크 검출 수단(80)은, 절대치 검출 회로(820)로부터의 절대치와 전압 펄스 검출 레벨이 각각 입력되는 비교기(830a)를 마련한 전압 펄스 발생 회로(830)와, 전압 펄스 발생 회로(830)로부터의 전압 펄스 신호가 입력되는 전압 강하 검출 회로(840) 및 펄스 폭 검출 게이트 발생기(841)를 가진다.
다음에, 아크 검출 회로(80)에서의 아크 방전 발생의 검출에 대해 설명한다. 먼저, 위에 기재한 바와 같이 교류 전원(E)를 작동시켜 한 쌍의 타겟(41a, 41b)에 교류 전압을 인가한다. 이 경우, 전압 강하 검출 회로(840)에 리셋 신호를 입력하여 리셋한다(도 4 (c) 참조).
그 다음에, 절대치 검출 회로(820)로부터의 절대치와 미리 설정한 전압 펄스 검출 레벨을 비교기(830a)에 입력하고, 전압 펄스 발생 회로(830)로부터 전압 펄스 신호를 전압 강하 검출 회로(840)에 출력함과 아울러, 정상 방전 신호 및 고속 클록 신호를 전압 강하 검출 회로(840)에 입력하여 아크 방전 발생의 검출을 개시한다(도 4(c) 참조). 그리고, 전압 강하 검출 회로(840)에 입력된 전압 펄스 신호로부터, 펄스 폭 검출 게이트 발생기(841)에 대해 정상적인 글로우 방전 상태인 펄스 폭을 갖는 전압 게이트 신호를 만들고, 전압 게이트 신호는 "1"(온 상태)인 채로, 전압 펄스 신호만이 "0"(오프 상태)으로 되었을 때, 출력전압의 강하로부터 아크 방전 발생이 검출된다(도 4(b) 참조).
즉, 아크 방전 발생의 검출에 있어서는, 전압 강하 검출 회로(840)에서, 전압 게이트 신호가 "0"일 때, 전압 게이트 신호 오프 상태이다. 그 다음에, 전압 게이트 신호가 "1"로 되면, 전압 펄스 신호 강하 대기 상태로 되고, 이 경우, 전압 펄스 신호가 "1"인지를 판단하고, 이 상태에서는 정상적인 글로우 방전이 발생하고 있다고 판단한다. 그리고, 전압게이트 신호가 "O"으로 되었을 때, 전압 펄스 신호 도 "0"으로 되면, 전압 게이트 신호 오프 상태에 돌아온다.
그에 대해, 전압 펄스 신호 강하 대기 상태에서, 전압 펄스 신호가 "0"으로 된 경우에, 전압 강하가 발생하고, 아크 방전이 발생했다고 판단한다(도 4 (d) 참조). 이 경우, 고속 클록 신호의 1 클락 또는 2 클락만큼의 지연으로 전압강하를 검출할 수 있기 때문에, 신속히 아크 방전의 발생을 검출할 수 있다(도 4 (e) 참조).
이것에 의해, 한 쌍의 타겟(41a, 41b) 상호 간의 전압만으로 아크 방전 발생을 검출하기 때문에, 전압과 전류의 위상 차이를 고려할 필요가 없어, 기동시 등 전압과 전류의 위상이 일치하지 않는 경우에도 아크 방전 발생을 검출할 수 있다.
덧붙여, 상기 실시의 형태에서는 절대치를 개입시켜 전압 게이트 신호를 직접 만드는 것으로 했지만, 이것으로 한정되는 것은 아니고, 예를 들면, 상대적으로 검출하는 전압 폭의 크기를 변화시키도록 해도 좋다. 이 경우, 다른 방법으로 아크 방전이 아닌 상태의 것을 검출해 두고, 이로부터 아크 방전이 아닌 경우의 전압 폭을 상대적으로 결정하여 그것을 기준으로 아크시의 전압 폭이 작아지는 것을 검출하도록 해도 좋다.
도 5(a) 및 도 5(b)를 참조하여 설명하면, 9는 또 다른 실시의 형태에 따른 아크 검출 수단이다. 이 아크 검출 수단(9)도 또한 출력전압만으로부터 아크 방전의 발생을 검출하는 것이고, 검출 회로(77a)로부터의 출력전압을 증폭하는 전압 트랜스 앰프(91)와, 출력전압의 노이즈의 제거를 가능하게 하는 공지의 노이즈 필터(92)와 미분 회로(93)를 가진다. 이 미분 회로(93)로부터의 출력은 절대치 검출 회로(94)에 입력되고, 이 절대치와 전압 미분 파형 검출 레벨이 각각 입력되는 비교기(95a)를 마련한 전압 펄스 발생 회로(95)가 설치되어 있다.
다음에, 아크 검출 회로(9)에서의 아크 방전 발생의 검출에 대해 설명한다. 먼저, 위 기재와 같이 교류 전원(E)를 작동시켜 한 쌍의 타겟(41a, 41b)에 교류 전압을 인가한다. 그 다음에, 미분 회로(93)를 거친 절대치 검출 회로(94)로부터의 절대치와 미리 설정한 전압 미분 파형 검출 레벨을 비교기(95a)에 입력한다. 이 경우, 절대치가 전압 미분 파형 검출 레벨보다 낮은 경우에는, 정상적인 글로우 방전이 발생하고 있다고 판단한다. 그에 대해, 절대치가 전압 미분 파형 검출 레벨을 넘은 경우에는 아크 방전이 발생했다고 판단한다(도 5 (b) 참조).
그것에 의해, 아크 방전 검출 회로(9)를 간단한 회로 구성으로 실현할 수 있고, 게다가 타겟(41a, 41b) 상호 간의 전압만으로 아크 방전의 발생을 검출하기 때문에, 전압과 전류의 위상 차이를 고려할 필요가 없고, 기동시 등 전압과 전류의 위상이 일치하지 않는 경우에도 아크 방전의 발생을 검출할 수 있다.
도 6 (a) 및 도 6 (b)를 참조하여 설명하면, 90은 또 다른 실시의 형태에 따른 아크 검출 수단이다. 이 아크 검출 수단(90)은 출력전압 파형 및 출력전류 파형의 미분 파형으로부터 아크 방전의 발생을 검출하는 것이고, 검출 회로(77a)로부터의 출력전압 및 출력전류를 증폭하는 전류 센서 앰프(910) 및 전류 트랜스 앰프(920)와, 출력전압 파형 및 출력전류 파형의 노이즈 제거를 가능하게 하는 공지의 노이즈 필터(930a, 930b)와, 노이즈 필터(930a, 930b)를 거친 출력전압 파형 및 출력전류 파형의 진폭이 대략 일치하도록 조절하는 제1 및 제2의 각 게인 조정 회 로(940a, 940b)를 가진다.
또한, 아크 검출 수단(90)은, 제1 및 제2의 각 게인 조절 회로(940a, 940b)를 거친 출력전압 파형과 출력전류 파형이 각각 입력되고 그것들의 차에 대응하여 차동하는 공지 구조의 차동 앰프(950)와, 차동 앰프(950)로부터의 차분 파형의 절대치를 검출하는 절대치 검출 회로(960)와, 이 절대치와 차분 파형 검출 레벨이 각각 입력되는 비교기(970a)를 마련한 차분 파형 검출 회로(970)을 가진다.
다음에, 아크 검출 회로(90)에서의 아크 방전 발생의 검출에 대해 설명한다. 우선, 위 기재와 같이 교류 전원(E)을 작동시켜 한 쌍의 타겟(41a, 41b)에 교류 전압을 인가한다. 그 다음에, 제2의 CPU 회로(71)로부터의 제어 신호로 제2의 트라이버 회로(73a)에 의해 발진용 스위치 회로(72)의 각 스위칭 트랜지스터(72a, 72b, 72c, 72d)의 온, 오프를 제어하여 출력전압과 출력전류의 위상이 서로 대략 일치하도록 제어한다.
그 다음에, 검출회로(77a)에서 검출된 출력전압 및 출력전류에 대응하여 제2의 CPU 회로(71)에 의해 전류 게인 조정 신호 및 전압 게인 조정 신호를 제1 및 제2으 각 게인 조정 회로(940a, 940b)에 각각 입력하고, 제1 및 제2의 각 게인 조정 회로(940a, 940b)에 의해, 출력전압 파형, 출력전류 파형의 진폭이 대략 일치하도록 조정한 후, 출력전압 파형, 출력전류 파형을 차동 앰프(950)에 입력한다.
그 다음에, 차동 앰프(950)로부터 절대치 검출 회로(960)를 거친 차분 파형의 절대치와 미리 설정한 차분 파형 검출 레벨을 비교기(970a)에 입력한다. 이 경우, 차분 파형의 절대치가 차분 파형 검출 레벨보다 낮은 경우에는, 정상적인 글로 우 방전이 발생하고 있다고 판단한다. 그에 대해, 절대치가 차분 파형 검출 레벨을 넘은 경우에는, 아크 방전이 발생했다고 판단한다(도 6 (b) 참조).
이것에 의해, 아크 검출시에 이용하는 파형을 적절히 조절한 전류 파형과 전압 파형의 차분으로부터 합성한 것으로 하는 것에 의해, 아크 방전이 발생했을 경우에는 그 차분 파형의 출력이 한층 더 큰 출력 파형이 되기 때문에(도 6 (b) 참조), 노이즈의 영향을 받기 어렵고, 그 결과 검출 오류를 줄일 수 있다.
덧붙여, 상기 실시의 형태에서는, 진공 챔버(11) 내에 쌍을 이루는 2개의 타겟(41a, 41b)을 배치한 것에 대해서 설명했지만, 이것으로 한정되는 것은 아니고, 복수(3매 이상)의 타겟을 나란히 설치하고, 적어도 2매의 타겟에 대해 교대로 교류 전압이 인가되도록 1개의 교류 전원을 할당한 것에도, 본 발명의 아크 검지 방법을 적용할 수 있다.

Claims (18)

  1. 진공 챔버 내에 마련한 한 쌍의 타겟에 교류 전원을 개입시켜 소정의 주파수로 교대로 극성을 바꾸어 전압을 인가하고, 각 타겟을 양극 전극, 음극 전극으로 교대로 변환하고, 양극 전극 및 음극 전극 사이에 글로우 방전을 일으키게 하여 플라즈마 분위기를 형성하고, 각 타겟을 스퍼터링 하는 스퍼터링 방법으로, 상기 한 쌍의 타겟으로의 출력전압 파형을 검출하고, 이 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단한 경우, 상기 교류 전원으로부터의 출력을 차단하는 것을 특징으로 하는 스퍼터링 방법.
  2. 청구항 1에 있어서, 상기 한 쌍의 타겟 상호 간의 출력전류 파형을 검출하고, 이 출력전류 파형의 절대치가 소정 값을 넘으면, 상기 글로우 방전이 생기고 있다고 간주하고, 이 출력 전류 파형의 절대치로부터 전류 게이트 신호를 만듦과 아울러, 상기 출력전압 파형의 절대치로부터 전압 펄스 신호를 만들고, 이 전류 게이트 신호의 온 상태에 대해 전압 펄스 신호가 오프 상태로 되면, 상기 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단하는 것을 특징으로 하는 스퍼터링 방법.
  3. 청구항 1 또는 2에 있어서, 상기 스퍼터링 중, 상기 타겟으로의 출력전류 파형, 출력전압 파형의 위상이 일치하도록 제어하는 것을 특징으로 하는 스퍼터링 방법.
  4. 청구항 2에 있어서, 상기 소정 값을 교류 전원으로부터 한 쌍의 타겟으로의 투입 전력에 대응하여 변화시키는 것을 특징으로 하는 스퍼터링 방법.
  5. 청구항 1에 있어서, 상기 출력전압 파형의 절대치로부터 전압 펄스 신호를 만듦과 아울러, 이 전압 펄스 신호의 펄스 폭을 검출하고, 이 펄스 폭이 소정 값보다 작아진 경우에, 상기 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단하는 것을 특징으로 하는 스퍼터링 방법.
  6. 청구항 5에 있어서, 상기 소정 값을 출력전압 파형의 절대치로부터 직접 결정하거나 또는 아크 방전이 발생하지 않는 경우의 펄스 폭을 미리 측정하여 상대적으로 결정하는 것을 특징으로 하는 스퍼터링 방법.
  7. 청구항 1에 있어서, 상기 출력전압 파형의 전압 강하에 비례하는 미분 파형을 검출하고, 이 미분 파형의 절대치가 전압 미분 파형 검출 레벨을 넘어 커진 경우에, 상기 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단하는 것을 특징으로 하는 스퍼터링 방법.
  8. 청구항 7에 있어서, 상기 미분 파형을 검출하기에 앞서, 필터 회로를 개입시 켜 출력전압 파형의 노이즈를 제거하는 것을 특징으로 하는 스퍼터링 방법.
  9. 청구항 7 또는 8에 있어서, 상기 출력전압 파형이 정현파인 것을 특징으로 하는 스퍼터링 방법.
  10. 청구항 1에 있어서, 상기 한 쌍의 타겟 상호 간의 출력전류 파형을 검출하고, 상기 출력전압 파형과 출력전류 파형의 위상 및 진폭이 일치하도록 조절한 후에 이러한 파형의 차분 파형을 검출하고, 이 차분 파형의 절대치가 차분 파형 검출 레벨을 넘어 커진 경우에, 상기 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간이라고 판단하는 것을 특징으로 하는 스퍼터링 방법.
  11. 청구항 10에 있어서, 상기 차분 파형을 검출하기에 앞서, 필터 회로를 개입시켜 출력전압 파형 및 출력전류 파형의 노이즈를 제거하는 것을 특징으로 하는 스퍼터링 방법.
  12. 청구항 10 또는 11에 있어서, 상기 출력전압 파형 및 출력전류 파형이 정현파인 것을 특징으로 하는 스퍼터링 방법.
  13. 진공 챔버 내에 마련한 한 쌍의 타겟과, 이 한 쌍의 타겟 간에, 소정의 주파수로 교대로 극성을 바꾸어 전압을 인가하는 교류 전원을 구비하고, 상기 타겟으로의 출력전압 파형의 전압 강하 시간이 정상적인 글로우 방전시보다 단시간인 전압강하를 검출하는 아크 검출 수단과, 아크 검출 회로로부터의 출력에 의해 교류 전원으로부터의 출력을 차단하는 차단 수단을 마련한 것을 특징으로 하는 스퍼터링 장치.
  14. 청구항 13에 있어서, 상기 교류 전원에 한 쌍의 타겟으로의 출력전압 파형 및 출력전류 파형의 위상을 일치시키는 위상 조절 수단을 마련한 것을 특징으로 하는 스퍼터링 장치.
  15. 청구항 13 또는 14에 있어서, 상기 아크 검출 수단은, 상기 한 쌍의 타겟 상호 간의 출력전류 파형 및 출력전압 파형의 절대치를 검출하는 제1 절대치 검출 회로 및 제2 절대치 검출 회로와, 제1 절대치 검출 회로 및 제2 절대치 검출 회로로부터의 절대치 및 검출 레벨이 각각 입력되는 비교기를 마련한 전류 게이트 신호 발생 회로 및 전압 펄스 신호 발생 회로와, 전류 게이트 신호 발생 회로 및 전압 펄스 신호 발생 회로로부터의 전류 게이트 신호 및 전압 펄스 신호가 각각 입력되는 전압 강하 검출 회로로 구성되고, 이 전류 게이트 신호의 온 상태에 대해 전압 게이트 신호가 오프 상태로 되면, 정상적인 글로우 방전시보다 단시간인 전압강하를 검출하는 것을 특징으로 하는 스퍼터링 장치.
  16. 청구항 13 또는 14에 있어서, 상기 아크 검출 수단은, 상기 한 쌍의 타겟 상 호 간의 출력전압 파형의 절대치를 검출하는 절대치 검출 회로와, 이 절대치 검출 회로로부터의 절대치 및 검출 레벨이 입력되는 비교기를 마련한 전압 펄스 발생 회로와, 전압 펄스 발생 회로로부터의 전압 펄스 신호가 입력되는 전압 강하 검출 회로로 구성되고, 전압 강하 검출 회로에 입력된 전압 펄스 신호의 펄스 폭을 검출하고, 이 펄스 폭이 소정 값보다 작아진 경우에, 정상적인 글로우 방전시보다 단시간인 전압 강하를 검출하는 것을 특징으로 하는 스퍼터링 장치.
  17. 청구항 13 또는 14에 있어서, 상기 아크 검출 수단은, 상기 한 쌍의 타겟 상호 간의 출력전압 파형의 전압 강하에 비례하는 미분 파형을 검출하는 미분 회로와, 이 미분 회로로부터의 전압 파형의 절대치를 검출하는 절대치 검출 회로와, 절대치 검출 회로로부터의 절대치와 검출 레벨이 입력되는 비교기를 가지는 전압 미분 파형 회로로 구성되고, 이 미분 파형의 절대치가 소정 값을 넘어 커진 경우에, 정상적인 글로우 방전시보다 단시간인 전압 강하를 검출하는 것을 특징으로 하는 스퍼터링 장치.
  18. 청구항 13 또는 14에 있어서, 상기 아크 검출 수단은, 상기 한 쌍의 타겟 상호 간의 출력전압 파형 및 출력전류 파형의 진폭이 일치하도록 조절하는 제1 및 제2의 각 게인 조정 회로와, 각 게인 조정 회로로부터의 출력전압 파형 및 출력전류 파형의 차분 파형을 검출하는 차동 앰프와, 이 차동 앰프로부터의 차동 파형의 절대치를 검출하는 절대치 검출 회로와, 절대치 검출 회로로부터의 차동 파형과 검출 레벨이 입력되는 비교기를 가지는 차분 파형 검출 회로로 구성되고, 이 차동 파형의 절대치가 소정 값을 넘어 커진 경우에, 정상적인 글로우 방전시보다 단시간인 전압 강하를 검출하는 것을 특징으로 하는 스퍼터링 장치.
KR1020087016805A 2006-01-11 2007-01-11 스퍼터링 방법 및 스퍼터링 장치 KR101028050B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00003444 2006-01-11
JP2006003444A JP4963023B2 (ja) 2006-01-11 2006-01-11 スパッタリング方法及びスパッタリング装置

Publications (2)

Publication Number Publication Date
KR20080078053A KR20080078053A (ko) 2008-08-26
KR101028050B1 true KR101028050B1 (ko) 2011-04-08

Family

ID=38256310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087016805A KR101028050B1 (ko) 2006-01-11 2007-01-11 스퍼터링 방법 및 스퍼터링 장치

Country Status (5)

Country Link
JP (1) JP4963023B2 (ko)
KR (1) KR101028050B1 (ko)
CN (1) CN101370959B (ko)
TW (1) TWI392755B (ko)
WO (1) WO2007080905A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5016819B2 (ja) * 2006-01-11 2012-09-05 株式会社アルバック スパッタリング方法及びスパッタリング装置
JP5322235B2 (ja) * 2007-08-20 2013-10-23 株式会社アルバック スパッタリング方法
JP5429771B2 (ja) * 2008-05-26 2014-02-26 株式会社アルバック スパッタリング方法
US9613784B2 (en) * 2008-07-17 2017-04-04 Mks Instruments, Inc. Sputtering system and method including an arc detection
JP5363166B2 (ja) * 2009-03-31 2013-12-11 株式会社アルバック スパッタリング方法
DE102010031568B4 (de) 2010-07-20 2014-12-11 TRUMPF Hüttinger GmbH + Co. KG Arclöschanordnung und Verfahren zum Löschen von Arcs
JP5328995B2 (ja) * 2011-02-08 2013-10-30 シャープ株式会社 マグネトロンスパッタリング装置、マグネトロンスパッタリング装置の制御方法、及び成膜方法
DE102013110883B3 (de) * 2013-10-01 2015-01-15 TRUMPF Hüttinger GmbH + Co. KG Vorrichtung und Verfahren zur Überwachung einer Entladung in einem Plasmaprozess
EP2905801B1 (en) 2014-02-07 2019-05-22 TRUMPF Huettinger Sp. Z o. o. Method of monitoring the discharge in a plasma process and monitoring device for monitoring the discharge in a plasma
TWI617687B (zh) * 2014-12-04 2018-03-11 財團法人金屬工業研究發展中心 用於濺鍍設備之監測方法及監測系統
KR101757818B1 (ko) 2015-10-12 2017-07-26 세메스 주식회사 펄스화된 고주파 전력 모니터링 장치 및 그를 포함하는 기판 처리 장치
JP2019189913A (ja) * 2018-04-26 2019-10-31 京浜ラムテック株式会社 スパッタリングカソード、スパッタリングカソード集合体およびスパッタリング装置
US11668309B2 (en) * 2020-07-31 2023-06-06 Japan Atomic Energy Agency Vacuum component and evacuation method using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08225935A (ja) * 1994-11-19 1996-09-03 Leybold Ag 陰極スパッタリング装置のフラッシュオ−バ抑圧装置
JPH09170079A (ja) * 1995-12-18 1997-06-30 Asahi Glass Co Ltd スパッタリング方法および装置
JP2001003166A (ja) 1999-04-23 2001-01-09 Nippon Sheet Glass Co Ltd 基体表面に被膜を被覆する方法およびその方法による基体
JP2002012969A (ja) 2000-07-03 2002-01-15 Sanyo Shinku Kogyo Kk スパッタリング装置の制御方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3775689B2 (ja) * 1997-04-21 2006-05-17 トーキョー エレクトロン アリゾナ インコーポレイテッド 材料をイオン化スパッタリングする方法と装置
JPH11200036A (ja) * 1998-01-16 1999-07-27 Toshiba Corp 薄膜の製造方法、及びこのためのスパッタリング装置
JP4780972B2 (ja) * 2004-03-11 2011-09-28 株式会社アルバック スパッタリング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08225935A (ja) * 1994-11-19 1996-09-03 Leybold Ag 陰極スパッタリング装置のフラッシュオ−バ抑圧装置
JPH09170079A (ja) * 1995-12-18 1997-06-30 Asahi Glass Co Ltd スパッタリング方法および装置
JP2001003166A (ja) 1999-04-23 2001-01-09 Nippon Sheet Glass Co Ltd 基体表面に被膜を被覆する方法およびその方法による基体
JP2002012969A (ja) 2000-07-03 2002-01-15 Sanyo Shinku Kogyo Kk スパッタリング装置の制御方法

Also Published As

Publication number Publication date
TW200732488A (en) 2007-09-01
JP4963023B2 (ja) 2012-06-27
CN101370959B (zh) 2011-01-12
TWI392755B (zh) 2013-04-11
CN101370959A (zh) 2009-02-18
KR20080078053A (ko) 2008-08-26
WO2007080905A1 (ja) 2007-07-19
JP2007186725A (ja) 2007-07-26

Similar Documents

Publication Publication Date Title
KR101028050B1 (ko) 스퍼터링 방법 및 스퍼터링 장치
CN111819664B (zh) 控制方法和等离子体处理装置
US20210327681A1 (en) Control method and plasma processing apparatus
TWI552223B (zh) 電漿處理裝置
JP5459884B2 (ja) イオンエネルギー分布を制御するための方法および装置
KR101298167B1 (ko) 전원 장치
US20080053818A1 (en) Plasma processing apparatus of substrate and plasma processing method thereof
KR101181875B1 (ko) 바이폴라 펄스 전원 및 이 바이폴라 펄스 전원을 복수대 병렬 접속하여 구성되는 전원 장치
KR100908939B1 (ko) 기판의 플라즈마 처리장치 및 플라즈마 처리방법
US7851367B2 (en) Method for plasma processing a substrate
JP2008243568A (ja) 基板のプラズマ処理装置及びプラズマ処理方法
US8496781B2 (en) Plasma processing apparatus
KR101068549B1 (ko) 박막 형성 방법 및 박막 형성 장치
KR101298166B1 (ko) 전원 장치
JP5016819B2 (ja) スパッタリング方法及びスパッタリング装置
KR101018652B1 (ko) 스퍼터링 장치
JP2006100485A (ja) 高周波電力用分岐スイッチ及びエッチング装置
JP5322235B2 (ja) スパッタリング方法
KR101321998B1 (ko) 강판의 산화피막 제거시스템
JP2002033310A (ja) プラズマ処理装置
JP2011094164A (ja) 高周波プラズマ処理方法及び高周波プラズマ処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140306

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150225

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160307

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180307

Year of fee payment: 8