KR101015758B1 - 불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법 - Google Patents

불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법 Download PDF

Info

Publication number
KR101015758B1
KR101015758B1 KR1020090047829A KR20090047829A KR101015758B1 KR 101015758 B1 KR101015758 B1 KR 101015758B1 KR 1020090047829 A KR1020090047829 A KR 1020090047829A KR 20090047829 A KR20090047829 A KR 20090047829A KR 101015758 B1 KR101015758 B1 KR 101015758B1
Authority
KR
South Korea
Prior art keywords
voltage
level
pass
signal
pass voltage
Prior art date
Application number
KR1020090047829A
Other languages
English (en)
Other versions
KR20100129073A (ko
Inventor
왕인수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090047829A priority Critical patent/KR101015758B1/ko
Priority to US12/763,539 priority patent/US8358536B2/en
Publication of KR20100129073A publication Critical patent/KR20100129073A/ko
Application granted granted Critical
Publication of KR101015758B1 publication Critical patent/KR101015758B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 선택된 워드라인과 연결된 선택된 메모리 셀의 검증전압이 기준전압보다 높으면 선택된 워드라인을 포함한 다수의 워드라인들에 제1 패스전압을 인가하거나, 검증전압이 기준전압보다 낮으면 제1 프로그램 패스전압보다 낮은 레벨의 제2 패스전압을 인가하는 단계 및 선택된 워드라인에 검증전압을 인가하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 동작 방법으로 이루어진다.
프로그램, 핫캐리어, 채널 부스팅, 패스전압, 검증동작

Description

불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법{Nonvolatile memory device and program method thereof}
본 발명은 불휘발성 메모리 장치 및 이의 프로그램 동작 방법에 관한 것으로, 특히 문턱전압의 증가를 방지하기 위한 불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법에 관한 것이다.
불휘발성 메모리 장치의 집적도가 점차 증가함에 따라 데이터의 저장 능력을 향상시키기 위하여 최근에는 다수의 비트를 갖는 멀티 레벨 셀(MLC)을 이용하고 있다. 도면을 참조하여 설명하면 다음과 같다.
도 1은 종래기술에 따른 문제점을 설명하기 위한 불휘발성 메모리 장치의 단면도이다. 특히, 불휘발성 메모리 장치에 포함된 메모리 셀 어레이의 일부 단면을 도시하였다.
메모리 셀 어레이는 다수의 스트링(string)들을 포함한다. 도면은 이 중에서 어느 하나의 스트링의 단면을 도시한 도면이다. 스트링은 반도체 기판(10) 상에 형성된 다수개의 워드라인들(WL0~WLn), 드레인 셀렉트 라인(DSL) 및 소스 셀렉트 라 인(SSL)을 포함한다. 바람직하게는 워드라인들(WL0~WLn)은 드레인 셀렉트 라인(DSL) 및 소스 셀렉트 라인(SSL)의 사이에 형성된다. 워드라인들(WL0~WLn), 드레인 셀렉트 라인(DSL) 및 소스 셀렉트 라인(SSL)은 각각 게이트 절연막(12), 플로팅 게이트(14), 유전체막(16) 및 콘트롤 게이트(18)가 적층되어 구현된다. 이 중, 드레인 셀렉트 라인(DSL) 및 소스 셀렉트 라인(SSL)은 유전체막(16)의 일부에 홀(hole)이 형성되어 플로팅 게이트(14)와 콘트롤 게이트(18)가 전기적으로 연결된다. 워드라인들(WL0~WLn), 드레인 셀렉트 라인(DSL) 및 소스 셀렉트 라인(SSL) 사이의 반도체 기판(10)에는 접합영역(10a)이 형성되며, 각각의 라인들에 구동전압이 인가되면 각 라인들의 하부에 채널(channel)이 형성된다.
멀티 레벨 셀(MLC)은 다수의 문턱전압 구간을 가지기 때문에, 문턱전압 구간이 많아질수록 가장 낮은 레벨의 문턱전압과 가장 높은 레벨의 문턱전압 간의 전압 레벨의 차이가 크게 발생한다. 특히, 문턱전압의 레벨이 높아질수록 프로그램(program) 또는 독출(read) 동작 시 선택되지 않은 워드라인들에 인가되는 패스전압의 레벨 또한 높아지고 있다. 워드라인들에 인가되는 전압 레벨이 높아지면, 프로그램 동작 시 선택되지 않은 스트링의 채널 영역에 발생하는 채널 부스팅의 전압 레벨도 높아지게 된다.
한편, 문턱전압이 높은 레벨로 프로그램된 메모리 셀이 있는 경우, 채널 부스팅이 고르게 형성되지 못하여 동일한 스트링 내에서도 채널 부스팅의 레벨이 서로 다르게 형성될 수도 있다. 이러한 경우, 채널 부스팅의 전압 레벨 차이가 발생하는 영역에서 전기장이 발생하면서 핫일렉트론(hot electron)이 발생할 수 있다.
도 2는 종래기술에 따른 문턱전압의 증가를 설명하기 위한 그래프이다.
핫일렉트론이 메모리 셀의 플로팅 게이트(floating gate)로 유입되는 경우에는 메모리 셀의 문턱전압이 변경될 수 있다. 예를 들면, 핫일렉트론이 메모리 셀에 유입되면 문턱전압이 증가(20에서 22로 증가)할 수 있다. 문턱전압이 증가하면, 서로 다른 문턱전압 사이의 간격이 좁아지게 되므로 추후에 독출(read) 동작 시 신뢰도가 저하될 수 있다.
본 발명이 해결하고자 하는 과제는, 프로그램될 메모리 셀의 검증전압이 기준전압보다 높으면 제1 패스전압을 발생하고, 기준전압보다 낮으면 제1 패스전압보다 낮은 제2 패스전압을 발생한다. 이로 인해, 프로그램 검증동작 시 발생할 수 있는 채널 부스팅의 레벨을 조절할 수 있다.
본 발명에 따른 불휘발성 메모리 장치는, 메모리 셀들이 포함된 메모리 셀 어레이를 포함한다. 메모리 셀들 중, 프로그램될 메모리 셀에 대한 검증전압이 기준전압보다 높으면 제1 패스전압을 발생하고, 메모리 셀에 대한 검증전압이 기준전압보다 낮으면 제1 패스전압보다 낮은 레벨의 제2 패스전압을 발생하는 동작전압 발생부를 포함한다. 동작전압 발생부로부터 발생된 제1 또는 제2 패스전압을 글로벌 워드라인들로 전달하고, 글로벌 워드라인들 중 선택된 글로벌 워드라인으로는 검증전압을 전달하는 고전압 스위치부를 포함한다. 글로벌 워드라인들과 워드라인들 사이에 연결되어, 검증전압 및 제1 또는 제2 패스전압을 워드라인들로 전달하는 블럭 선택부를 포함하는 불휘발성 메모리 장치로 이루어진다.
동작전압 발생부는, 동작명령 신호를 발생하는 제어부, 동작명령 신호에 따라 검증전압을 발생하는 전압 발생부, 검증전압 및 기준전압을 비교하여 제1 신호를 발생하는 비교기, 제1 신호에 따라 제2 신호를 발생하는 스위치부, 제2 신호에 따라 각각 동작하는 제1 패스전압 발생부 및 제2 패스전압 발생부를 포함한다.
검증전압은 프로그램될 메모리 셀의 프로그램 검증전압 레벨과 동일한 레벨을 갖는다.
비교기는 검증전압의 레벨이 기준전압의 레벨보다 낮으면 제1 신호를 로우(low) 레벨로 발생하고, 높으면 제1 신호를 하이(high) 레벨로 발생한다.
스위치부는 제1 신호가 로우 레벨로 인가되면 제2 신호를 로우 레벨로 발생하고, 제1 신호가 하이 레벨로 인가되면 제2 신호를 하이 레벨로 발생한다.
제2 신호가 로우 레벨인 경우에는 제2 패스전압 발생부가 활성화되고, 제2 신호가 하이 레벨인 경우에는 제1 패스전압 발생부가 활성화된다.
제1 패스전압 발생부가 활성화되면, 제1 패스전압 발생부는 제1 패스전압을 발생하며, 제2 패스전압 발생부가 활성화되면, 제2 패스전압 발생부는 제1 패스전압보다 낮은 레벨의 제2 패스전압을 발생한다. 제2 패스전압의 레벨은 제1 패스전압의 1/2 레벨을 갖는다.
본 발명의 일 실시 예에 따른 프로그램 동작 방법은, 선택된 워드라인과 연결된 선택된 메모리 셀의 검증전압이 기준전압보다 높으면 선택된 워드라인을 포함한 다수의 워드라인들에 제1 패스전압을 인가하거나, 검증전압이 기준전압보다 낮으면 제1 프로그램 패스전압보다 낮은 레벨의 제2 패스전압을 인가하는 단계를 포함한다. 선택된 워드라인에 검증전압을 인가하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 동작 방법으로 이루어진다.
기준전압은 프로그램 상태인 다수의 문턱전압 구간들 중 어느 하나의 문턱전 압 구간의 검증전압과 동일한 레벨을 갖는다.
검증전압의 레벨이 기준전압의 레벨과 동일한 경우, 선택된 워드라인에 제2 패스전압을 인가한다.
본 발명의 다른 실시 예에 따른 프로그램 동작 방법은, 검증동작시, 선택된 워드라인과 연결된 선택된 메모리 셀의 검증전압의 레벨이 제1 기준전압보다 높으면 선택된 워드라인을 포함한 다수의 워드라인들에 제1 패스전압을 인가하거나, 검증전압의 레벨이 제1 기준전압보다 높고 제2 기준전압보다 낮으면 다수의 워드라인들에 제1 패스전압의 레벨보다 높은 제2 패스전압을 인가하거나, 검증전압이 제2 기준전압보다 높으면 다수의 워드라인들에 제2 패스전압보다 높은 제3 패스전압을 인가하는 단계를 포함한다. 선택된 워드라인에 검증전압을 인가하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 동작 방법으로 이루어진다.
선택된 메모리 셀이 포함된 스트링과 연결된 비트라인으로는 접지전압을 인가하고, 스트링을 제외한 나머지 스트링들과 연결된 비트라인들에는 전원전압을 인가한다.
본 발명은, 프로그램될 메모리 셀의 검증전압이 기준전압보다 높으면 제1 패스전압을 발생하고, 기준전압보다 낮으면 제1 패스전압보다 낮은 제2 패스전압을 발생한다. 이에 따라, 프로그램 검증동작 시 선택되지 않은 스트링에 발생하는 채널 부스팅의 레벨을 조절할 수 있으므로, 핫일렉트론의 발생을 억제하여 메모리 셀 의 문턱전압 변화를 방지할 수 있다. 이로 인해, 불휘발성 메모리 장치의 신뢰도를 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 3은 본 발명에 따른 불휘발성 메모리 장치를 설명하기 위한 블럭도이다.
불휘발성 메모리 장치는 동작전압 발생부(100), 고전압 스위치부(200), 블럭 선택부(300) 및 메모리 셀 어레이(400)를 포함한다.
동작전압 발생부(100)는 프로그램될 메모리 셀의 검증전압(Vt)이 기준전압(Vr)보다 높으면 패스라인(Vapss)을 통해 제1 패스전압을 발생하고, 프로그램될 메모리 셀의 검증전압(Vt)이 기준전압(Vr)보다 낮으면 제1 패스전압보다 낮은 레벨의 제2 프로그램 패스전압을 발생한다.
동작전압 발생부(100)는 제어부(110), 전압 발생부(120), 비교기(130), 스위치부(140), 제1 및 제2 패스전압 발생부(150 및 160)를 포함한다. 제어부(110)에서 프로그램 동작명령 신호(COM)가 발생하면, 전압 발생부(120)는 프로그램 동작명령 신호(COM)에 따라 프로그램전압 또는 검증전압(Vt)을 발생한다. 이때, 검증전 압(Vt)은 선택된 메모리 셀의 프로그램 검증전압이 된다.
비교기(130)는 기준전압(Vr)과 검증전압(Vt)의 레벨을 비교하여 제1 신호(S1)를 발생한다. 예를 들면, 비교기(130)는 검증전압(Vt)이 기준전압(Vr)보다 높으면 '하이(high)' 레벨의 제1 신호(S1)를 발생하며, 검증전압(Vt)이 기준전압(Vr)보다 낮으면 '로우(low) 레벨의 제1 신호(S1)를 발생한다. 이때, 기준전압(Vr)은 다수의 프로그램 문턱전압 구간들 중 어느 하나의 문턱전압 구간을 기준으로 설정할 수 있다. 구체적으로, 기준이 되는 문턱전압 구간의 전압 분포 중에서 가장 낮은 전압레벨을 기준전압(Vr)으로 설정할 수 있다. 바람직하게는, 기준이 되는 문턱전압 구간은 다수의 문턱전압 구간들 중 평균이 되는 문턱전압 구간을 기준으로 설정한다. 구체적으로, 도 4를 참조하여 설명하도록 한다.
도 4는 본 발명에 따른 프로그램 동작을 설명하기 위한 그래프이다.
다수의 문턱전압 구간을 갖는 불휘발성 메모리 장치(multi level cell; MLC)중, 7개의 프로그램 문턱전압 구간을 갖는 불휘발성 메모리 장치를 예를 들어 설명하도록 한다. 7개의 프로그램 문턱전압 구간들 각각은 서로 중첩하지 않는 구간에 분포된다. 이때, 전압 레벨이 가장 낮은 구간을 제1 문턱전압구간이라 하고, 전압 레벨이 가장 높은 구간을 제7 문턱전압구간이라 한다. 프로그램 동작 시 검증동작을 수행하는데, 이때 각각의 문턱전압 구간마다 검증전압이 서로 다르다. 예를 들면, 제1 문턱전압구간의 검증전압은 제1 검증전압(V1)이 되고, 제7 구간의 검증전압은 제7 검증전압(V7)이 된다. 도 3에서 상술한 기준전압(Vr)은 제1 내지 제7 검증전압(V1~V7) 중 어느 하나가 되는데, 이 중에서 제4 검증전압(V4)을 기준전압으 로 설정한 경우를 예를 들어 설명하도록 한다. 이때, 제4 검증전압(V4)을 기준으로 하여 전압 레벨이 낮은 문턱전압 구간들이 포함된 구간을 제1 구간이라 하고, 전압 레벨이 높은 문턱전압 구간들이 포함된 구간을 제2 구간으로 정의한다.
도 3을 참조하면, 스위치부(140)는 제1 신호(S1)를 인가받아 제2 신호(S2)를 발생한다. 예를 들면, 제1 신호(S1)가 '하이' 레벨로 인가되면 '하이' 레벨의 제2 신호(S2)를 발생하고, 제1 신호(S1)가 '로우' 레벨로 인가되면 '로우' 레벨의 제2 신호(S2)를 발생한다.
제1 패스전압 발생부(150)는 제2 신호(S2)가 '하이' 레벨로 인가되면 활성화되어 패스라인(Vpass)을 통해 제1 프로그램 패스전압을 발생한다.
제2 패스전압 발생부(160)는 제2 신호(S2)가 '로우' 레벨로 인가되면 활성화되어 패스라인(Vpass)을 통해 제1 패스전압보다 낮은 레벨의 제2 패스전압을 발생한다. 바람직하게는, 제2 패스전압은 제1 패스전압보다 1/2 레벨만큼 더 낮은 레벨을 갖는다.
고전압 스위치부(200)는 제1 또는 제2 패스전압 발생부(150 또는 160) 및 전압 발생부(120)로부터 발생된 신호를 글로벌 워드라인(GWL0~GWLn)으로 전달한다. 구체적으로, 고전압 스위치부(200)는 글로벌 드레인 셀렉트 라인(GDSL), 글로벌 워드라인(GWL0~GWLn) 및 글로벌 소스 셀렉트 라인(GSSL)을 통해 블럭 선택부(300)와 연결된다. 특히, 고전압 스위치부(200)는 전압 발생부(120)로부터 발생된 프로그램 전압 또는 검증전압(Vt)을 글로벌 워드라인(GWL0~GWLn) 중 선택된 글로벌 워드라인으로 전달한다. 또한, 고전압 스위치부(200)는 제1 또는 제2 패스전압 발생부(150 또는 160)로부터 발생된 제1 또는 제2 패스전압을 선택되지 않은 나머지 글로벌 워드라인들로 전달한다. 이때, 선택된 글로벌 워드라인은 프로그램될 메모리 셀과 연결된 라인이고, 선택되지 않은 글로벌 워드라인들은 프로그램될 메모리 셀을 제외한 나머지 메모리 셀들과 연결된 라인들이다. 또한, 고전압 스위치부(200)는 구동전압 발생부(미도시)로부터 출력된 구동전압을 글로벌 드레인 셀렉트 라인(GDSL) 및 글로벌 소스 셀렉트 라인(GSSL)으로 전달하기도 한다.
블럭 선택부(300)는 글로벌 워드라인들(GWL0~GWLn), 글로벌 드레인 셀렉트 라인(GDSL), 글로벌 소스 셀렉트 라인(GSSL)과 워드라인들(WL0~WLn), 드레인 셀렉트 라인(DSL), 소스 셀렉트 라인(SSL) 사이에 연결된다. 다수의 메모리 셀 블럭들 중 어느 하나의 메모리 셀 블럭(400)이 선택되는 경우, 해당 메모리 셀 블럭(400)과 연결된 블럭 선택부(300)가 활성화된다. 블럭 선택부(300)가 활성화되면, 글로벌 워드라인들(GWL0~GWLn), 글로벌 드레인 셀렉트 라인(GDSL) 및 글로벌 소스 셀렉트 라인(GSSL)에 인가된 전압이 워드라인들(WL0~WLn), 드레인 셀렉트 라인(DSL) 및 소스 셀렉트 라인(SSL)으로 전달된다.
메모리 셀 블럭(400)은 다수개의 스트링들을 포함한다. 이 중, 어느 하나의 스트링(402)을 구체적으로 설명하면 다음과 같다. 스트링(402)은 데이터가 저장되는 다수개의 메모리 셀들(F0~Fn), 스트링(402)의 활성영역과 비트라인(BL)을 전기적으로 연결하기 위한 드레인 셀렉트 트랜지스터(DST), 스트링(402)의 활성영역과 공통 소스 라인(CSL)을 전기적으로 연결하기 위한 소스 셀렉트 트랜지스터(SST)를 포함한다.
프로그램 동작 시, 선택된 스트링(402)과 연결된 비트라인(BL)을 통해서는 접지전압(예컨데, 0V)을 인가하고, 선택되지 않은 나머지 스트링들과 연결된 비트라인(BL)들을 통해서는 전원전압(예컨데, Vdd)을 인가한다.
도 3 및 도 4를 참조하여, 불휘발성 메모리 소자의 프로그램 동작을 설명하면 다음과 같다.
프로그램 동작이 시작되면, 제어부(110)는 프로그램 동작명령 신호(COM)를 발생한다. 프로그램 동작명령 신호(COM)에 따라 전압 발생부(120)는 프로그램될 메모리 셀에 대한 검증전압(Vt)을 발생한다. 검증전압(Vt)이 발생하면 비교기(130)는 기준전압(Vr)과 검증전압(Vt)의 레벨을 비교하여 제1 신호(S1)를 발생한다. 예를 들어, 검증전압(Vt)의 레벨이 기준전압(Vr)보다 높으면 '하이'(high) 레벨의 제1 신호(S1)를 발생하고, 검증전압(Vt)의 레벨이 기준전압(Vr)보다 낮으면 '로우'(low) 레벨의 제1 신호(S1)를 발생한다. 스위치부(140)는 제1 신호(S1)에 따라 제1 또는 제2 패스전압 발생부(150 또는 160)의 활성전압인 제2 신호(S2)를 발생한다. 예를 들면, 제1 신호(S1)가 '하이' 레벨로 인가되면 스위치부(140)는 '하이' 레벨의 제2 신호(S2)를 발생하여 제1 패스전압 발생부(150)를 활성화시킨다. 제1 신호(S1)가 '로우' 레벨로 인가되면, 스위치부(140)는 '로우' 레벨의 제2 신호(S2)를 발생하여 제2 패스전압 발생부(160)를 활성화시킨다.
제1 패스전압 발생부(150)가 활성화되면 제1 패스전압 발생부(150)는 패스라인(Vapss)을 통해 제1 패스전압을 발생한다. 제2 패스전압 발생부(160)가 활성화되면 제1 패스전압보다 낮은 레벨의 제2 패스전압을 발생한다. 이처럼, 검증전압(Vt) 의 레벨에 따라 패스전압의 레벨을 조절하여 발생하면 프로그램될 메모리 셀이 포함된 선택된 스트링(402)을 제외한 나머지 스트링의 채널 부스팅(channel boosting)의 레벨을 조절할 수 있다.
고전압 스위치부(200)는 검증동작 시, 전압 발생부(120)로부터 발생된 검증전압(Vt)을 선택된 글로벌 워드라인으로 전달하고, 나머지 글로벌 워드라인으로는 제1 또는 제2 패스전압을 전달한다. 구체적으로 설명하면, 모든 글로벌 워드라인들(GWL0~GWLn)에 제1 또는 제2 패스전압을 먼저 전달한다. 이어서, 선택된 글로벌 워드라인으로 검증전압(Vt)을 전달한다. 블럭 선택부(300)는 선택된 메모리 셀 블럭(400)의 워드라인들(WL0~WLn)로 제1 또는 제2 패스전압과 검증전압(Vt)을 전달한다.
메모리 셀 블럭(400)에 포함된 스트링들 중, 선택된 스트링(402)과 연결된 비트라인(BL)으로는 접지전압(예컨데, 0V)이 인가되고, 선택된 스트링(402)을 제외한 선택되지 않은 나머지 스트링들과 연결된 비트라인(BL)으로는 전원전압(Vdd)이 인가된다.
특히, 선택된 워드라인으로는 검증전압(Vt)이 인가되고, 선택되지 않은 나머지 워드라인들로는 제1 또는 제2 패스전압이 인가되기 때문에, 선택되지 않은 스트링들의 채널 영역에서 채널 부스팅(channel boosting) 현상이 발생할 수 있다.
이때, 선택된 메모리 셀에 대한 검증전압(Vt)의 레벨이 제4 검증전압(V4)보다 높으면 선택되지 않은 워드라인들을 통해 제1 패스전압이 전달되며, 검증전압(Vt)이 제4 검증전압(V4)보다 낮으면 제2 패스전압이 인가된다. 즉, 검증전 압(Vt)의 레벨이 높으면(도 4의 제2 구간) 패스전압의 레벨도 높여 채널 부스팅의 레벨(도 5의 2Vc)을 높이고, 검증전압(Vt)의 레벨이 낮으면(도 4의 제1 구간) 패스전압의 레벨도 낮추어 채널 부스팅의 레벨(도 5의 1Vc)을 낮춘다. 이때, 문턱전압의 구간은 도 4와 같이 제1 및 제2 구간으로 나눌 수 있으며, 더 많은 구간으로 나눌 수도 있다. 패스전압의 레벨을 검증전압의 레벨 변화에 따라 조절함으로써, 전기장의 차이가 발생하는 현상을 억제할 수 있고, 이로 인해 핫케리어(hot electron)의 발생을 억제하여 이미 프로그램된 메모리 셀의 신뢰도 저하를 방지할 수 있다.
도 6은 본 발명에 따른 문턱전압을 설명하기 위한 그래프이다.
상술한 바와 같이, 프로그램 전압의 레벨에 따라 패스전압의 레벨을 조절함으로써, 채널 부스팅 발생시, 채널 부스팅의 레벨을 조절할 수 있다. 이에 따라, 핫케리어(hot electroc)의 발생을 억제함으로써 메모리 셀의 문턱전압이 증가하는 현상을 방지(600에서 602)할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 문제점을 설명하기 위한 불휘발성 메모리 장치의 단면도이다.
도 2는 종래기술에 따른 문턱전압의 증가를 설명하기 위한 그래프이다.
도 3은 본 발명에 따른 불휘발성 메모리 장치를 설명하기 위한 블럭도이다.
도 4는 본 발명에 따른 프로그램 동작을 설명하기 위한 그래프이다.
도 5는 본 발명의 프로그램 동작에 따른 채널 부스팅 레벨을 설명하기 위한 그래프이다.
도 6은 본 발명에 따른 문턱전압을 설명하기 위한 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
10 : 반도체 기판 10a : 접합영역
12 : 게이트 절연막 14 : 플로팅 게이트
16 : 유전체막 18 : 콘트롤 게이트
100 : 동작전압 발생부 110 : 제어부
120 : 전압 발생부 130 : 비교기
140 : 스위치부 150 : 제1 전압 발생부
160 : 제2 전압 발생부 200 : 고전압 스위치부
300 : 블럭 선택부 400 : 메모리 셀 블럭
402 : 스트링 COM : 동작신호
Vt : 검증전압 Vr : 기준전압
S1 : 제1 신호 S2 : 제2 신호
Vpass : 패스라인 GDSL : 글로벌 드레인 셀렉트 라인
DSL : 드레인 셀렉트 라인 GWL0~GWLn : 글로벌 워드라인
WL0~WLn : 워드라인 GSSL : 글로벌 소스 셀렉트 라인
SSL : 소스 셀렉트 라인 F0~Fn : 메모리 셀

Claims (13)

  1. 메모리 셀들이 포함된 메모리 셀 어레이;
    상기 메모리 셀들 중, 프로그램될 메모리 셀에 대한 검증전압이 기준전압보다 높으면 제1 패스전압을 발생하고, 상기 메모리 셀에 대한 검증전압이 상기 기준전압보다 낮으면 상기 제1 패스전압보다 낮은 레벨의 제2 패스전압을 발생하는 동작전압 발생부;
    상기 동작전압 발생부로부터 발생된 상기 제1 또는 제2 패스전압을 글로벌 워드라인들로 전달하고, 상기 글로벌 워드라인들 중 선택된 글로벌 워드라인으로는 검증전압을 전달하는 고전압 스위치부; 및
    상기 글로벌 워드라인들과 워드라인들 사이에 연결되어, 상기 검증전압 및 상기 제1 또는 제2 패스전압을 상기 워드라인들로 전달하는 블럭 선택부를 포함하는 불휘발성 메모리 장치.
  2. 제1항에 있어서, 상기 동작전압 발생부는,
    동작명령 신호를 발생하는 제어부;
    상기 동작명령 신호에 따라 상기 검증전압을 발생하는 전압 발생부;
    상기 검증전압 및 기준전압을 비교하여 제1 신호를 발생하는 비교기;
    상기 제1 신호에 따라 제2 신호를 발생하는 스위치부; 및
    상기 제2 신호에 따라 각각 동작하는 제1 패스전압 발생부 및 제2 패스전압 발생부를 포함하는 불휘발성 메모리 장치.
  3. 제2항에 있어서,
    상기 검증전압은 상기 프로그램될 메모리 셀의 프로그램 검증전압 레벨과 동일한 레벨을 갖는 불휘발성 메모리 장치.
  4. 제2항에 있어서,
    상기 비교기는 상기 검증전압의 레벨이 상기 기준전압의 레벨보다 낮으면 상기 제1 신호를 로우(low) 레벨로 발생하고, 높으면 상기 제1 신호를 하이(high) 레벨로 발생하는 불휘발성 메모리 장치.
  5. 제2항에 있어서,
    상기 스위치부는 상기 제1 신호가 로우 레벨로 인가되면 상기 제2 신호를 로우 레벨로 발생하고, 상기 제1 신호가 하이 레벨로 인가되면 상기 제2 신호를 하이 레벨로 발생하는 불휘발성 메모리 장치.
  6. 제5항에 있어서,
    상기 제2 신호가 로우 레벨인 경우에는 상기 제2 패스전압 발생부가 활성화되고, 상기 제2 신호가 하이 레벨인 경우에는 상기 제1 패스전압 발생부가 활성화되는 불휘발성 메모리 장치.
  7. 제6항에 있어서,
    상기 제1 패스전압 발생부가 활성화되면, 상기 제1 패스전압 발생부는 상기 제1 패스전압을 발생하며,
    상기 제2 패스전압 발생부가 활성화되면, 상기 제2 패스전압 발생부는 상기 제1 패스전압보다 낮은 레벨의 상기 제2 패스전압을 발생하는 불휘발성 메모리 장치.
  8. 제7항에 있어서,
    상기 제2 패스전압의 레벨은 상기 제1 패스전압의 1/2 레벨을 갖는 불휘발성 메모리 장치.
  9. 선택된 워드라인과 연결된 선택된 메모리 셀의 검증전압이 기준전압보다 높으면 상기 선택된 워드라인을 포함한 다수의 워드라인들에 제1 패스전압을 인가하거나, 상기 검증전압이 상기 기준전압보다 낮으면 상기 제1 프로그램 패스전압보다 낮은 레벨의 제2 패스전압을 인가하는 단계; 및
    상기 선택된 워드라인에 검증전압을 인가하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 동작 방법.
  10. 제9항에 있어서,
    상기 기준전압은 프로그램 상태인 다수의 문턱전압 구간들 중 어느 하나의 문턱전압 구간의 검증전압과 동일한 레벨을 갖는 불휘발성 메모리 장치의 프로그램 동작 방법.
  11. 제9항에 있어서,
    상기 검증전압의 레벨이 상기 기준전압의 레벨과 동일한 경우, 상기 선택된 워드라인에 상기 제2 패스전압을 인가하는 불휘발성 메모리 장치의 프로그램 동작 방법.
  12. 검증동작시, 선택된 워드라인과 연결된 선택된 메모리 셀의 검증전압의 레벨이 제1 기준전압보다 높으면 상기 선택된 워드라인을 포함한 다수의 워드라인들에 제1 패스전압을 인가하거나, 상기 검증전압의 레벨이 상기 제1 기준전압보다 높고 제2 기준전압보다 낮으면 상기 다수의 워드라인들에 상기 제1 패스전압의 레벨보다 높은 제2 패스전압을 인가하거나, 상기 검증전압이 상기 제2 기준전압보다 높으면 상기 다수의 워드라인들에 상기 제2 패스전압보다 높은 제3 패스전압을 인가하는 단계; 및
    상기 선택된 워드라인에 검증전압을 인가하는 단계를 포함하는 불휘발성 메모리 장치의 프로그램 동작 방법.
  13. 제12항에 있어서,
    상기 선택된 메모리 셀이 포함된 스트링과 연결된 비트라인으로는 접지전압을 인가하고, 상기 스트링을 제외한 나머지 스트링들과 연결된 비트라인들에는 전원전압을 인가하는 불휘발성 메모리 장치의 프로그램 동작 방법.
KR1020090047829A 2009-05-29 2009-05-29 불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법 KR101015758B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090047829A KR101015758B1 (ko) 2009-05-29 2009-05-29 불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법
US12/763,539 US8358536B2 (en) 2009-05-29 2010-04-20 Nonvolatile memory device and method with multiple verification pass voltages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090047829A KR101015758B1 (ko) 2009-05-29 2009-05-29 불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법

Publications (2)

Publication Number Publication Date
KR20100129073A KR20100129073A (ko) 2010-12-08
KR101015758B1 true KR101015758B1 (ko) 2011-02-22

Family

ID=43220056

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090047829A KR101015758B1 (ko) 2009-05-29 2009-05-29 불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법

Country Status (2)

Country Link
US (1) US8358536B2 (ko)
KR (1) KR101015758B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160071597A1 (en) * 2014-09-09 2016-03-10 Kabushiki Kaisha Toshiba Storage device, memory controller and memory control method
JP2018045750A (ja) 2016-09-16 2018-03-22 東芝メモリ株式会社 半導体記憶装置
KR20190007928A (ko) * 2017-07-14 2019-01-23 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR20210144190A (ko) * 2020-05-21 2021-11-30 에스케이하이닉스 주식회사 메모리 장치 및 그 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080038924A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 동작 검출 회로

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4728726B2 (ja) * 2005-07-25 2011-07-20 株式会社東芝 半導体記憶装置
US7433231B2 (en) * 2006-04-26 2008-10-07 Micron Technology, Inc. Multiple select gates with non-volatile memory cells
US7440327B1 (en) * 2007-04-25 2008-10-21 Sandisk Corporation Non-volatile storage with reduced power consumption during read operations
KR100961196B1 (ko) * 2007-06-29 2010-06-10 주식회사 하이닉스반도체 리드 디스터브가 억제되도록 하는 플래시 메모리소자의리드 방법
US7839687B2 (en) * 2008-10-16 2010-11-23 Sandisk Corporation Multi-pass programming for memory using word line coupling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080038924A (ko) * 2006-10-31 2008-05-07 주식회사 하이닉스반도체 플래시 메모리 소자의 프로그램 동작 검출 회로

Also Published As

Publication number Publication date
KR20100129073A (ko) 2010-12-08
US20100302865A1 (en) 2010-12-02
US8358536B2 (en) 2013-01-22

Similar Documents

Publication Publication Date Title
KR100885785B1 (ko) 플래시 메모리 소자의 프로그램 방법
US7539061B2 (en) Method of programming flash memory device
US8526233B2 (en) Ramping pass voltage to enhance channel boost in memory device, with optional temperature compensation
US9070452B2 (en) Programming method of nonvolatile memory device
US7852682B2 (en) Flash memory device and program method of flash memory device using different voltages
US7751243B2 (en) Semiconductor memory device provided with MOS transistor having charge accumulation layer and control gate and data write method of NAND flash memory
US20100246263A1 (en) Non-volatile Memory Device
JP2004185690A (ja) 不揮発性半導体記憶装置
KR20120121170A (ko) 반도체 장치 및 이의 동작 방법
US9443606B2 (en) Word line dependent two strobe sensing mode for nonvolatile storage elements
US20090159949A1 (en) Semiconductor memory device which includes memory cell having charge accumulation layer and control gate
US8520438B2 (en) Program method of nonvolatile memory device
JP2014063552A (ja) 半導体記憶装置
US20160118135A1 (en) Two-strobe sensing for nonvolatile storage
WO2014136295A1 (en) Nonvolatile semiconductor memory device and read method thereof
US8050088B2 (en) Programming method of non-volatile memory device
US9177648B2 (en) 3D non-volatile memory device having wordlines with large width
KR101015758B1 (ko) 불휘발성 메모리 장치 및 이를 이용한 프로그램 동작 방법
JP2019145191A (ja) 半導体記憶装置及び半導体記憶装置の制御方法
JP2009301599A (ja) 不揮発性半導体記憶装置
US20090129170A1 (en) Method of programming non-volatile memory device
KR20140026141A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR100800479B1 (ko) 하이브리드 로컬 부스팅 방식을 이용한 불휘발성 메모리장치의 프로그램 방법
KR20110002243A (ko) 불휘발성 메모리 소자의 프로그램 방법
US20100246268A1 (en) Method of programming nonvolatile memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140122

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150121

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee