KR101012495B1 - 액정표시장치용 어레이 기판 제조 방법 - Google Patents

액정표시장치용 어레이 기판 제조 방법 Download PDF

Info

Publication number
KR101012495B1
KR101012495B1 KR1020040043098A KR20040043098A KR101012495B1 KR 101012495 B1 KR101012495 B1 KR 101012495B1 KR 1020040043098 A KR1020040043098 A KR 1020040043098A KR 20040043098 A KR20040043098 A KR 20040043098A KR 101012495 B1 KR101012495 B1 KR 101012495B1
Authority
KR
South Korea
Prior art keywords
gate
layer
gate insulating
electrode
insulating film
Prior art date
Application number
KR1020040043098A
Other languages
English (en)
Other versions
KR20050117847A (ko
Inventor
채기성
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040043098A priority Critical patent/KR101012495B1/ko
Publication of KR20050117847A publication Critical patent/KR20050117847A/ko
Application granted granted Critical
Publication of KR101012495B1 publication Critical patent/KR101012495B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/42—Arrangements for providing conduction through an insulating substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 액정표시장치용 어레이 기판 및 그 제조 방법에 관한 것이다.
종래의 액정표시장치용 어레이 기판에 있어 게이트 전극 상부에 형성되는 게이트 절연막은 하부의 게이트 전극에 의해 단차를 가지며 형성되는데, 상기 단차로 인해 스텝 커버리지가 좋지 않게 되어 상기 게이트 절연막 상부에 형성되는 반도체층의 단선이 발생하거나, 또는 게이트 전극에 의해 형성되는 게이트 절연막의 단차부 주변에 크렉(crack)이 발생하여 전기적 절연이 깨지거나, 또는 후속 공정 중 이 단차부에 발생한 크렉(crack)을 통해 약액이 침투하여 게이트 전극이 침식하는 문제가 발생하고 있다.
본 발명은 게이트 절연막 형성 후, PDMS 몰드를 이용하여 상기 게이트 절연막의 표면을 평탄화시킴으로써 즉, 게이트 절연막의 단차를 없앰으로써 상기 단차에 의한 반도체층의 단선을 방지하고, 상기 게이트 절연막 단차부에 발생하는 크렉 등에 약액 등의 침투에 의한 게이트 전극의 침식 등의 불량을 방지할 수 있는 액정표시장치용 어레이 기판 및 그 제조 방법을 제공한다.
평탄화된 게이트 절연막, PDMS몰드, 단선, 크렉

Description

액정표시장치용 어레이 기판 제조 방법{Method of fabricating array panel for Liquid Crystal Display Device}
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도.
도 2는 일반적인 액정표시장치용 어레이 기판의 한 화소부에 대한 평면도.
도 3은 도 2의 절단선 A-A에 따라 절단한 단면도.
도 4a 내지 4e는 도 2의 절단선 A-A에 따라 절단된 단면을 공정 순서에 따라 단계별로 나타낸 공정 단면도.
도 5는 도 2의 절단선 B-B에 따라 절단한 단면도로써 게이트 절연막 형성까지의 공정만을 진행한 것을 도시한 도면.
도 6은 본 발명에 의한 액정표시장치용 어레이 기판의 일부 단면을 도시한 것으로 도 2의 절단선 B-B와 동일한 부분을 절단한 단면을 도시한 도면.
도 7a 내지 7i는 본 발명의 실시예에 의한 어레이 기판에 있어 도 6의 단면을 제조 공정 순서에 따라 나타낸 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
101 : 투명한 기판 105: 게이트 배선
110 : 게이트 절연막 111 : 유기물질층
170 : PDMS몰드 173 : 구조물
175 : 평탄한 표면을 갖는 PDMS물질
본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치용 어레이 기판에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도, 각 화소(pixel)별로 전압의 온/오프를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소 전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해, 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이 두 기판 사이에 액정을 개재하는 액정셀 공정을 거쳐 완성된다.
도 1은 일반적인 액정표시장치의 일부영역에 대한 입체도로서, 액정이 구동되는 영역으로 정의되는 액티브 영역을 중심으로 도시하였다.
도시한 바와 같이, 서로 일정간격 이격되어 상부 및 하부 기판(70, 1)이 대향하고 있고, 이 상부 및 하부기판(70, 1) 사이에는 액정층(80)이 개재되어 있다.
상기 하부기판(1) 상부에는 다수 개의 게이트 및 데이터 배선(3, 20)이 서로 교차되어 있고, 이 게이트 및 데이터 배선(3, 20)이 교차되는 지점에 박막트랜지스터(Tr)가 형성되어 있으며, 게이트 및 데이터 배선(3, 20)이 교차되는 영역으로 정의되는 화소영역(P)에는 박막 트랜지스터(Tr)와 연결된 화소전극(36)이 형성되어 있다.
그리고, 상부 기판(70) 하부에는 컬러필터층(72), 공통 전극(76)이 차례대로 형성되어 있다. 도면에 도시하지 않았지만, 컬러필터층(72)은 특정한 파장대의 빛만을 투과시키는 컬러필터와, 컬러필터의 경계부에 위치하여 액정의 배열이 제어되지 않는 영역상의 빛을 차단하는 블랙매트릭스로 구성된다.
그리고, 상부 및 하부 기판(70, 1)의 각 외부면에는 편광축과 평행한 빛만을 투과시키는 상부 및 하부 편광판(92, 94)이 위치하고, 하부 편광판(94) 하부에는 별도의 광원인 백라이트(back light)가 배치되어 있다.
도 2는 액정표시장치용 어레이 기판의 한 화소부에 대한 평면도 일부를 도시한 것이며, 도 3의 한 화소부에 대해 절단선 A-A에 따라 절단된 단면도를 나타내었다.
상기 도 2와 도 3을 참조하면, 서로 교차되는 방향으로 게이트 및 데이터 배선(3, 20)이 형성되어 있고, 상기 게이트 및 데이터 배선(3, 20)이 교차되는 지점에는 박막 트랜지스터(Tr)가 형성되어 있고, 드레인 콘택홀(30)을 통해 박막 트랜 지스터(Tr)와 연결되어 화소전극(36)이 형성되어 있다.
상기 게이트 배선(3)과 게이트 전극(6) 상부에는 게이트 절연막(9)이 형성되어 있으며, 그 위에 액티브층(12a)과 오믹콘택층(12b)이 순차적으로 형성되어 있다.
오믹콘택층(12b) 위에 게이트 배선(3)과 직교하는 데이터 배선(20), 데이터 배선(20)에서 연장된 소스 전극(23), 게이트 전극(6)을 중심으로 소스 전극(23)과 마주 대하고 있는 드레인 전극(26)이 형성되어 있다.
다음, 데이터 배선(3)과 소스 및 드레인 전극(23, 26)은 보호층(30)으로 덮여 있으며, 상기 보호층(30)은 드레인 전극(26)을 드러내는 드레인 콘택홀(33)을 갖는다.
또한, 게이트 배선(3)과 데이터 배선(20)이 교차하여 정의되는 화소영역(P)의 보호층(30) 상부에는 화소전극(36)이 형성되어 있는데, 상기 화소전극(36)은 드레인 콘택홀(33)을 통해 드레인 전극(26)과 연결되어 있다.
도시하지 않았지만, 상기 게이트 및 데이터 배선(3, 20)의 끝단부에는 외부회로와 연결되는 게이트 및 데이터 패드(미도시)가 각각 형성되어 있다.
이후에는 전술한 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 4a 내지 4e는 상기 도 2의 절단선 A-A에 따라 절단된 단면을 제조 공정에 따라 단계별로 나타낸 단면도이다.
먼저, 도 4a에 도시한 바와 같이 기판(2) 상에 금속물질을 증착한 후, 포토레지스트를 상기 금속물질층 위로 도포한 후, 마스크(미도시)를 이용하여 노광하 고, 상기 노광된 포토레지스트를 현상하고, 노출된 금속물질층을 에칭하고, 남아있는 포토레지스트를 스트립(strip)하는 등 일련의 공정으로 이루어진 패터닝 공정을 진행하여 게이트 전극(6)과 게이트 배선(미도시)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 게이트 전극(6)과 게이트 배선(미도시)이 형성된 기판(2) 전면에 무기절연물질, 순수 비정질 실리콘(a-Si), 불순물 비정질 실리콘(n+ a-Si)을 연속적으로 증착한 후, 무기절연물질은 게이트 절연막(9)으로 이용하고 순수 비정질 실리콘층, 불순물 비정질 실리콘층은 패터닝 공정에 의해 게이트 전극(6)을 덮는 위치에 액티브층(12a), 오믹콘택층(12b)으로 각각 형성되어 반도체층(12)을 형성한다.
다음, 도 4c에 도시한 바와 같이, 상기 반도체층(12)이 형성된 기판(2) 상에 금속물질을 증착한 후, 패터닝함으로써 데이터 배선(미도시)과, 반도체층(12) 상부에서 서로 일정간격 이격되는 소스 및 드레인 전극(23, 26)을 형성한다. 이 단계에서는, 소스 및 드레인 전극(23, 26)을 마스크로 하여, 이격된 구간의 오믹 콘택층(12b)을 제거하고, 그 하부층인 액티브층(12a)을 노출시켜 채널을 형성한다. 상기 게이트 전극(6), 반도체층(12), 소스 및 드레인 전극(23, 26)은 박막 트랜지스터를 이룬다.
다음, 도 4d에 도시한 바와 같이, 상기 박막 트랜지스터 및 노출된 게이트 절연막(9) 위로 무기 절연물질을 증착한 후, 패터닝함으로써 드레인 전극(26)의 일부를 노출시키는 드레인 콘택홀(33)을 가지는 보호층(30)을 형성한다.
다음, 도 4e에 도시한 바와 같이, 상기 보호층(30)이 형성된 기판(2) 전면에 투명 도전성 물질을 증착한 후, 상기 투명 도전성 물질을 패터닝하여 상기 드레인 콘택홀(33)을 통해 박막 트랜지스터와 접촉하는 화소전극(36)을 형성한다.
하지만, 도 5를 참조하면, 전술한 일련의 공정을 진행하여 완성된 액정표시장치용 어레이 기판(1)에 있어 게이트 전극(6) 상부에 형성되는 게이트 절연막(9)은 하부의 게이트 전극(6)에 의해 단차를 가지며 형성되는데, 상기 단차로 인해 스텝 커버리지가 좋지 않게 되어 상기 게이트 절연막(9) 상부에 형성되는 반도체층(12)의 단선이 발생하는 문제가 있다.
또한, 기판(1) 상에 금속전극이 형성된 곳의 경계인 게이트 전극(6)의 단차부(SA)는 표면 상태의 불연속적인 면이 되고 있다. 따라서 상기 게이트 전극(6)의 양끝단의 단차부(SA)는 게이트 절연막(9)이 느끼는 전기 절연이 가장 어려운 곳이 되고 있다. 이로 인해 상기 게이트 전극(6)에 의해 형성되는 게이트 절연막(9)의 단차부(SA) 주변에 크렉(crack)이 발생하여 전기적 절연이 깨지거나, 또는 후속 공정 중 이 단차부(SA)에 발생한 크렉(crack)을 통해 약액이 침투하여 게이트 전극(6)이 침식하는 문제가 발생하고 있다.
더욱이, 최근 액정표시장치의 고정세화 및 대면적화를 요구하게 되면서 게이트 배선의 전기저도 용량의 향상이 요구되고 있으며, 이를 위해 배선 저항을 줄이고자 금속전극의 두께를 증가시키고 있는데 이는 전술한 단차로 인한 문제를 더욱 심화시키는 요인이 되고 있다.

본 발명은 상기한 종래의 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 액정표시장치용 어레이 기판의 제조에 있어서, 게이트 절연막 형성 후, PDMS 몰드를 이용하여 상기 게이트 절연막의 표면을 평탄화시킴으로써 즉 게이트 절연막의 단차를 없앰으로서 상기 단차에 의한 반도체층의 단선을 방지하고, 상기 게이트 절연막의 단차부에 발생하는 크렉(crack) 등에 약액 등의 침투에 의한 게이트 전극의 침식 등의 불량을 방지할 수 있는 액정표시장치용 어레이 기판 및 그 제조 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 실시예에 의한 액정표시장치용 어레이 기판은 기판과; 상기 기판 상에 가로 방향으로 형성된 다수의 게이트 배선과; 상기 게이트 배선에서 분기한 다수의 게이트 전극과; 상기 게이트 배선과 게이트 전극 및 노출된 기판 위로 전면에 평탄화된 표면을 가지며 형성된 제 1 게이트 절연막과; 상기 평탄한 표면을 갖는 제 1 게이트 절연막 위로 전면에 일정한 두께로써 단차없는 표면을 가지며 형성된 제 2 게이트 절연막과; 상기 제 2 게이트 절연막 위로 하부의 게이트 전극을 포함하는 주변부에 대응하는 영역에 일정한 두께로 단차없는 표면을 가지며 형성된 반도체층과; 상기 제 2 게이트 절연막 위로 상기 게이트 배선과 교차하며 세로방향으로 형성된 데이터 배선과; 상기 데이터 배선에서 분기하여 반도체층과 접촉하며 형성된 소스 전극과; 상기 소스 전극에 소정간격 이격하여 상기 반도체층과 접촉하며 형성된 드레인 전극과; 상기 소스 및 드레인 전극 위로 전면에 형성된 보호층과; 상기 보호층 위로 하부의 드레인 전극과 접촉하여 형성된 화소전극을 포함한다.
이때, 상기 제 1 게이트 절연막은 투명한 아크릴계 물질인 것이 바람직하다.
또한, 상기 제 1 게이트 절연막은 그 두께가 게이트 배선 및 게이트 전극의 두께와 동일한 두께를 가짐으로써 상기 게이트 배선 및 게이트 전극 상부에는 형성되지 않는 것이 특징이다.
또한, 상기 제 2 게이트 절연막은 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)로 구성되거나 또는 유기절연물질인 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로 구성되는 것이 바람직하다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 금속물질을 증착하고 패터닝하여 가로방향으로 연장되는 다수의 게이트 배선과, 상기 게이트 배선에서 분기하는 다수의 게이트 전극을 형성하는 단계와; 상기 게이트 배선 및 게이트 전극 위로 전면에 유기물질을 도포하여 유기물질층을 형성하는 단계와; 상기 유기물질층 위로 평탄한 표면을 갖는 PDMS몰드를 소프트 접촉시켜 상기 유기물질과 PDMS물질과의 반발력을 이용하여 상기 게이트 배선과 게이트 전극에 의해 단차를 가지며 형성된 상기 유기물질층 표면을 평탄하게 함으로써 제 1 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 위로 전면에 제 2 게이트 절연막을 형성하는 단계와; 상기 제 2 게이트 절연막 위로 게이트 전극과 그 주변에 대응되는 영역에 반도체층을 형성하는 단계와; 상기 제 2 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선과, 상기 데이터 배선에서 분기하며, 반도체층과 접촉하는 소스 전극과, 상기 소스 전극에서 소정간격 이격하여 상기 반도체층과 접촉하는 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 위로 드레인 전극일부를 노출시키는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.
이때, 상기 유기물질층은 아크릴계 물질로 형성되는 것이 바람직하다.
또한, 상기 제 2 게이트 절연막은 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 형성되거나 또는 유기절연물질인 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 형성되는 것이 특징이다.
또한, 상기 소스 및 드레인 전극 형성 후에는 상기 소스 및 드레인 전극 사이 소정 간격에 노출된 반도체층 일부를 제거하는 단계를 더욱 포함한다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
본 발명의 실시예에 따른 평면도는 종래의 평면도인 도 2와 동일하므로 도면으로 제시하지 않는다.
본 발명에 의한 어레이 기판의 하나의 화소부에 대한 단면도인 도 6을 참조하여 그 구조에 대해 설명한다. 상기 도 6은 본 발명에 의한 어레이 기판에 있어 도 2의 절단선 B-B와 동일한 부분을 절단한 단면을 도시한 것이다.
도시한 바와 같이, 투명한 기판(101) 상에 금속물질로써 게이트 배선(105)과 상기 게이트 배선에서 분기한 게이트 전극(110)이 형성되어 있다. 이때, 상기 게이트 배선(105) 및 게이트 배선(110)은 2000Å 내지 4000Å정도의 두께를 가지며 형성되어 있다.
다음, 상기 게이트 배선(105)과 게이트 전극(110) 위로 전면에 상기 게이트 전극(110) 또는 게이트 배선(105) 정도의 두께 또는 상기 두께보다 두꺼운 두께로써 그 표면이 평탄한 형태로 제 1 게이트 절연막(112)이 형성되어 있다. 이때, 상기 제 1 게이트 절연막(112)은 유기절연물질 예를들면 무색 투명한 아크릴계 물질로써 형성된 것이 특징이다. 상기 평탄화된 제 1 절연막(112)을 형성하는 것에 대해서는 추후 제조 공정에서 상세히 설명한다.
다음, 상기 게이트 전극(110) 정도의 두께로써 그 표면이 평탄하게 형성된 제 1 게이트 절연막(112) 위로 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)으로써 전면에 소정의 두께를 갖는 제 2 게이트 절연막(114)이 형성되어 있다. 이때, 상기 무기절연물질의 제 2 게이트 절연막(114)을 형성하는 이유는 상기 게이트 전극(110)이나 또는 게이트 배선(105) 위로는 제 1 게이트 절연막(112)이 형성되어 있지 않거나 얇은 두께로 형성되어 있으므로 충분한 절연 상태를 이루지 못하기 때문이다. 또한, 상기 제 2 게이트 절연막(114) 상부에 형성되는 반도체층(120)과 계면 특성 및 접촉력 등의 특성이 유기절연물질보다는 무기절연물질이 더욱 우수하기 때문이다. 하지만, 반드시 무기절연물질로써 제 2 게이트 절연 막을 구성할 필요는 없으며 유기절연물질로써 구성해도 무방하다.
다음, 상기 제 2 게이트 절연막(114)은 하부의 제 1 게이트 절연막(112)의 표면이 단차없이 평탄하므로 그 표면 역시 평탄하게 형성된 것이 특징이다. 따라서 상기 제 2 게이트 절연막(114)은 게이트 전극(110)에 의한 단차진 부분이 없으므로 종래와는 달리 크렉(crack) 등이 발생하지 않게 되며, 상기 크렉(crack)으로 스며드는 약액에 의한 침식 등의 문제 또한 발생하지 않게 된다.
다음, 평탄한 표면을 갖는 제 2 게이트 절연막(114) 위로 하부의 게이트 전극(110) 및 상기 게이트 전극(110) 주변에 대응하는 영역에 순수 비정질 실리콘과 불순물 비정질 실리콘으로 이루어진 반도체층(120)이 형성되어 있으며, 상기 반도체층(120) 위로 소정간격 이격한 소스 및 드레인 전극(123, 125)이 형성되어 있다. 이때, 상기 반도체층(120) 또한 상기 평탄한 표면을 갖는 제 2 게이트 절연막(114) 상에 형성됨으로써 단차에 의해 꺾여지는 부분없이 형성된 것을 특징으로 하고 있다. 따라서 상기 반도체층(120)에 있어서는 종래의 어레이 기판에 있어 문제되었던 하부 게이트 절연막의 단차에 의해 꺾여 형성되는 부분이 단선되는 등의 문제는 발생하지 않게 된다.
상기 소스 및 드레인 전극(123, 125)은 상기 제 2 게이트 절연막(114)과 반도체층(120)에 의한 단차에 의해 꺾이는 부분이 발생하지만, 상기 소스 및 드레인 전극(123, 125)을 형성하는 물질이 금속물질이므로 이는 반도체층(120)을 이루는 비정질 실리콘이나 제 2 게이트 절연막(114)을 형성하는 질화실리콘(SiNx) 또는 산 화실리콘(SiO2)보다 연성이 우수하므로 전술한 물질보다는 꺾이는 부분에서 단선이나 크렉(crack) 발생의 빈도가 현저히 줄어들게 되므로 크게 문제되지 않는다. 또한, 종래 어레이 기판(도 3 참조)에 있어서는 소스 및 드레인 전극도 하부의 반도체층이 더욱 하부의 게이트 전극에 의해 1회 꺾인 구조로 형성됨으로써 총 2회 꺾인 구조로 형성되고 있지만, 본 발명에 있어서는 반도체층(120) 끝단과 제 2 게이트 절연막(114)에 의한 단차로 인해 1회 꺾인 구조로 형성됨을 알 수 있다. 따라서, 본 발명에 의한 어레이 기판(100)은 종래의 어레이 기판(도 3 참조)보다는 소스 및 드레인 전극(123, 125)에 있어 단선이나 크렉(crack)이 발생할 확률은 더욱 저하됨을 알 수 있다.
다음, 상기 소정간격 이격하여 형성된 소스 및 드레인 전극(123, 125) 위로 전면에 보호층(130)이 형성되어 있으며, 상기 보호층(130)에는 상기 드레인 전극(125) 일부를 노출시키는 드레인 콘택홀(135)이 형성되어 있다.
다음, 상기 보호층(130) 위로 투명 도전성 물질로써 상기 드레인 콘택홀(135)을 통해 드레인 전극(125)과 접촉하는 화소전극(140)이 형성되어 있다. 도면에 잘 나타나지 않았지만, 상기 화소전극(140)은 각 화소별로 각각 분리 형성됨을 특징으로 하고 있다.
다음, 전술한 구조를 갖는 액정표시장치용 어레이 기판의 제조 방법에 대해 박막 트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정별 단면도인 도 7a 내지 도 7i를 참조하여 설명한다. 이때, 상기 도 7a 내지 7i는 도 6에 도시한 단면 부분의 제조 공정에 따른 단계별로 도시한 것이다.
우선 도 7a에 도시한 바와 같이, 투명한 기판(101) 상에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 구리(Cu), 구리합금 중에서 선택되는 하나 또는 두 개의 물질을 (연속)증착하고, 패터닝하여 도면에는 나타나지 않았지만, 기판(101) 상에 가로방향으로 연장되는 다수의 게이트 배선(105)과, 상기 게이트 배선(105)에서 분기한 게이트 배선(110)을 형성한다. 이때, 상기 게이트 배선(105) 또는 게이트 전극(110)은 두 가지 금속물질이 연속 증착된 경우 이중층으로 형성된다. 또한, 상기 게이트 배선(105) 또는 게이트 전극(110)은 2000Å 내지 4000Å 정도의 두께로 형성되는 것이 바람직하다.
다음, 도 7b에 도시한 바와 같이, 상기 소정의 두께를 가지며 형성된 게이트 배선(105)과 게이트 전극(110) 및 노출된 기판(101) 위로 전면에 투명한 유기절연물질인 아크릴(acryl)계 물질을 도포하여 유기물질층(111)을 형성한다.
상기 유기물질층(111)은 하부의 게이트 배선(105)의 두께보다는 두껍고 1㎛보다 낮은 두께를 갖도록 형성되는 것이 바람직하다. 이때, 상기 유기물질층(111)은 그 표면에 하부의 소정의 두께를 갖는 게이트 배선(105) 및 게이트 전극(110)에 의해 상기 게이트 전극(110) 또는 게이트 배선(105) 정도의 두께를 갖는 볼록부가 형성되어 단차를 가지며 형성된다.
다음, 도 7c와 7d에 도시한 바와 같이, 상기 표면에 단차를 가지며 형성된 유기물질층(도 7b의 111) 위로 그 표면이 평탄한 구조를 갖는 PDMS(polydimethyl-siloxane)몰드(170)를 위치시킨 후, 상기 PDMS(polydimethyl-siloxane)몰드(170) 표면을 상기 기판(101) 상의 유기물질층(도 7b의 111)에 살짝 접촉시켰다 이격시킴으로써 상기 유기물질층(도 7b의 111)의 표면을 평탄화함으로써 평탄화된 표면을 갖는 제 1 게이트 절연막(112)을 형성한다.
여기서, 상기 아크릴(acryl)계 물질과 PDMS(polydimethyl-siloxane)물질과의 작용에 대해 조금 상세히 설명한다.
우선, PDMS(polydimethyl-siloxane)몰드(170)는 PDMS물질(175)이 평탄한 면을 유지할 수 있도록 금속물질 또는 다른 단단한 물질로 이루어진 구조물(173) 내에 구성됨을 특징으로 한다.
상기 평탄한 표면 구조를 갖는 PDMS(polydimethyl-siloxane)몰드(175)를 형성하는 PDMS(polydimethyl-siloxane)물질(175)은 극소수성의 특성을 갖는 물질이며, 아크릴(acryl)계 물질과는 마치 동일 극성을 갖는 자석과 마찬가지로 그 세기는 작지만 어느 정도의 서로 밀어내는 반발력을 갖는 것이 특징이다. 따라서, 상기 평탄한 표면을 갖는 PDMS(polydimethyl-siloxane)몰드(170)를 상기 단차진 표면을 갖는 아크릴계 물질로 이루어진 유기물질층(도 7b의 111)에 거의 근접하도록 하거나, 또는 살짝 접촉시키면 반발력에 의해 상기 유기물질이 기판(101) 상에서 이동함으로써 특히, 하부의 게이트 배선(105)과 게이트 전극(110)에 의해 타영역보다 높게 형성된 볼록부의 아크릴(acryl)계 물질이 주위로 밀려나게 되어 전체적으로 평탄한 표면을 갖는 제 1 게이트 절연막(112)을 형성하게 된다.
이때, 상기 PDMS(polydimethyl-siloxane)몰드(170)내의 PDMS물질(175) 표면과 기판(101) 상의 유기물질층(도 7b의 111)을 완전히 접촉시킨 후, 더욱 접촉시켜 상기 PDMS물질(175) 표면이 게이트 배선(105) 및 게이트 전극(110)과 접촉하도록 한 경우는 상기 유기물질층(도 7b의 111)이 상기 게이트 배선(105)과 게이트 전극(110)의 두께로 형성되어 상기 게이트 배선(105)과 배선(105) 사이 영역 즉 화소영역(P)에만 제 1 게이트 절연막(112)이 형성됨으로써 기판(101) 전면에 상기 게이트 배선(105)과 게이트 전극(110)을 포함하여 평탄화된 면을 갖도록 형성할 수도 있고, 또는, 상기 PDMS(polydimethyl-siloxane)몰드(170) 내의 PDMS물질(175) 표면을 게이트 배선(105)과 게이트 전극(110)과는 접촉하지 않도록 하여 상기 게이트 배선(105)과 게이트 전극(110)의 두께보다 두꺼운 두께로써 기판(101) 전면에 평탄한 표면을 갖는 제 1 게이트 절연막(112)이 형성되도록 할 수도 있다.
다음, 도 7e에 도시한 바와 같이, 상기 단차없이 평탄한 면을 가지며 기판(101) 전면에 형성된 제 1 게이트 절연막(112) 위로 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx) 중 하나를 증착하거나, 또는 유기절연물질인 벤조사이클로부텐(BCB)이나 포토아크릴(photo acryl) 중 하나를 도포하여 소정의 두께를 갖는 제 2 게이트 절연막(114)을 형성한다. 이때, 상기 제 2 게이트 절연막(114) 또한 하부의 제 1 게이트 절연막(112) 표면이 평탄한 상태이므로 그 표면이 단차없이 평탄하게 형성된다.
다음, 도 7f에 도시한 바와 같이, 상기 단차없이 평탄한 표면을 갖는 제 2 게이트 절연막(114) 위로 순수 비정질 실리콘과 불순물 비정질 실리콘을 순차적으로 증착하여 소정의 두께를 갖는 비정질 실리콘층(미도시)을 형성하고, 상기 비정 질 실리콘층(미도시)을 패터닝하여 게이트 전극(110)을 포함하여 상기 게이트 전극(110) 주변부에 대응하는 영역에만 상기 비정질 실리콘층(120)을 남기고 나머지 영역에서는 에칭하여 제거한다. 이때, 상기 게이트 전극(110)에 대응하여 남아있는 비정질 실리콘층(120)은 액티브층(120a)과 오믹콘택층(120b)을 이루는 반도체층(120)을 형성하게 된다. 즉, 상기 반도체층(120) 중 추후공정에서 소스 및 드레인 전극(미도시)과 접촉하는 상부의 불순물 비정질 실리콘층(120b)은 오믹 콘택층(120b)을 이루고, 상기 오믹 콘택층(120b) 하부의 순수 비정질 실리콘층(120a)은 전자들의 이동로인 채널을 형성하는 액티브층(120a)을 형성하게 된다.
이때, 상기 반도체층(120)에 있어, 종래에는 게이트 절연막 자체에 하부의 게이트 전극에 의해 발생한 단차로 인해 상기 게이트 전극에 대응되는 부분이 위로 볼록한 형태로 단차를 가지며 형성되었으나 본 발명에 의한 반도체층(120)은 그 표면이 위로 볼록한 부분 등이 없이 즉, 단차없이 평탄한 구조로 형성되는 것이 특징이다. 따라서 상기 반도체층(120)은 단차에 의해 꺾이는 부분이 없이 평평하게 형성됨으로써 단선 또는 크렉(crack) 등이 발생하지 않게 된다.
다음, 도 7g에 도시한 바와 같이, 단차없이 평탄한 구조를 갖는 반도체층(120)이 형성된 기판(101) 위로 전면에 금속물질을 증착하고 패터닝하여 도면에는 나타나지 않았지만, 가로방향으로 형성된 게이트 배선(105)과 교차하며 화소(P)를 정의하며, 세로방향으로 연장하는 다수의 데이터 배선(122)과 상기 데이터 배선(122)에서 분기한 소스 전극(123) 및 상기 소스 전극(123)과 게이트 전극(110)을 사이에 두고 소정간격 이격하는 드레인 전극(125)을 형성한다. 이때, 상기 소스 및 드레인 전극(123, 125)은 반도체층과 각각 접촉하며, 상기 반도체층 상에서 소정간격 이격하여 형성된다.
다음, 상기 소스 및 드레인 전극(123, 125) 사이의 소정간격 이격된 영역에 노출된 불순물 비정질 실리콘층(120b)을 제거하여 순수 비정질 실리콘층(120a) 즉 액티브층(120a)을 노출시킨다.
다음, 도 7h에 도시한 바와 같이, 상기 소스 및 드레인 전극(123, 125)과 데이터 배선(122)이 형성된 기판(101) 전면에 무기절연물질 또는 유기절연물질을 도포 또는 증착하여 보호층(130)을 형성하고, 상기 보호층(130) 일부를 패터닝하여 드레인 전극(125) 일부를 노출시키는 드레인 콘택홀(135)을 형성한다.
다음, 도 7i에 도시한 바와 같이, 상기 보호층(130) 위로 투명도전성 물질을 전면에 증착하고 패터닝하여 상기 드레인 콘택홀(135)을 통해 드레인 전극(125)과 접촉하는 화소전극(140)을 각 화소(P)마다 분리되도록 형성함으로써 어레이 기판을 완성한다.
전술한 실시예에 있어서는 비정질 실리콘을 이용한 액정표시장치용 어레이 기판을 보이고 있으나, 본 발명은 전술한 실시예에 한정되지 않으며, 비정질 실리콘 대신 폴리실리콘을 이용한 구동회로 일체형 액정표시장치용 어레이 기판에도 확장 적용할 수 있다. 이 경우 반도체층이 평탄한 구조로 이루어짐으로써 레이저 등을 이용하여 비정질 실리콘층을 폴리실리콘층으로 결정화시에도 단차에 의해 발생하는 레이저의 에너지 밀도 차에 의한 결정화 저하의 문제를 방지함으로써 결정화 특성이 우수한 폴리 실리콘의 반도체층을 형성하는데 기여할 수 있다.
이와 같이, 본 발명에서는 아크릴계 물질과 PDMS물질과의 반발력을 이용하여 아크릴계 물질로써 제 1 게이트 절연막을 형성하고, 상기 제 1 게이트 절연막상에 하부의 게이트 배선과 게이트 전극 등에 의해 단차진 부분을 PDMS몰드를 소프트 접촉시킴으로써 그 표면을 평탄화함으로써 추후 공정에 의해 형성된 제 2 게이트 절연막에 반도체층에 단선 또는 크렉(crack)이 발생하는 것을 방지하는 효과가 있다.
또한, 게이트 절연막에 크렉이 발생하는 것을 방지함으로써 상기 크렉으로 침투하는 약액에 의한 게이트 전극 또는 게이트 배선 등의 침식을 방지하는 효과가 있다.

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 기판 상에 금속물질을 증착하고 패터닝하여 가로방향으로 연장되는 다수의 게이트 배선과, 상기 게이트 배선에서 분기하는 다수의 게이트 전극을 형성하는 단계와;
    상기 게이트 배선 및 게이트 전극 위로 전면에 유기물질을 도포하여 유기물질층을 형성하는 단계와;
    상기 유기물질층 위로 평탄한 표면을 갖는 PDMS몰드를 소프트 접촉시켜 상기 유기물질과 PDMS물질과의 반발력을 이용하여 상기 게이트 배선과 게이트 전극에 의해 단차를 가지며 형성된 상기 유기물질층 표면을 평탄하게 함으로써 제 1 게이트 절연막을 형성하는 단계와;
    상기 제 1 게이트 절연막 위로 전면에 제 2 게이트 절연막을 형성하는 단계와;
    상기 제 2 게이트 절연막 위로 게이트 전극과 그 주변에 대응되는 영역에 반도체층을 형성하는 단계와;
    상기 제 2 게이트 절연막 위로 상기 게이트 배선과 교차하는 데이터 배선과, 상기 데이터 배선에서 분기하며, 반도체층과 접촉하는 소스 전극과, 상기 소스 전극에서 소정간격 이격하여 상기 반도체층과 접촉하는 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 위로 드레인 전극일부를 노출시키는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 전극과 접촉하는 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 유기물질층은 아크릴계 물질인 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 6 항에 있어서,
    상기 제 2 게이트 절연막은 무기절연물질인 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 6 항에 있어서,
    상기 제 2 게이트 절연막은 유기절연물질인 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 6 항에 있어서,
    상기 소스 및 드레인 전극 형성 후에는 상기 소스 및 드레인 전극 사이 소정 간격에 노출된 반도체층 일부를 제거하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020040043098A 2004-06-11 2004-06-11 액정표시장치용 어레이 기판 제조 방법 KR101012495B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040043098A KR101012495B1 (ko) 2004-06-11 2004-06-11 액정표시장치용 어레이 기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040043098A KR101012495B1 (ko) 2004-06-11 2004-06-11 액정표시장치용 어레이 기판 제조 방법

Publications (2)

Publication Number Publication Date
KR20050117847A KR20050117847A (ko) 2005-12-15
KR101012495B1 true KR101012495B1 (ko) 2011-02-08

Family

ID=37291109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040043098A KR101012495B1 (ko) 2004-06-11 2004-06-11 액정표시장치용 어레이 기판 제조 방법

Country Status (1)

Country Link
KR (1) KR101012495B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101384079B1 (ko) * 2006-06-26 2014-04-18 엘지디스플레이 주식회사 어레이기판, 이의 제조 방법 및 이를 구비한 액정표시장치
KR20120109856A (ko) 2011-03-28 2012-10-09 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR102304724B1 (ko) 2014-12-19 2021-09-27 삼성디스플레이 주식회사 박막트랜지스터 기판, 이를 포함하는 디스플레이 장치, 박막트랜지스터 기판 제조방법 및 이를 이용한 디스플레이 장치 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004537A (ko) * 1999-06-29 2001-01-15 김영환 액정 표시 장치의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004537A (ko) * 1999-06-29 2001-01-15 김영환 액정 표시 장치의 제조방법

Also Published As

Publication number Publication date
KR20050117847A (ko) 2005-12-15

Similar Documents

Publication Publication Date Title
KR101250319B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR101294232B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
JP4733005B2 (ja) 有機半導体物質を利用した液晶表示装置用アレイ基板及びその製造方法
KR101282897B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법
KR101294237B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
JP2007219493A (ja) 液晶表示装置用アレイ基板及びその製造方法
KR100673331B1 (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR20020005968A (ko) 액티브 매트릭스 기판, 표시 장치 및 액티브 매트릭스기판의 제조 방법
KR100919636B1 (ko) 리프트 오프를 이용한 패턴 형성 방법과 이를 이용한액정표시장치용 어레이 기판의 제조방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
KR100621534B1 (ko) 액정 표시장치
KR101012495B1 (ko) 액정표시장치용 어레이 기판 제조 방법
US7550767B2 (en) Liquid crystal display device and fabricating method thereof
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100776507B1 (ko) 액정표시장치 및 그 제조방법
KR20140013522A (ko) 박막트랜지스터, 액정표시소자 및 그 제조방법
KR101106556B1 (ko) 횡전계 액정표시장치용 어레이 기판 및 그 제조방법
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20080036784A (ko) 박막트랜지스터 액정표시장치 및 그 제조방법
KR20090073854A (ko) 씨오티 구조 횡전계형 액정표시장치용 어레이 기판의 제조방법
KR100467176B1 (ko) 액정표시장치용 어레이패널 및 그 제조방법
KR20040046384A (ko) 액정표시장치 및 그 제조방법
KR100922305B1 (ko) 다결정 박막트랜지스터를 포함하는 액정표시장치용어레이기판과 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee