KR101007092B1 - 반도체 발광소자 및 그 제조방법 - Google Patents

반도체 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR101007092B1
KR101007092B1 KR1020080105256A KR20080105256A KR101007092B1 KR 101007092 B1 KR101007092 B1 KR 101007092B1 KR 1020080105256 A KR1020080105256 A KR 1020080105256A KR 20080105256 A KR20080105256 A KR 20080105256A KR 101007092 B1 KR101007092 B1 KR 101007092B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
conductive semiconductor
semiconductor layer
emitting structure
Prior art date
Application number
KR1020080105256A
Other languages
English (en)
Other versions
KR20100046423A (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080105256A priority Critical patent/KR101007092B1/ko
Priority to US12/571,095 priority patent/US8188506B2/en
Priority to PCT/KR2009/005591 priority patent/WO2010038976A2/en
Priority to CN2009801004736A priority patent/CN101874310B/zh
Priority to EP09817986.4A priority patent/EP2311108B1/en
Publication of KR20100046423A publication Critical patent/KR20100046423A/ko
Priority to US12/970,701 priority patent/US8319249B2/en
Application granted granted Critical
Publication of KR101007092B1 publication Critical patent/KR101007092B1/ko
Priority to US13/668,682 priority patent/US8952414B2/en

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
실시 예에 따른 반도체 발광소자는, 전극층; 상기 전극층의 아래에 제2도전형 반도체층, 상기 제2도전형 반도체층 아래에 활성층 및 상기 활성층 아래에 제1도전형 반도체층을 포함하는 발광 구조물; 상기 전극층 아래의 둘레를 따라 상기 활성층의 내측 영역과 외측 영역을 전기적으로 분리시켜 주는 발광영역 보호층; 상기 발광 구조물의 외측에 형성된 반사막을 포함한다.
반도체, 발광소자

Description

반도체 발광소자 및 그 제조방법{Semiconductor light emitting device and fabrication method thereof}
실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 발광 구조물의 측벽으로 진행하는 광을 반사시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 발광 구조물의 내측 영역과 외측 영역을 전기적으로 분리시켜 발광 구조물의 내측 영역을 보호하는 한편, 상기 발광 구조물의 외벽에 반사막을 형성해 주어, 외부 양자 효율을 개선시켜 줄 수 있는 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예에 따른 반도체 발광소자는, 전극층; 상기 전극층의 아래에 제2도전형 반도체층, 상기 제2도전형 반도체층 아래에 활성층 및 상기 활성층 아래에 제1도전형 반도체층을 포함하는 발광 구조물; 상기 전극층 아래의 둘레를 따라 상기 활성층의 내측 영역과 외측 영역을 전기적으로 분리시켜 주는 발광영역 보호층; 상기 발광 구조물의 외측에 형성된 반사막을 포함한다.
실시 예에 따른 반도체 발광소자 제조방법은, 제1도전형 반도체층, 상기 제1도전형 반도체층 위에 활성층 및 상기 활성층 위에 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계; 상기 제2도전형 반도체층 위의 외측을 따라 상기 발광 구조물의 내측 영역과 외측 영역 사이에 발광 영역 보호층을 형성하는 단계; 상기 제2도전형 반도체층 위의 내측 영역에 전극층을 형성하는 단계; 상기 발광 구조물의 외벽에 반사막을 형성하는 단계를 포함한다.
실시 예는 습기에 강한 LED를 제공할 수 있다.
실시 예는 질화물 반도체층과 전극층 사이를 산화막 재료를 형성해 줌으로써, 상기 질화물 반도체층과 전극층 사이의 접착력을 강화시켜 줄 수 있다.
실시 예는 발광 구조물의 외벽을 내측 영역과 전기적으로 분리시켜 주고, 그 외벽에 반사막을 형성하여 외부 양자 효율을 개선시켜 줄 수 있다.
실시 예는 발광 구조물의 발광 구조를 내측 영역에 배치함으로써, 전기적인 신뢰성을 개선시켜 줄 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 층의 위 또는 아래는 도면을 참조하여 설명하기로 한다.
도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다.
도 1을 참조하면, 반도체 발광소자(100)는 발광 구조물(135), 발광영역 보호층(140), 전극층(150) 및 전도성 지지부재(160) 및 반사막(180)을 포함한다.
상기 발광 구조물(135)은 제 1도전형 반도체층(110), 활성층(120), 제 2도전형 반도체층(130)을 포함한다. 또한 상기 발광 구조물(135)은 상기 제 2도전형 반도체층(130) 위에 n형 반도체층 또는 p형 반도체층이 형성될 수 있다.
상기 제 1도전형 반도체층(110)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다.
상기 제 1도전형 반도체층(110)의 아래에는 제 1전극(171)이 소정의 패턴으로 형성될 수 있다.
상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 또는 다중 양자우물 구조로 형성되는 데, 예컨대, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)은 발광 재료에 따라 양자 우물층 및 양자 장벽층의 재료가 달라질 수 있으며, 이에 대해 한정하지는 않는다. 상기 활성층(120)의 위 또는/및 아래에는 클래드층이 형성될 수도 있다.
상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 p형 도펀트는 Mg, Be, Zn 등의 원소계열을 포함한다.
또는 상기 발광 구조물(135)은 상기 제 1도전형 반도체층(110)이 p형 반도체층이고, 상기 제 2도전형 반도체층(130)이 n형 반도체층으로 구현될 수도 있다. 여기서 상기 제2도전형 반도체층(130) 위에 제 3도전형 반도체층이 형성될 수 있으며, 상기 제3도전형 반도체층은 제 2도전형 반도체층이 n형 반도체층인 경우 p형 반도체층으로 형성되며, p형 반도체층인 경우 n형 반도체층으로 구현될 수 있다. 즉,상기 발광 구조물(135)은 np 접합, pn 접합, npn 접합, pnp 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 제2도전형 반도체층(130) 위에는 발광영역 보호층(140) 및 전극층(150)이 형성된다.
상기 발광영역 보호층(140)은 상기 제2도전형 반도체층(130) 위의 외측에 형성되며, 상기 전극층(150)은 상기 제2도전형 반도체층(130) 위의 내측에 형성된다. 또한 상기 전극층(150)은 상기 발광영역 보호층(140)의 위에도 연장되어 형성될 수 있다.
상기 발광영역 보호층(140)은 절연물질로 형성될 수 있는 데, 예컨대 SiO2, SiOx, SiOxNy,Si3N4, Al2O3, TiO2 등에서 선택적으로 형성될 수 있다.
상기 발광영역 보호층(140)은 상기 제2도전형 반도체층(130)과 전극층(150) 사이의 접착력을 개선시켜 줄 수 있다. 상기 발광영역 보호층(140)의 두께는 0.1~2㎛로 형성될 수 있으며, 이에 한정하지는 않는다.
상기 발광영역 보호층(140)에는 영역 보호 돌기(145)가 형성된다. 상기 영역 보호 돌기(145)는 상기 발광 구조물(135)의 외벽을 따라 소정의 거리만큼 이격하여 폐 루프 형태로 형성되어, 발광 구조물(135)을 제1영역(A1)과 제2영역(A2)으로 분리시켜 준다. 상기 발광영역 보호층(140)의 영역 보호 돌기(145)는 상기 발광 구조물(135)의 외벽부터 내측으로 소정 거리(D)만큼 이격되어 형성된다. 상기 거리(D)는 예컨대, 1~5㎛ 범위로 형성될 수 있으며, 상기 발광 구조물(135)의 크기에 따라 변경될 수 있다.
상기 영역 보호 돌기(145)는 상기 제2도전형 반도체층(130), 상기 활성층(120) 및 상기 제1도전형 반도체층(110)의 상부까지 연통되며 폐루프 형태로 형성된 영역 분리 홈(도 3의 115)에 형성된다.
상기 영역 보호 돌기(145)의 두께(T)는 상기 제2도전형 반도체층(130)에서 상기 제1도전형 반도체층(110)의 일부까지 형성될 수 있다. 상기 영역 보호 돌기(145)는 복수개의 띠 형태 또는 지그 재그 형태의 띠 형상 등으로 형성될 수도 있으며, 그 형성 개수와 형상에 대해 한정하지는 않는다.
상기 발광영역 보호층(140)의 영역 보호 돌기(145)는 제1영역(A1)과 제2영역(A2) 사이를 전기적으로 분리해 주며, 상기 발광영역 보호층(140)은 상기 전극층(140)과 상기 제2도전형 반도체층(130) 사이를 전기적으로 분리시켜 준다. 이에 따라 상기 발광영역 보호층(140)은 제2영역(A2)에 위치하는 반도체층의 전기적인 특성을 오픈시켜 줄 수 있다.
상기 발광영역 보호층(140)의 영역 보호 돌기(145)는 제1영역(A1)과 제2영역(A2) 사이에서 띠 형상을 갖고 폐 루프로 형성됨으로써, 제2영역(A2)의 반도체층들은 전원이 공급되더라도 활성화되지 않게 된다.
상기 영역 보호 돌기(145)의 폭(W) 즉, 하단 폭은 1~10㎛로 형성될 수 있다. 상기 폭(W)의 임계적 기준은 두 영역(A1,A2)의 활성층 사이의 전기적인 간섭이 없는 최소의 간격 이상으로 형성될 수 있다.
상기 전극층(150)은 상기 제2도전형 반도체층(130) 위에 형성될 수 있으며, 또는 상기 제2도전형 반도체층(130) 및 상기 발광영역 보호층(140) 위에 형성될 수 있다. 상기 전극층(150)은 오믹 특성, 반사 특성 및 씨드 금속을 위한 금속 재질 예컨대, Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 이들의 합금 등으로 형성될 수 있다. 또한 상기 전극층(150)은 오믹 특성을 갖는 전극 재료로 형성될 수 있다.
상기 전극층(150) 위에는 전도성 지지부재(160)가 형성된다. 상기 전도성 지지부재(160)는 베이스 기판으로서, 구리, 금, 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO, SiC 등)등과 같은 물질로 형성될 수 있다. 상기 전극층(150)과 전도성 지지부재(160)는 일체로 형성될 수 있는데 예컨대, 반사 특성 및 오믹 특성이 좋은 금속을 이용하여 소정 두께로 형성될 수 있다.
상기 발광 구조물(135)은 제1영역(A1)에서 광이 방출되고, 상기 제2영역(A2)은 전기적으로 오픈되므로 활성화되지 못하게 된다. 또한 상기 발광 구조물(135)의 외측 영역이 전기적으로 오픈됨으로써, 상기 발광 구조물(135)의 외벽에서의 습기로 인한 쇼트 문제로부터 내측 제1영역(A1)을 보호할 수 있다.
또한 상기 발광 구조물(135)의 외벽에 대해 별도의 절연층을 형성하지 않아도 되는 효과가 있다.
상기 전도성 지지부재(160)의 외측에는 레이저 스크라이빙 과정에서 발생된 돌기(165)가 발광 구조물(135)의 외측으로 돌출될 수 있다. 상기 돌기(165)는 구리 같은 물질로 형성된 경우 상기 발광 구조물(135)에서 측벽으로 방출된 광을 흡수하는 문제가 있다. 이에 따라 실시 예는 상기 발광 구조물(135)의 측벽에 반사 막(180)을 형성시켜 준다. 상기 반사막(180)은 고반사 물질 예컨대, Al, Ag 등의 물질을 포함하며, 그 일단(182)이 상기 제1도전형 반도체층(110)의 외측 표면에 형성되고, 그 타단(181)이 상기 발광영역 보호층(140)의 일부에 형성된다. 이에 따라 상기 발광 구조물(135)의 외측 전 영역은 상기 반사막(180)이 커버하게 됨으로써, 상기 발광 구조물(135)에 의해 방출된 광의 일부가 측벽을 향하여 진행하더라도, 상기 반사막(180)에 의해 반사됨으로써, 외부 양자 효율을 개선시켜 줄 수 있다. 실시 예는 상기 반사막(180)은 발광 구조물(135)의 적어도 한 측벽에 형성되거나, 상기 발광 구조물(135)의 외벽과 상기 전도성 지지부재(160)의 돌출된 부분 사이에 형성될 수 있다.
도 2 내지 도 9는 제1실시 예에 따른 반도체 발광소자 제조과정을 나타낸 도면이다.
도 2 및 도 3을 참조하면, 기판(101) 위에는 제 1도전형 반도체층(110)이 형성되고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다.
상기 기판(101)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(101) 위에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수도 있으며, 박막 성장 후 제거될 수도 있다.
상기 제 1도전형 반도체층(110)은 n형 반도체층으로, 상기 제 2도전형 반도 체층(130)은 p형 반도체층으로 구현할 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다. 상기 p형 반도체층은 Mg와 같은 p형 도펀트가 도핑되며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.
상기 제1도전형 반도체층(110), 상기 활성층(120), 상기 제2도전형 반도체층(130)의 위 또는/및 아래에는 다른 반도체층이 형성될 수 있으며, 이에 대해 한정하지는 않는다. 상기 제1도전형 반도체층(110), 상기 활성층(120), 상기 제2도전형 반도체층(130)은 발광 구조물(135)로 정의될 수 있다. 또한 상기 발광 구조물(135)은 np 접합, pn 접합, npn 접합, pnp 접합 구조 중 적어도 하나를 포함할 수 있다.
도 3을 참조하면, 상기 제2도전형 반도체층(130)에서 상기 제1도전형 반도체층(110)의 일부까지의 외측 둘레에 영역 분리 홈(115)이 형성될 수 있다.
상기 영역 분리 홈(115)은 발광 구조물(135)의 외측 둘레를 따라 띠 형상을 갖고 폐 루프로 형성될 수 있다. 상기 영역 분리 홈(115)의 두께(T) 또는 깊이는 상기 제2도전형 반도체층(130)에서 상기 제1도전형 반도체층(110)의 일부가 노출되는 정도로 형성된다.
여기서, 상기 영역 분리 홈(115)의 띠 형상은 변경 가능하며, 그 단면 형상은 반구형상, 반 타원형상, 역 뿔 형상, 기둥 형상, 사각형이나 마름모 또는 사다리꼴 형상 등의 다각형 형상으로 형성될 수 있으며, 이러한 형상은 변경할 수 있 다. 상기 영역 분리 홈(115)은 1개 또는 복수개의 띠 형상으로 형성될 수 있으며, 일자 형상 또는 지그 재그 형상 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 영역 분리 홈(115)은 습식 또는/및 건식 식각 공정을 통해 형성할 수 있으며, 이러한 식각 공정으로 한정하지는 않는다.
상기 영역 분리 홈(115)은 상기 제2도전형 반도체층(130)의 외벽에서 소정의 간격으로 안쪽으로 이격되어 사각 틀 형태로 형성되며, 그 중앙에 상기 제1도전형 반도체층(110)이 노출된다.
상기 영역 분리 홈(115)은 상기 발광 구조물(135)의 제1측벽에서 소정 거리(D) 예컨대, 1~5㎛ 범위로 이격되며, 그 하단 폭(W)은 상기 제1도전형 반도체층(110)이 노출되는 폭으로서, 1~10㎛로 형성될 수 있다.
상기 영역 분리 홈(115)의 외 형상은 사각 틀 형상뿐만 아니라, 원형 또는 타원형, 삼각형 및 사각형 등의 다각형 등으로 형성될 수 있으며, 이러한 형상은 변경될 수 있다. 상기 영역 분리 홈(115)의 내측은 실질적인 발광 영역이 될 수 있다. 즉, 상기 영역 분리 홈(115)은 제1영역(A1)과 제2영역(A2)을 양분하게 되며, 발광 구조물(135)의 외벽을 전기적으로 오픈시켜 준다.
도 4를 참조하면, 상기 제2도전형 반도체층(130)위의 외측 둘레에는 발광영역 보호층(140)이 형성된다. 이때 상기 영역 분리 홈(115)에는 상기 발광 영역 보호층(140)의 영역 보호 돌기(145)가 형성된다.
상기 발광영역 보호층(140)의 영역 보호 돌기(145)는 제1영역(A1)과 제2영 역(A2)의 제2도전형 반도체층(130) 및 활성층(120)을 서로 분리시켜 준다.
상기 영역 보호 돌기(145)에 의해 상기 제1영역(A1)은 발광 구조물(135)의 내측이 되며, 제2영역(A2)은 발광 구조물(135)의 외측이 된다.
도 5 및 도 6을 참조하면, 상기 제2도전형 반도체층(130) 위에는 전극층(150)이 형성된다. 또한 상기 전극층(150)은 상기 발광영역 보호층(140)의 위에도 형성될 수 있다. 상기 전극층(150) 위에는 전도성 지지부재(160)가 형성된다.
상기 전극층(150)은 Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 합금 등으로 형성될 수 있다. 상기 전극층(150) 위에는 전도성 지지부재(160)가 형성되며, 상기 전도성 지지부재(160)는 구리, 금, 캐리어 웨이퍼(Si, Ge, GaAs, ZnO 등) 등으로 형성될 수 있으며, 베이스 기판으로 기능하게 된다. 상기 전극층(150) 및 전도성 지지부재(160)는 하나의 층 예컨대, 반사 전극 지지부재로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 6 및 도 7을 참조하면, 상기 기판(101)을 제거하게 된다. 상기 기판(101)의 제거 방법은 레이저 리프트 오프(LLO : Laser Lift Off) 과정으로 제거하게 된다. 즉, 상기 기판(101)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식(LLO : Laser Lift Off)으로 상기 기판(101)을 분리시켜 준다. 또는 상기 기판(101)과 제 1도전형 반도체층(110) 사이에 다른 반도체층(예: 버퍼층)이 형성된 경우, 습식 식각 액을 이용하여 상기 버퍼층을 제거하여, 상기 기판을 분리할 수도 있다. 상기 기판(101)이 제거된 상기 제 1도전형 반도체층(110)의 표면에 대해 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공 정을 수행할 수 있다.
도 8 및 도 9를 참조하면, 발광 구조물(135)은 칩과 칩 경계 영역(즉, 채널 영역)에 대해 메사 에칭(예: ICP 장비 이용)하여 제거한다. 상기 메사 에칭 영역(105)은 칩 경계 영역에서 상기 발광영역 보호층(140)이 노출되는 정도로 형성할 수 있으며, 이에 한정하지는 않는다.
상기 칩 경계 영역(105)이 노출되면,상기 발광 구조물(135)의 외벽 중 적어도 한 외벽에 반사막(180)을 형성하게 된다. 상기 반사막(180)은 상기 발광 구조물(135)의 외벽 즉, 전기적으로 오픈된 반도체층들의 외벽에 형성되기 때문에, 층간 단락 문제를 고려하지 않아도 되고, 측벽으로 진행하는 광을 반사시켜 주게 된다.
상기 반사막(180)은 일단(182)이 제1도전형 반도체층(110)의 표면 외측에 형성되고, 타단(181)이 상기 발광영역 보호층(140)의 표면에 형성되므로, 반도체층과의 접착력을 강화시켜 줄 수 있다.
도 9를 참조하면, 상기 칩 경계 영역(150)을 따라 칩 단위로 분리하게 된다. 이때 칩 분리 방식은 레이저로 이용할 수도 있다. 상기 레이저를 이용하여 칩 단위로 분리할 때, 상기 레이저가 집광되는 상기 전도성 지지부재(160)의 외측 부분이 돌기(165) 형태로 상기 발광 구조물(135)의 외측 아래로 소정 높이까지 돌출될 수 있다. 이러한 돌기(165)는 구리와 같은 재질이기 때문에 광을 흡수하기 때문에, 상기 반사막(180)에 의해 상기 발광 구조물(135)에서 외벽으로 진행하는 광을 반사시켜 주게 된다.
실시 예는 상기 전도성 지지부재(160)의 돌기(165)에 대해 한정하지 않으며, 상기 발광 구조물(135)의 외벽에 반사막(180)을 형성하지 않고, 상기 돌기(165)의 내주변에 상기 반사막을 형성할 수도 있다.
상기 제1도전형 반도체층(110)의 아래에 제1전극(171)을 소정 패턴으로 형성하게 된다.
상기 반도체 발광소자(100)에서 상기 제1영역(A1)의 제2도전형 반도체층(130)과 활성층(120)은 상기 제2영역(A2)의 제2도전형 반도체층과 활성층이 전기적으로 분리되어 있기 때문에, 상기 발광 구조물(135)의 외벽이 습기에 접촉되더라도, 서로 쇼트가 발생되지 않고, 제1영역에는 영향을 주지 않게 된다.
또한 상기 발광 구조물(135)의 외벽을 통해 습기가 침투하더라도, 상기 발광영역 보호층(140)의 영역 보호 돌기(145)가 상기 외벽보다 안쪽에서 습기를 차단할 수 있어, 고습에 강한 LED를 제공할 수 있다.
또한 발광 구조물(135)의 외벽으로 방출되는 광을 상기 반사막(180) 또는/및 전도성 지지부재(160)의 돌기 내주변의 반사막으로 반사시켜 줌으로써, 외부 양자 효율을 개선시켜 줄 수 있다.
도 10은 제2실시 예에 따른 반도체 발광소자를 나타낸 도면이다. 이러한 제2실시 예를 설명함에 있어서, 제1실시 예와 동일한 부분에 대해서는 동일 부호로 처리하며 중복 설명은 생략하기로 한다.
도 10을 참조하면, 반도체 발광소자(100A)는 제2도전형 반도체층(130) 위의 외측과 전극층(150) 사이에 발광영역 보호층(140)을 포함한다.
상기 발광영역 보호층(140)은 절연물질로 이루어지며, 하부 외측에 영역 보호 돌기(145A)가 형성된다.
상기 영역 보호 돌기(145A)는 상기 제2도전형 반도체층(130)에서 활성층(120) 및 제1도전형 반도체층(110)의 일부 외측까지 형성된다. 상기 발광영역 보호층(140)의 영역 보호 돌기(145A)는 상기 발광 구조물(135) 위의 외측에서 안쪽으로 소정 폭으로 형성될 수 있으며, 발광 구조물(135)의 외벽으로 습기가 접촉되더라도 제1영역을 보호할 수 있다. 또한 상기 제2실시 예는 제1실시 예보다 제1영역을 크게 제공할 수 있다.
상기의 실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제1실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.
도 2 내지 도 9는 도 1의 반도체 발광소자의 제조과정을 나타낸 도면.
도 10은 제2실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.

Claims (19)

  1. 전극층;
    상기 전극층 위에 제2도전형 반도체층, 상기 제2도전형 반도체층 위에 활성층 및 상기 활성층 위에 제1도전형 반도체층을 포함하는 발광 구조물;
    상기 전극층과 상기 발광 구조물 사이의 둘레를 따라 배치되며 상기 활성층의 내측 영역과 외측 영역을 전기적으로 분리시켜 주는 보호층; 및
    상기 발광 구조물의 외측에 형성된 반사막을 포함하는 반도체 발광소자.
  2. 제1항에 있어서,
    상기 보호층은 절연 재질로 형성되며, 상기 발광 구조물의 제2도전형 반도체층부터 상기 제1도전형 반도체층의 하부까지 연장되어, 상기 활성층의 내측 영역과 외측 영역을 분리해 주는 돌기를 포함하는 반도체 발광소자.
  3. 제1항 또는 제2항에 있어서,
    상기 보호층 및 상기 보호층의 돌기는 폐 루프 형태를 포함하는 반도체 발광소자.
  4. 제1항 또는 제2항에 있어서,
    상기 활성층의 내측 영역은 발광 영역이며,
    상기 활성층의 외측 영역은 비 활성 영역인 반도체 발광소자.
  5. 제2항에 있어서,
    상기 활성층의 외측 영역은 상기 보호층의 돌기와 상기 반사막 사이에 배치되는 반도체 발광소자.
  6. 제1항에 있어서,
    상기 반사막은 금속 물질을 포함하며, 상기 발광 구조물의 적어도 한 측면에 형성되는 반도체 발광소자.
  7. 제 2항에 있어서,
    상기 보호층의 돌기는 하부 폭이 상부 폭보다 좁은 반도체 발광소자.
  8. 제2항에 있어서,
    상기 보호층의 돌기는 상기 발광 구조물의 외측을 기준으로 5㎛ 이내에 배치되는 반도체 발광소자.
  9. 제2항에 있어서,
    상기 보호층의 돌기는 상기 제1도전형 반도체층의 하부에 1~10㎛의 폭으로 접촉되는 반도체 발광소자.
  10. 제2항에 있어서,
    상기 보호층은 SiO2, SiOx, SiOxNy,Si3N4, Al2O3, 또는 TiO2 중 적어도 하나를 포함하는 반도체 발광소자.
  11. 제2항에 있어서,
    상기 보호층의 돌기의 단면 형상은 반구 형상, 반 타원형상, 다각형 형상, 역 뿔 형상, 기둥 형상 중 어느 한 형상을 포함하는 반도체 발광소자.
  12. 제6항에 있어서,
    상기 반사막은 상기 발광 구조물의 모든 측면부터 상면 둘레까지 연장되는 반도체 발광소자.
  13. 제1항에 있어서,
    상기 전극층 아래에 형성된 전도성 지지부재를 포함하는 반도체 발광소자.
  14. 전도성 지지부재;
    상기 전도성 지지부재 위에 전극층;
    상기 전극층 위에 제2도전형 반도체층, 상기 제2도전형 반도체층 위에 활성층 및 상기 활성층 위에 제1도전형 반도체층을 포함하는 발광 구조물;
    상기 전극층과 상기 제2도전형 반도체층 사이의 둘레에 형성된 보호층; 및
    상기 발광 구조물의 외측에 형성된 반사막을 포함하며,
    상기 보호층에는 상기 제2도전형 반도체층부터 상기 제1도전형 반도체층의 하부까지 돌출된 적어도 하나의 돌기를 포함하는 반도체 발광소자.
  15. 제14항에 있어서,
    상기 보호층 및 돌기는 절연 재질이며,
    상기 반사막은 Al 또는 Ag 중 적어도 하나를 포함하는 금속 재질을 포함하는 반도체 발광소자.
  16. 제14항에 있어서,
    상기 보호층의 돌기는 상기 제1도전형 반도체층의 하부부터 상기 반사막까지 연장되는 반도체 발광소자.
  17. 제14항에 있어서,
    상기 반사막은 상기 발광 구조물의 제1도전형 반도체층의 측면에 형성되는 반도체 발광소자.
  18. 제17항에 있어서,
    상기 반사막은 상기 제1도전형 반도체층의 상면 둘레까지 연장되는 반도체 발광소자.
  19. 제1항 또는 제14항에 있어서,
    상기 제1도전형 반도체층에 전기적으로 연결된 전극을 포함하는 반도체 발광소자.
KR1020080105256A 2008-09-30 2008-10-27 반도체 발광소자 및 그 제조방법 KR101007092B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020080105256A KR101007092B1 (ko) 2008-10-27 2008-10-27 반도체 발광소자 및 그 제조방법
US12/571,095 US8188506B2 (en) 2008-09-30 2009-09-30 Semiconductor light emitting device
PCT/KR2009/005591 WO2010038976A2 (en) 2008-09-30 2009-09-30 Semiconductor light emitting device and method of manufacturing the same
CN2009801004736A CN101874310B (zh) 2008-09-30 2009-09-30 半导体发光器件及其制造方法
EP09817986.4A EP2311108B1 (en) 2008-09-30 2009-09-30 Semiconductor light emitting device
US12/970,701 US8319249B2 (en) 2008-09-30 2010-12-16 Semiconductor light emitting device
US13/668,682 US8952414B2 (en) 2008-09-30 2012-11-05 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080105256A KR101007092B1 (ko) 2008-10-27 2008-10-27 반도체 발광소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20100046423A KR20100046423A (ko) 2010-05-07
KR101007092B1 true KR101007092B1 (ko) 2011-01-10

Family

ID=42273687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080105256A KR101007092B1 (ko) 2008-09-30 2008-10-27 반도체 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101007092B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692508B1 (ko) * 2010-10-18 2017-01-03 엘지이노텍 주식회사 발광 소자

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294772A (ja) 2004-04-06 2005-10-20 Renesas Technology Corp 半導体装置
KR100673640B1 (ko) 2006-01-09 2007-01-24 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
JP2008060132A (ja) 2006-08-29 2008-03-13 Rohm Co Ltd 半導体発光素子およびその製造方法
KR20090053233A (ko) * 2007-11-23 2009-05-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294772A (ja) 2004-04-06 2005-10-20 Renesas Technology Corp 半導体装置
KR100673640B1 (ko) 2006-01-09 2007-01-24 삼성전기주식회사 수직구조 질화갈륨계 발광다이오드 소자
JP2008060132A (ja) 2006-08-29 2008-03-13 Rohm Co Ltd 半導体発光素子およびその製造方法
KR20090053233A (ko) * 2007-11-23 2009-05-27 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20100046423A (ko) 2010-05-07

Similar Documents

Publication Publication Date Title
KR101868537B1 (ko) 발광소자 및 이를 포함하는 발광 소자 패키지
KR100992776B1 (ko) 반도체 발광소자 및 그 제조방법
KR101072034B1 (ko) 반도체 발광소자 및 그 제조방법
KR100986318B1 (ko) 반도체 발광소자 및 그 제조방법
KR101007117B1 (ko) 반도체 발광소자 및 그 제조방법
KR100999688B1 (ko) 반도체 발광소자 및 그 제조방법
KR100946523B1 (ko) 반도체 발광소자 및 그 제조방법
KR101064081B1 (ko) 반도체 발광소자 및 그 제조방법
KR20100011116A (ko) 반도체 발광소자 및 그 제조방법
KR100962899B1 (ko) 반도체 발광소자 및 그 제조방법
US8319249B2 (en) Semiconductor light emitting device
KR100986523B1 (ko) 반도체 발광소자 및 그 제조방법
KR101007133B1 (ko) 반도체 발광소자 및 그 제조방법
KR102353570B1 (ko) 발광소자 및 이를 구비한 발광 소자 패키지
KR101064049B1 (ko) 반도체 발광소자 및 그 제조방법, 발광소자 패키지
KR20090119596A (ko) 반도체 발광소자 및 그 제조방법
KR100962898B1 (ko) 반도체 발광소자 및 그 제조방법
KR20100020375A (ko) 반도체 발광소자 및 그 제조방법
KR100992749B1 (ko) 반도체 발광소자 및 그 제조방법
KR102164087B1 (ko) 발광소자 및 이를 구비한 발광소자 패키지
KR101014136B1 (ko) 반도체 발광소자 및 그 제조방법
KR102250516B1 (ko) 발광소자
KR100999742B1 (ko) 반도체 발광소자 및 그 제조방법
KR101007092B1 (ko) 반도체 발광소자 및 그 제조방법
KR102237148B1 (ko) 발광소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161207

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171205

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181210

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191209

Year of fee payment: 10