KR101004736B1 - 비휘발성 저항 메모리소자 및 이의 제조방법 - Google Patents

비휘발성 저항 메모리소자 및 이의 제조방법 Download PDF

Info

Publication number
KR101004736B1
KR101004736B1 KR1020090065532A KR20090065532A KR101004736B1 KR 101004736 B1 KR101004736 B1 KR 101004736B1 KR 1020090065532 A KR1020090065532 A KR 1020090065532A KR 20090065532 A KR20090065532 A KR 20090065532A KR 101004736 B1 KR101004736 B1 KR 101004736B1
Authority
KR
South Korea
Prior art keywords
thin film
memory device
resistive memory
film transistor
resistance
Prior art date
Application number
KR1020090065532A
Other languages
English (en)
Inventor
손대호
김대환
성시준
강진규
Original Assignee
재단법인대구경북과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인대구경북과학기술원 filed Critical 재단법인대구경북과학기술원
Priority to KR1020090065532A priority Critical patent/KR101004736B1/ko
Application granted granted Critical
Publication of KR101004736B1 publication Critical patent/KR101004736B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 실시예는, 기판 상에 위치하는 하부전극과, 하부전극 상에 위치하며 IGZO(InGaZnO)를 포함하는 반도체 박막과, 반도체 박막 상에 위치하는 상부전극을 포함하는 저항 메모리소자; 및 저항 메모리소자의 저항값을 변화시키는 박막 트랜지스터를 포함하는 비휘발성 저항 메모리소자를 제공한다.
저항 메모리소자, 비휘발성, 산화물반도체

Description

비휘발성 저항 메모리소자 및 이의 제조방법{NONVOLATILE RESISTIVE MEMORY DEVICE AND MANUFACTURING METHOD OF THE SAME}
본 발명의 실시예는 비휘발성 저항변화 메모리소자 및 이의 제조방법에 관한 것이다.
저항 메모리(Resistive RAM; ReRAM)는 전극에 인가된 전압으로 인하여 산화막의 저항이 큰 전도가 되지 않는 상태(OFF state)에서 저항이 작은 전도가 가능한 상태(ON state)로 바뀌는 메모리 특성을 보여주는 소자이다. 이 소자의 구조는 MOM (Metal Oxide Metal) 구조로 비교적 간단하기에 생산단가의 장점과 고집적성의 동적 메모리(Dynamic RAM; DRAM)와 같이 2-5V의 낮은 전압에서 고속 동작하기 때문에 쓰기 및 지우기 시간에 대한 열화성이 없어 안정성 면에서 우수한 특성을 보여주고 있는 차세대 메모리 소자이다.
저항 메모리의 스위칭 원리는 두 가지의 형태가 있는데, 그 첫째는 유니 폴라(uni-polar) 저항 스위칭과 바이폴라(bi- polar) 저항 스위칭이 있다. 일반적으로 PCMO(PrCaMnO)와 같은 페로브스카이트계열의 물질이 바이폴라 저항 특성 현상을 보여 주고 있으며, 이원계 물질이 유니폴라 저항 스위칭 특성을 보여 주고 있다. 그러나 전압-전류 측정시 전류의 컴플라이언스(compliance)의 설정을 통하거나 절연체에 물질에 금속의 도핑과정을 통해 이들 두 가지 타입의 저항 스위칭 원리는 바뀔 수가 있다.
한편, 산화아연(ZnO) 계열을 이용한 비휘발성 메모리 분야에서는 그 자체를 활용하여 메모리소자를 만든다거나 알루미늄(Al)을 도핑한 ZnO을 활용하여 저항 메모리 분야에 활용되고 있다. 그런데, ZnO 계열의 소자들의 문제점은 증착 공정 시 산소의 양에 달라지는 케리어 밀도(carrier concentration)를 제어하는데 많은 어려움이 있어 우수한 재현성 확보가 어려운 실정이다. ZnO 물질은 아연(Zinc) 침입(interstitial) 과 산소 결핍(vacancy)에 의해 높은 n-형의 반도체 성질을 띠고 있다. 높은 n-형의 반도체의 성질은 높은 이동도를 가지는 측면에서 활용도가 높지만, 높은 케리어 밀도로 인하여 소자의 구동이라든지 소자 공정의 재현성에 어려움이 있는 현실이다.
ZnO 계열의 저항 스위칭메모리 분야에서도 같은 문제인 케리어 조절의 어려움으로 그 높은 재현성이 어려운 실정이며 좀 더 쉬운 방법으로 재현성이 높은 재료개발이 요구되고 있는 현실이다. 또한 ZnO 계열이 보이고 있는 NDR(negative differential resistance)특성을 보이고 있어, 히스테리시스형의 저항특성의 물질 개발이 필요하다. 또한 구동소자 및 저항 스위칭 소자가 같은 물질인 ZnO를 이용하여 제작하는 방법 역시 앞에서 제시한 문제점으로 인하여 어려움이 존재한다.
상술한 배경기술의 문제점을 해결하기 위한 본 발명의 실시예는, 사원계 산화물반도체인 IGZO(InGaZnO)를 포함하는 비휘발성 저항 메모리소자를 제공함과 아울러 저항 메모리소자의 활성화 영역과 저항 메모리소자를 동작시키는 박막 트랜지스터의 활성화 영역이 동일계 물질로 형성된 비휘발성 저항 메모리소자를 제공하는 것이다.
상술한 과제 해결 수단으로 본 발명의 실시예는, 기판 상에 위치하는 하부전극과, 하부전극 상에 위치하며 IGZO(InGaZnO)를 포함하는 반도체 박막과, 반도체 박막 상에 위치하는 상부전극을 포함하는 저항 메모리소자; 및 저항 메모리소자의 저항값을 변화시키는 박막 트랜지스터를 포함하는 비휘발성 저항 메모리소자를 제공한다.
반도체 박막은, Hf(하프늄), Zr(지르코늄), Sn(스태늄), Ti(티타늄), 알루미늄(Al), 철(Fe), 구리(Cu) 중 적어도 하나가 도핑될 수 있다.
하부전극 및 상부전극은 Pt(백금), Ir(이리듐), Au(금), Ag(은) 중 적어도 하나로 이루어질 수 있다.
박막 트랜지스터는, 반도체 박막과 동일한 물질로 이루어질 수 있다.
박막 트랜지스터의 게이트 절연층은, HfO2(산화하프늄), HfON(질화하프늄), Al2O3(산화알루미늄), TiO2(산화티타늄), Zr2O3 또는 ZrO2(산화지르코늄) 중 적어도 하나로 이루어질 수 있다.
저항 메모리소자는 복수의 소자가 병렬 구조를 취하며 박막 트랜지스터에 연 결될 수 있다.
또한 다른 측면에서 본 발명의 실시예는, 저항 메모리소자의 저항값을 변화시키는 박막 트랜지스터를 갖는 비휘발성 저항 메모리소자를 제조하는 방법에 있어서, 저항 메모리소자는, 기판 상에 하부전극을 형성하는 단계; 하부전극 상에 위치하며 IGZO(InGaZnO)를 포함하는 반도체 박막을 형성하는 단계; 및 반도체 박막 상에 위치하는 상부전극을 형성하는 단계를 포함하는 비휘발성 저항 메모리소자의 제조방법을 제공한다.
반도체 박막은, Hf(하프늄), Zr(지르코늄), Sn(스태늄), Ti(티타늄), 알루미늄(Al), 철(Fe), 구리(Cu) 중 적어도 하나가 도핑될 수 있다.
하부전극 및 상부전극은 Pt(백금), Ir(이리듐), Au(금), Ag(은) 중 적어도 하나로 이루어질 수 있다.
박막 트랜지스터는, 반도체 박막과 동일한 물질로 이루어질 수 있다.
박막 트랜지스터의 게이트 절연층은, HfO2(산화하프늄), HfON(질화하프늄), Al2O3(산화알루미늄), TiO2(산화티타늄), Zr2O3 또는 ZrO2(산화지르코늄) 중 적어도 하나로 이루어질 수 있다.
저항 메모리소자는 복수의 소자가 병렬 구조를 취하며 박막 트랜지스터에 연결될 수 있다.
본 발명의 실시예는, 사원계 산화물반도체인 IGZO(InGaZnO)를 포함하는 비휘발성 저항 메모리소자를 제공함과 아울러 저항 메모리소자의 활성화 영역과 저항 메모리소자를 동작시키는 박막 트랜지스터의 활성화 영역이 동일계 물질로 형성된 비휘발성 저항 메모리소자를 제공하는 효과가 있다.
이하, 본 발명의 실시를 위한 구체적인 내용을 첨부된 도면을 참조하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 저항 메모리소자의 회로도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 비휘발성 저항 메모리소자는 저항 메모리소자(RM)와 저항 메모리소자(RM)에 연결된 박막 트랜지스터(TFT)를 포함한다.
저항 메모리소자(RM)는 박막 트랜지스터(TFT)의 소오스 또는 드레인에 연결될 수 있으며, 복수의 소자가 병렬 구조를 취하며 박막 트랜지스터(TFT)에 연결될 수 있다.
박막 트랜지스터(TFT)는 MOSFET 구조형 박막 트랜지스터를 이용할 수 있다. 박막 트랜지스터(TFT)는 저항 메모리소자(RM)의 저항값을 변화시키도록 제어하는 역할을 한다. 이 역할을 하기 위해 박막 트랜지스터(TFT)는 저 전압 구동이 필요하다. 따라서, 저항 메모리소자(RM)와 동일한 물질을 박막 트랜지스터(TFT)의 활성화 영역으로 형성하여 낮은 전압에서 충분한 전류를 얻도록 한다. 이를 위해, 박막 트랜지스터(TFT)의 게이트 절연층은 높은 유전율(High-k) 갖는 재료 예컨대, HfO2(산화하프늄), HfON(질화하프늄), Al2O3(산화알루미늄), TiO2(산화티타늄), Zr2O3 또는 ZrO2(산화지르코늄) 중 적어도 하나로 이루어진다.
이하, 저항 메모리소자(RM)에 대해 더욱 자세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 저항 메모리소자의 단면도이다.
도 2를 참조하면, 저항 메모리소자(RM)는 기판(103) 상에 위치하는 하부전극(102)과, 하부전극(102) 상에 위치하며 IGZO(InGaZnO)를 포함하는 반도체 박막(101)과, 반도체 박막(101) 상에 위치하는 상부전극(100)을 포함한다. 저항 메모리소자(RM)를 형성하는 공정은 기판(103) 상에 하부전극(102)을 형성하고, 하부전극(102) 상에 IGZO(InGaZnO)를 포함하는 반도체 박막(101)을 형성하고, 반도체 박막(101) 상에 상부전극(100)을 형성하는 단계를 포함한다.
기판(103)은 유리(Glass)나 통상 반도체 공정에 쓰이는 기판, 저온 공정이 가능하도록 유연한 스테인리스 스틸(stainless steel) 또는 투명한 기판인 PEN(Polyethylene 2,6-dicarboxyl naphthalate), PET(Polyethylene Terephthalate) 기판 중 어느 하나가 선택될 수 있다.
하부전극(102)은 인듐주석산화물(Induim Tin Oxide: ITO), 인듐아연산화물(Induim Zinc Oxide: IZO), 산화주석(SnO), 은(Ag), 탄탈륨(Ta), 탄탈알루미늄(TaAl), 질화탄탈(TaN) 또는 질화텅스텐(WN)과 같이 증착 가능한 재료 중 적어도 하나가 선택될 수 있다.
반도체 박막(101)은 사원계 산화물반도체인 IGZO(InGaZnO)를 포함한다. 반도체 박막(101) 형성시, 금속 물질은 인듐(In), 갈륨(Ga), 산화아연(ZnO)의 비율이 달라 질수 있으나 통상 1:1:1 이나 2:1:1을 가지는 물질을 사용하여 형성할 수 있다. 또한, 산화물반도체인 IGZO(InGaZnO)를 포함하는 반도체 박막(101)에는 저항 변화특성을 향상시키기 위해 Hf(하프늄), Zr(지르코늄), Sn(스태늄), Ti(티타늄), 알루미늄(Al), 철(Fe), 구리(Cu) 중 적어도 하나가 도핑될 수 있다. 그리고 후 열처리 공정을 통하여 반도체 박막(101)에 산화 질화 막을 형성 할 수도 있다.
반도체 박막(101)의 특성은 산화아연(ZnO)과 달리 인듐(In)과 갈륨(Ga)을 사용하여 케리어 밀도를 조절한다. 이는 빅스바이트 (Bixbyite) 구조를 가지고 있는 높은 이동도의 산화인듐이 들어가 여전히 높은 이동도를 가질 뿐만 아니라 갈륨 이온이 들어가 산소 결핍 형성을 막아 좀 더 손쉽게 케리어 밀도를 조절하기 때문에 보다 손쉬운 재현성을 얻는데 용이하다. 반도체 박막(101)의 두께는 20nm ~ 1000nm 정도를 가질 수 있으나 비교적 알맞은 저항 특성을 보기 위해서는 50nm ~ 150nm 정도의 두께를 갖도록 증착할 수 있다. 반도체 박막(101)의 두께가 상기 두께의 범위를 만족하지 않는 경우 저항의 히스테리시스(hysteresis) 형의 특성을 보이지 못하거나, 그 특성이 불안정하여 비휘발성 메모리 소자로서 구동에 어려움이 있을 수 있다.
한편, 앞서와 같이 반도체 박막(101)을 증착할 때의 조건은 아르곤(Ar) 과 산소(O2)의 비율을 조절하여 형성할 수 있으나 O2/(Ar+O2) 비율이 10% 정도 되게 하여 형성할 수 있으며 공정 시 압력은 5mTorr ~ 10mTorr 범위를 가질 수 있다. 아르곤, 산소 비율 및 공정 시 압력은 저항 메모리소자(RM)에서만 적용하며 구동소자인 박막 트랜지스터(TFT)의 활성화 영역 형성시에는 상기 조건과 다르게 할 수 있다.
상부전극(100)은 하부전극(102)과 동일한 재료가 선택될 수 있으나 반도체 박막(101)의 활성화 영역인 IGZO(InGaZnO)의 표면과 쇼트키 접합을 이룰 수 있는 물 질 예컨대, Pt(백금), Ir(이리듐), Au(금), Ag(은) 중 적어도 하나로 이루어질 수 있다. 상부전극(100)은 열 증발 장비를 이용한 이베퍼레이터(evaporator) 방식이나 스퍼터(sputter) 방식에 의해 증착될 수 있다. 그리고 상부전극(100)은 섀도우 마스크 방식이나 포토 공정을 통한 에칭에 의해 도시된 바와 같은 형태로 패턴될 수 있다. 상부전극(100)에 사용되는 재료 중 금은 일함수가 비교적 높은 금속으로써 활성화 영역의 면과 접합을 이루었을 때 쇼트키 장벽을 형성한다. 게다가, 금속 전극과 IGZO(InGaZnO) 계면에 존재하는 산소 결핍에 의하여 전자가 트랩 되거나 디트랩 되어 쇼트키 장벽을 조절함으로써 높은 저항 및 낮은 저항 특성을 보이게 되어 비휘발성 저항 메모리소자로써 활용된다. 이를 보다 효율적으로 활용하기 위해서는 일함수 가 비교적 높은 백금이 저항 스위칭 소자로써 적절하다.
이하, 저항 메모리소자의 전압-전류 특성과 히스테리시스 곡선을 참조하여 본 발명의 일 실시예에 대해 설명한다.
도 3 및 도 4는 본 발명의 실시 예에 따른 저항 메모리소자의 전압-전류 특성과 히스테리시스(hysteresis) 곡선을 보여주고 있는 데이터 그래프이다.
종래 ZnO 기반의 반도체 박막의 경우, 대부분의 저항 스위칭 메모리는 NDR(negative differential resistance) 특성을 보였으나 실시예와 같이 사원계 산화물 반도체인 IGZO(InGaZnO) 반도체 박막(101)을 이용할 경우 PCMO(PrCaMnO)와 같은 물질이 보이고 있는 히스테리시스 형 저항 스위칭 특성으로 동작하는 것을 확인 하였다. 이와 같은 전기적 저항 특성은 반대 극성의 전압을 인가하여 저항이 높은 상태나 낮은 상태를 보일 수 있다. 즉 전기장 펄스를 인가하여 비휘발성 저항 특성을 얻음으로써 메모리 특성을 얻을 수 있게 되는 것이다.
도 3 및 도 4를 참조하면, 실시예의 경우 -2V에서 +2V 다시 반대 방향인 +2V에서 -2V 방향으로 인가하여 전류를 측정함으로써, 도 3 및 도 4(도 3: log scale , 도 4: linear scale)와 같은 저항 히스테리시스 곡선을 얻었다. 도 3을 살펴 살펴보면 약 1V 까지는 저항의 변화가 일정하다. 여기서, 1.5V 이상 되었을 때 저항이 급격히 변하게 되는 것을 확인할 수 있으며, 음의 전압 쪽으로 전압의 방향을 바꾸게 되면 양의 전압으로 인가할 때와 다른 저항 특성을 얻을 수 있다. 즉 + 전압을 주거나 - 전압을 주어 저항 변화를 얻음으로써 실시예와 같은 저항 메모리소자(RM)의 특성을 얻을 수 있게 된다. 실시예에 따른 메모리 효과를 더욱 상세히 설명하면, 저항이 높은 상태 즉 고 저항 상태가 데이터 "0"에 해당하며, 저항이 낮은 상태 즉 저 저항 상태가 데이터 "1"로써 대응하며 비휘발성 메모리소자로 쓰게 되는데 이 상태는 이 상태는 서로 반대로 될 수 있다. 도면 3을 참조하면, 1V일 때 저항비의 값은 저저항 값 34.16x103Ω, 고저항 12.69x106Ω 의 비 약 300배의 값을 가진다. 이때, 전기 저항 변화비율은 50배에서 10000배 정도가 바람직하나 300배 정도의 특성도 메모리소자로 충분히 쓸 수 있으며 저전압을 소모하므로 비교적 안정적으로 데이터를 저장할 수 있다.
종래 ZnO 계열이나 금속이 도핑된 ZnO 계열의 NDR 저항 특성은 저항이 큰상태에서 작은 상태로 변하는 현상을 대부분 보였다. 이는 전압을 가해 셋 전압 (set Voltage)을 인가해 저항이 낮은 상태로, 리셋 전류(reset current) 이상을 인가하면 저항이 높은 상태로 변하게 되는 특성이 있는데, 이 NDR 특성은 셋 과 리셋 전류의 반복에 따라 일정한 저항 변화를 얻기 어려울 뿐만 아니라, 그 재현성에서 어렵다. 반면, 실시예와 같이 사원계 산화물 반도체인 IGZO(InGaZnO) 반도체 박막(101)의 경우 공정상 더욱 안정적인 박막 특성을 얻기 쉬울 뿐만 아니라 히스테리시스 저항 변화 특성을 보여 더욱 안정적인 동작을 할 수 있다는 장점이 있다.
한편, 실시예의 경우 데이터 특성을 활성화 영역의 후 열처리 없이 진행하였으나 더욱 안정적인 전기적 특성을 얻기 위하여, 진공 열처리와 같은 후속 열처리 후 상부전극(100)을 증착함으로써 소자를 제작하는 것이 가능하다. 또한, 공정 시 대략 500℃ 정도 이하에서 산소와 아르곤의 분압이 조절된 분위기에서 형성될 수 있으며, 기존의 ZnO 타겟과 InGaO 타겟을 동시 스퍼터링(Co -sputtering)하여 활성화 영역을 형성하는 것도 가능하다. 여기서, 열처리 공정은 반드시 필요하지는 않지만, 열처리 공정을 실시하면 충분한 열에너지를 박막에 제공함으로써 격자의 재배열 등 스퍼터링 공정 후 박막의 질의 특성의 저하로 인하여 비휘발성 저항 메모리소자에 전압을 가해 전류의 특성을 측정 시 불안정한 모습이 발생할 수도 있다. 또한, 실시예의 경우 통상의 증착 방법 MOCVD(metal organic chemical vapor deposition), PLD( pulsed laser deposition), ALD( atomic layer deposition), 졸-겔 및 Metal-halide 전구체(precursor) 등을 이용하여 박막을 형성하는 방법 또한 사용할 수 있다. 졸-겔 및 Metal-halide 전구체를 이용한 용액공정은 비교적 높은 온도에서 진행되기 때문에 상기 공정 시 기판(103)은 온도에 내구성이 있는 것을 사용한다. 여기서, 무기물을 이용한 용액공정의 가장 중요한 핵심은 전구체 선택이다. 특히 Metal-halide 전구체는 유기용매에 뛰어난 용해도로 인하여 열처리 공정을 통하여 높은 산화력 때문에 질 좋은 박막을 얻을 수 있어 비용절감 측면에서 활용도가 높다.
이하, 실시예의 저전압 구동 박막 트랜지스터(TFT)에 대해 설명한다.
도 5는 본 발명의 일 실시예에 따른 저전압 구동 박막 트랜지스터의 전압-전류 특성 그래프이다.
도 5를 참조하면, 박막 트랜지스터(TFT)의 활성화 영역을 저항 메모리소자(RM)와 동일한 사원계 산화물 반도체인 IGZO(InGaZnO)로 형성하여 낮은 게이트 전압 3V 이하에서 구동할 경우, 드레인 전압 1V에서 점멸비 (On/Off ratio)가 106 이상으로 안정적인 전기적 특성을 보여 주었다. 이를 위해, 실시예는 앞서 설명한 바와 같이 박막 트랜지스터(TFT)의 게이트 절연층을 높은 유전율(High-k)을 갖는 재료 예컨대, HfO2(산화하프늄), HfON(질화하프늄), Al2O3(산화알루미늄), TiO2(산화티타늄), Zr2O3 또는 ZrO2(산화지르코늄) 중 적어도 하나로 형성한 것이다.
도 5와 같이 박막 트랜지스터(TFT)가 저항 메모리소자(RM)를 구동하는 역할을 할 경우, 게이트 3V 전압을 인가하여 박막 트랜지스터(TFT)를 구동할 수 있게 되고, 드레인 전압을 1V에서 3V 사이의 값을 인가하여 저항 메모리소자(RM)의 저항 값을 변화시킬 수 있다. 이 저항의 변화로 저항 메모리소자(RM)에 데이터를 쓰고 지우기를 할 수 있게 된다. 실시예와 같은 비휘발성 저항 메모리소자를 제작할 때, 저항 메모리소자(RM)의 셀 구성은 통상의 저항 메모리소자의 구성과 같이 복수의 저항 메모리소자(RM)가 병렬 구조를 취하며 박막 트랜지스터(TFT)에 연결되도록 형성할 수 있다.
이상 본 발명의 실시예는 사원계 산화물반도체인 IGZO(InGaZnO)를 포함하는 비휘발성 저항 메모리소자를 제공함과 아울러 저항 메모리소자의 활성화 영역과 저항 메모리소자를 동작시키는 박막 트랜지스터의 활성화 영역이 동일계 물질로 형성된 비휘발성 저항 메모리를 제공하는 효과가 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술 분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 한다. 아울러, 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어진다. 또한, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 저항 메모리소자의 회로도.
도 2는 본 발명의 일 실시예에 따른 저항 메모리소자의 단면도.
도 3 및 도 4는 본 발명의 실시 예에 따른 저항 메모리소자의 전압-전류 특성과 히스테리시스 곡선을 보여주고 있는 데이터 그래프.
도 5는 본 발명의 일 실시예에 따른 저전압 구동 박막 트랜지스터의 전압-전류 특성 그래프.
<도면의 주요 부분에 관한 부호의 설명>
TFT: 박막 트랜지스터
RM: 저항 메모리소자
103: 기판
102: 하부전극
101: 반도체 박막
100: 상부전극

Claims (9)

  1. 기판 상에 위치하는 하부전극과, 상기 하부전극 상에 위치하며 IGZO(InGaZnO)를 포함하는 반도체 박막과, 상기 반도체 박막 상에 위치하는 상부전극을 포함하는 저항 메모리소자; 및
    상기 저항 메모리소자의 저항 값을 변화시키는 박막 트랜지스터를 포함하는 비휘발성 저항 메모리소자.
  2. 제1항에 있어서,
    상기 반도체 박막은,
    Hf(하프늄), Zr(지르코늄), Sn(스태늄), Ti(티타늄), 알루미늄(Al), 철(Fe), 구리(Cu) 중 적어도 하나가 도핑된 것을 특징으로 하는 비휘발성 저항 메모리소자.
  3. 제1항에 있어서,
    상기 하부전극 및 상기 상부전극 중 하나는 Pt(백금), Ir(이리듐), Au(금), Ag(은) 중 적어도 하나로 이루어진 것을 특징으로 하는 비휘발성 저항 메모리소자.
  4. 제1항에 있어서,
    상기 박막 트랜지스터는,
    상기 반도체 박막과 동일한 물질로 이루어진 것을 특징으로 하는 비휘발성 저 항 메모리소자.
  5. 제1항에 있어서,
    상기 박막 트랜지스터의 게이트 절연층은,
    HfO2(산화하프늄), HfON(질화하프늄), Al2O3(산화알루미늄), TiO2(산화티타늄) 또는 ZrO2(산화지르코늄) 중 적어도 하나로 이루어진 것을 특징으로 하는 비휘발성 저항 메모리소자.
  6. 제1항에 있어서,
    상기 저항 메모리 소자는 복수의 소자가 병렬 구조를 취하며 상기 박막 트랜지스터에 연결된 것을 특징으로 하는 비휘발성 저항 메모리소자.
  7. 저항 메모리소자의 저항 값을 변화시키는 박막 트랜지스터를 갖는 비휘발성 저항 메모리소자를 제조하는 방법에 있어서,
    상기 저항 메모리소자는,
    기판 상에 하부전극을 형성하는 단계;
    상기 하부전극 상에 위치하며 IGZO(InGaZnO)를 포함하는 반도체 박막을 형성하는 단계; 및
    상기 반도체 박막 상에 위치하는 상부전극을 형성하는 단계를 포함하는 비휘 발성 저항 메모리소자의 제조방법.
  8. 제7항에 있어서,
    상기 박막 트랜지스터는,
    상기 반도체 박막과 동일한 물질로 이루어진 것을 특징으로 하는 비휘발성 저항 메모리소자의 제조방법.
  9. 제7항에 있어서,
    상기 반도체 박막은,
    Hf(하프늄), Zr(지르코늄), Sn(스태늄), Ti(티타늄), 알루미늄(Al), 철(Fe), 구리(Cu) 중 적어도 하나가 도핑되었으며,
    상기 저항 메모리소자는 복수의 소자가 병렬 구조를 취하며 상기 박막 트랜지스터에 연결된 것을 특징으로 하는 비휘발성 저항 메모리소자의 제조방법.
KR1020090065532A 2009-07-17 2009-07-17 비휘발성 저항 메모리소자 및 이의 제조방법 KR101004736B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090065532A KR101004736B1 (ko) 2009-07-17 2009-07-17 비휘발성 저항 메모리소자 및 이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090065532A KR101004736B1 (ko) 2009-07-17 2009-07-17 비휘발성 저항 메모리소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR101004736B1 true KR101004736B1 (ko) 2011-01-04

Family

ID=43615638

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090065532A KR101004736B1 (ko) 2009-07-17 2009-07-17 비휘발성 저항 메모리소자 및 이의 제조방법

Country Status (1)

Country Link
KR (1) KR101004736B1 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI484490B (zh) * 2012-11-14 2015-05-11 Univ Nat Chiao Tung 電阻式記憶體裝置及其操作方法
CN105575991A (zh) * 2014-09-04 2016-05-11 财团法人交大思源基金会 记忆体结构及形成记忆体结构的方法
KR101946347B1 (ko) * 2017-04-26 2019-02-11 고려대학교 산학협력단 저항 변화 물질을 이용한 비휘발성 박막 트랜지스터 메모리 소자 및 그 제조 방법
KR20210133512A (ko) * 2020-04-29 2021-11-08 재단법인대구경북과학기술원 전하 트랩에 의한 2단자 저항변화 메모리 및 이의 제조방법, 이를 포함하는 크로스포인트 어레이 구조의 메모리 시스템
KR20220013710A (ko) 2020-07-27 2022-02-04 한양대학교 산학협력단 이종 접합 구조의 금속 산화물 반도체층을 갖는 박막 트랜지스터, 이를 포함하는 디스플레이 장치 및 이의 제조방법
KR20220020509A (ko) * 2020-08-12 2022-02-21 김성진 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법
KR20230028957A (ko) * 2021-08-23 2023-03-03 충북대학교 산학협력단 투명 산화물 멤리스터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668348B1 (ko) 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP2007281409A (ja) 2005-09-16 2007-10-25 Canon Inc 電界効果型トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007281409A (ja) 2005-09-16 2007-10-25 Canon Inc 電界効果型トランジスタ
KR100668348B1 (ko) 2005-11-11 2007-01-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI484490B (zh) * 2012-11-14 2015-05-11 Univ Nat Chiao Tung 電阻式記憶體裝置及其操作方法
CN105575991A (zh) * 2014-09-04 2016-05-11 财团法人交大思源基金会 记忆体结构及形成记忆体结构的方法
KR101946347B1 (ko) * 2017-04-26 2019-02-11 고려대학교 산학협력단 저항 변화 물질을 이용한 비휘발성 박막 트랜지스터 메모리 소자 및 그 제조 방법
KR20210133512A (ko) * 2020-04-29 2021-11-08 재단법인대구경북과학기술원 전하 트랩에 의한 2단자 저항변화 메모리 및 이의 제조방법, 이를 포함하는 크로스포인트 어레이 구조의 메모리 시스템
KR102506024B1 (ko) * 2020-04-29 2023-03-06 재단법인대구경북과학기술원 전하 트랩에 의한 2단자 저항변화 메모리 및 이의 제조방법, 이를 포함하는 크로스포인트 어레이 구조의 메모리 시스템
KR20220013710A (ko) 2020-07-27 2022-02-04 한양대학교 산학협력단 이종 접합 구조의 금속 산화물 반도체층을 갖는 박막 트랜지스터, 이를 포함하는 디스플레이 장치 및 이의 제조방법
KR20220020509A (ko) * 2020-08-12 2022-02-21 김성진 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법
KR102431925B1 (ko) 2020-08-12 2022-08-11 김성진 전기적 성능을 개선하기 위한 펨토초 레이저 공정을 이용한 tft 제작 방법
KR20230028957A (ko) * 2021-08-23 2023-03-03 충북대학교 산학협력단 투명 산화물 멤리스터
KR102574530B1 (ko) * 2021-08-23 2023-09-06 충북대학교 산학협력단 투명 산화물 멤리스터

Similar Documents

Publication Publication Date Title
US11043536B2 (en) Two-terminal switching element having bidirectional switching characteristic, resistive memory cross-point array including same, and method for manufacturing two-terminal switching element and cross-point resistive memory array
Laurenti et al. Zinc oxide thin films for memristive devices: a review
KR101004736B1 (ko) 비휘발성 저항 메모리소자 및 이의 제조방법
KR100718155B1 (ko) 두 개의 산화층을 이용한 비휘발성 메모리 소자
KR100790882B1 (ko) 가변 저항 물질을 포함하는 비휘발성 메모리 소자
JP4938489B2 (ja) 非晶質合金酸化層を含む不揮発性メモリ素子
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
KR101338360B1 (ko) 선택 소자, 이를 포함하는 비휘발성 메모리 셀 및 이의 제조방법
KR100818271B1 (ko) 펄스전압을 인가하는 비휘발성 메모리 소자의 문턱 스위칭동작 방법
US9177998B2 (en) Method of forming an asymmetric MIMCAP or a Schottky device as a selector element for a cross-bar memory array
TW201637015A (zh) 電阻切換式記憶元
KR101457812B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자, 이의 제조방법 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
KR102071710B1 (ko) 양방향 스위칭 특성을 갖는 2-단자 스위칭 소자 및 이를 포함하는 저항성 메모리 소자 크로스-포인트 어레이
KR20140058278A (ko) 저항성 메모리 소자, 저항성 메모리 어레이 및 저항성 메모리 소자의 제조 방법
JP2018538701A (ja) メモリスタ素子およびその製造の方法
KR101136886B1 (ko) 비휘발성 저항 변화 메모리 소자의 제조방법
US9831426B2 (en) CBRAM device and manufacturing method thereof
KR100785021B1 (ko) Cu2O를 포함한 비휘발성 가변 저항 메모리 소자
RU2706207C1 (ru) Способ изготовления мемристора с наноконцентраторами электрического поля
KR101069124B1 (ko) 비휘발성 저항변화 메모리 소자
US11600775B2 (en) Conductive amorphous oxide contact layers
KR101176422B1 (ko) 비휘발성 저항 변화 메모리 소자
KR101445568B1 (ko) 비선형 특성을 향상시킨 저항 스위칭 메모리 소자 및 그 제조 방법
TWI500193B (zh) 記憶體元件與其製程
US20130234103A1 (en) Nanoscale switching device with an amorphous switching material

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151208

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160928

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee