KR101002493B1 - 반도체 메모리 소자의 소자 분리막 형성 방법 - Google Patents

반도체 메모리 소자의 소자 분리막 형성 방법 Download PDF

Info

Publication number
KR101002493B1
KR101002493B1 KR1020070140285A KR20070140285A KR101002493B1 KR 101002493 B1 KR101002493 B1 KR 101002493B1 KR 1020070140285 A KR1020070140285 A KR 1020070140285A KR 20070140285 A KR20070140285 A KR 20070140285A KR 101002493 B1 KR101002493 B1 KR 101002493B1
Authority
KR
South Korea
Prior art keywords
trench
film
insulating film
forming
etching process
Prior art date
Application number
KR1020070140285A
Other languages
English (en)
Other versions
KR20090072231A (ko
Inventor
조휘원
조종혜
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070140285A priority Critical patent/KR101002493B1/ko
Priority to JP2008152811A priority patent/JP2009164555A/ja
Priority to US12/137,380 priority patent/US8148267B2/en
Priority to CN2008101262010A priority patent/CN101471281B/zh
Publication of KR20090072231A publication Critical patent/KR20090072231A/ko
Application granted granted Critical
Publication of KR101002493B1 publication Critical patent/KR101002493B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 트렌치가 형성된 반도체 기판이 제공되는 단계, 트렌치를 포함한 반도체 기판 상에 제1 절연막을 형성하는 단계, NH3 가스 및 HF 가스의 혼합 가스를 사용한 건식 식각 공정을 실시하여 트렌치의 개구부 폭을 넓히는 단계, 제1 절연막 내에 잔류하는 불순물을 제거하기 위해, HF를 포함한 식각액을 이용한 습식 식각 공정을 실시하는 단계, 반도체 기판 상에 제2 절연막을 형성하여 상기 트렌치를 매립하는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법으로 이루어진다.
갭필, 소자 분리막, HDP, O3-TEOS, SOD, PSZ, 플루오린, NF, HF, NH, 건식 식각, 습식 식각

Description

반도체 메모리 소자의 소자 분리막 형성 방법{Method of forming a isolation layer in semiconductor memory device}
본 발명은 반도체 메모리 소자의 소자 분리막 형성 방법에 관한 것으로, 특히 소자 분리막 형성 공정 시 발생할 수 있는 불순물의 함량을 줄여 반도체 메모리 소자의 전기적 특성을 향상시킬 수 있는 반도체 메모리 소자의 소자 분리막 형성 방법에 관한 것이다.
반도체 메모리 소자는 데이터를 저장하는 다수개의 메모리 셀(memory cell)들 및 구동전압을 전달하는 다수개의 트랜지스터(transistor)들을 포함한다. 플래시 메모리 소자의 경우는, 메모리 셀들이 직렬 연결된 다수개의 스트링(string)을 이룬다. 각각의 스트링들의 사이에는 소자 분리막을 형성하여 스트링 간을 전기적으로 절연시킨다.
한편, 반도체 메모리 소자의 집적도가 증가함에 따라 스트링의 폭이 좁아지면서, 소자 분리막의 폭 또한 좁아지게 되었다. 소자 분리막의 폭이 좁아질수록 소 자 분리막을 형성하는 공정이 어려워질 수 있는데, 이에 대하여 플래시 메모리 소자를 예로 들어 구체적으로 설명하면 다음과 같다.
반도체 기판 상에 터널 절연막 및 플로팅 게이트용 도전막을 형성한 후, 소자 분리 영역의 도전막 및 터널 절연막을 순차적으로 패터닝하여 트렌치(trench)를 형성한다. 특히, 트렌치는 반도체의 집적도가 증가할수록 트렌치의 폭에 비하여 깊이가 깊어지게 되는데, 이로써 트렌치의 종횡비가 증가하게 된다. 트렌치의 종횡비가 증가하면 트렌치를 채우는 갭필(gap-fill) 공정 시 트렌치의 저면이 모두 채워지기 전에 상부가 덮여 트렌치의 내부에 보이드(void)가 발생할 수 있다. 또한, 스텝 커버리지(step coverage)가 우수한 물질(또는, 형성 방법)을 이용하면 트렌치의 측벽에 형성되는 물질들이 서로 마주보게 되면서 심(seam)을 발생할 수도 있다.
이러한, 보이드(void) 또는 심(seam)은 후속 식각 공정 시 식각액이 침투하여 식각 손상을 일으킬 수 있으며, 반도체 메모리 소자의 전기적 특성을 열화시키는 원인 중 하나가 되기도 한다.
이를 해결하기 위하여, 트렌치의 저면을 유동성 물질(예를 들면, SOD)인 제1 절연막으로 채우고, 제1 절연막의 상부에 막질이 치밀한 제2 절연막을 더 형성하여 소자 분리막을 형성할 수 있다. 제2 절연막은 예를 들면 HDP(high density plasma)막으로 형성할 수 있다. 이때, 제2 절연막의 형성 공정 시에도 갭필 공정이 용이하지 못하면, 식각 공정을 실시하여 트렌치의 상부 폭을 넓힌 후에 제3 절연막(예를 들면, HDP막)을 더 형성할 수도 있다. 하지만, 이때 식각 공정에 의한 손상이 발생할 수 있는데, 사진을 참조하여 구체적으로 설명하면 다음과 같다.
도 1은 종래의 반도체 메모리 소자의 소자 분리막을 설명하기 위한 사진이다. 도 1을 참조하면, 반도체 기판의 활성영역(10) 상에 터널 절연막(12), 플로팅 게이트용 도전막(14) 및 소자 분리 마스크 패턴(16)이 순차적으로 적층되고, 트렌치의 내부에는 제1 절연막(미도시) 및 제2 절연막(18)이 형성되어 있다. 상술한 바와 같이, 트렌치의 상부 폭을 넓히는 식각 공정으로 습식 식각 공정을 실시하면 제2 절연막(18)의 막질이 불균일하게 형성된 영역(A) 간에 습식률 차이가 발생할 수 있다. 또는, 습식 식각 대신 건식 식각 공정을 실시하는 경우에는 제2 절연막(18)에 포함된 플루오린(flourine)과 터널 절연막(12)이 결합하여 후속 프로그램 문턱전압이 저하되는 문제가 발생할 수 있다.
본 발명이 해결하고자 하는 과제는, 트렌치의 저면에 유동성의 제1 절연막을 채우고, 제2 절연막을 형성한 이후에 건식 식각 공정 및 습식 식각 공정을 실시하여 트렌치의 상부 폭을 넓히면서 제2 절연막에 포함될 수 있는 플루오린의 양을 감소시킬 수 있다.
본 발명의 일 실시 예에 따른 반도체 메모리 소자의 소자 분리막 형성 방법은, 트렌치가 형성된 반도체 기판이 제공된다. 트렌치를 포함한 반도체 기판 상에 제1 절연막을 형성한다. NH3 가스 및 HF 가스의 혼합 가스를 사용한 건식 식각 공정을 실시하여 트렌치의 개구부 폭을 넓힌다. 제1 절연막 내에 포함된 불순물을 제거하기 위해, HF를 포함한 식각액을 이용한 습식 식각 공정을 실시한다. 반도체 기판 상에 제2 절연막을 형성하여 트렌치를 매립하는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법으로 이루어진다.
제1 절연막 및 제2 절연막은 HDP(high density plasma)막 또는 O3-TEOS막으로 형성한다.
상기 제1 절연막을 형성하기 이전에 상기 트렌치의 저면에 SOD(spin on dielectric)막을 형성하는 단계를 더 포함하며, 상기 SOD막은 PSZ(polysilazane)막으로 형성한다.
삭제
삭제
삭제
제1 식각 공정을 실시한 후에 열처리 공정을 실시하는 단계를 포함하며, 열처리 공정은 100℃ 내지 300℃의 온도를 가하여 실시한다. 불순물은 플루오린(fluorine; F)이다.
상기 SOD막을 형성하는 단계는, 상기 트렌치의 저면이 채워지도록 상기 트렌치가 형성된 상기 반도체 기판 상에 상기 SOD막을 형성하는 단계; 및 상기 트렌치의 저면에만 상기 SOD막이 잔류하도록 상기 SOD막을 식각하는 단계를 포함한다.
삭제
삭제
본 발명은, 트렌치의 저면에 유동성의 제1 절연막을 채우고, 제2 절연막을 형성한 이후에 건식 식각 공정 및 습식 식각 공정을 실시하여 트렌치의 상부 폭을 넓히면서 제2 절연막에 포함될 수 있는 플루오린의 양을 감소시킬 수 있다. 이로써, 터널 절연막의 전기적 열화를 억제할 수 있으며, 플래시 메모리 소자의 전기적 특성 열화를 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 플래시 메모리 소자를 예를 들어 설명하면 다음과 같다.
반도체 기판(200) 상에 터널 절연막(202) 및 플로팅 게이트용 도전막(204)을 순차적으로 적층한다. 터널 절연막(202)은 산화막으로 형성할 수 있으며, 도전막(204)은 폴리실리콘막으로 형성할 수 있다. 예를 들면, 도전막(204)은 언도프트(undoped) 폴리실리콘막 및 도프트(doped) 폴리실리콘막을 적층하여 형성할 수 있다.
도 2b를 참조하면, 도전막(204)의 상부에 소자 분리 영역이 개방된 소자 분 리 마스크 패턴(206)을 형성한다. 소자 분리 마스크 패턴(206)에 따라 식각 공정을 실시하여 도전막(204) 및 터널 절연막(202)을 순차적으로 패터닝하고, 노출된 반도체 기판(200)의 일부를 제거하여 트렌치(207)를 형성한다. 이어서, 트렌치(207)를 포함한 반도체 기판(200)의 표면을 따라 라이너 절연막(208)을 형성한다. 라이너 절연막(208)을 형성하기 이전에 트렌치(207) 형성 공정 시 반도체 기판(200)의 표면 손상을 보상하기 위하여 트렌치(207)의 표면을 따라 월(wall) 산화막(미도시)을 더 형성할 수도 있다.
도 2c를 참조하면, 트렌치(207)의 저면에 제1 절연막(210)을 채운다. 구체적으로 설명하면, 트렌치(207)의 저면이 채워지도록 라이너 절연막(208)이 형성된 반도체 기판(200) 상에 제1 절연막(210)을 형성한다. 제1 절연막(210)은 SOD(spin on dielectric)막으로 형성하는 것이 바람직하다. SOD막은 유동성 물질로써 집적도의 증가로 인해 종횡비가 증가한 트렌치(207)의 저면을 채우기가 용이하다. SOD막은 예를 들면, PSZ(polysilazane)막으로 형성할 수 있는데, PSZ막을 형성한 이후에는 치밀화 공정을 실시하여 PSZ막의 막질을 치밀하게 한다. 치밀화 공정은 열처리 공정으로 실시할 수 있다. 이어서, 소자 분리 마스크 패턴(106)이 노출되도록 평탄화 공정을 실시한 후에 제1 절연막(210)의 높이를 낮춘다. 바람직하게는, 제1 절연막(210)의 높이는 터널 절연막(202)보다 낮도록 한다.
도 2d를 참조하면, 제1 절연막(210)을 포함한 반도체 기판(200)의 상부에 제2 절연막(212)을 형성한다. 제2 절연막(212)은 후속 식각 공정 시 식각액이 제1 절연막(210)으로 침투하는 것을 방지하기 위하여 제1 절연막(210)보다 치밀한 물질로 형성하는 것이 바람직하다. 예를 들면, 제2 절연막(212)은 HDP막 또는 O3-TEOS막으로 형성할 수 있다.
이때, 제2 절연막(212)으로 트렌치(207)의 내부를 완전히 채울 수도 있지만, 반도체 소자의 집적도 증가로 인해 트렌치(207)의 종횡비가 증가할 경우, 트렌치(207)의 내부에 보이드(void)가 발생할 수 있다. 구체적으로, 트렌치(207)의 내부를 완전히 채우기 이전에 트렌치(207)의 상부 폭(W)이 하부보다 좁아질 수 있으며, 나아가 트렌치(207)의 상부에 완전히 덮이게 되면 트렌치(207)의 내부에 채워지지 않은 영역에 보이드(void)가 발생할 수 있다. 이에 따라, 제2 절연막(212)에 식각 공정을 실시하여 트렌치(207)의 개구부 폭(W)을 넓힐 수 있는데, 다음의 도면을 참조하여 구체적으로 설명하도록 한다.
도 2e를 참조하면, 식각 공정을 실시하여 제2 절연막(212)의 일부를 제거한다. 구체적으로 설명하면, 제2 절연막(212)의 두께를 감소시켜 트렌치(207) 상부의 폭을 넓히도록 한다.
식각 공정은 제1 식각 공정 및 제2 식각 공정을 순차적으로 실시할 수 있다. 제1 식각 공정은 습식 또는 건식 식각 공정으로 실시할 수도 있으나, 습식 식각 공정을 먼저 실시하면 반도체 소자의 집적도 증가로 인하여 제2 절연막(212)의 높이를 균일하게 낮추기가 어려울 수 있다. 즉, 습식 식각 공정으로는 제2 절연막(212)의 두께를 조절하기도 어렵기 때문에 오버 식각이 되는 경우에는 플로팅 게이트용 도전막(204)이 노출되면서 손상될 수도 있다. 이에 따라, 제1 식각 공정은 건식 식각 공정으로 실시하는 것이 바람직하다. 구체적으로 설명하면, 제1 식각 공정은 NHx 가스 및 HFy 가스를 이용하여 실시할 수 있다. 예를 들면, NH3 가스와 HF 가스를 이용할 수 있는데, 반응식 1을 참조하여 구체적으로 설명하면 다음과 같다.
① NH3 + HF → NH4 + + F-
② NH4 + + F- + SiO2 → (NH4)2SiF6
③ (NH4)2SiF6 → SiF4 + NH3 + HF
반응식 1을 참조하면, '①'의 반응식에서, 건식 식각 공정 시 주입하는 가스의 반응식으로, NH3 가스와 HF 가스를 혼합하면 NH4 + 와 F-가 형성된다. '②'의 반응식에서, NH4 + 와 F-가 SiO2를 포함하는 제2 절연막(212)과 접하면 고체(solid)상태의 (NH4)2SiF6가 형성된다. 이어서, '③'의 반응식은 제1 식각 공정을 실시한 이후에, 고체(solid)상태의 (NH4)2SiF6에 열처리 공정을 실시하여 부산물인 SiF4, NH3 및 HF를 제거하는 반응을 나타낸다. 이때, 열처리 공정은 100℃ 내지 300℃의 온도를 가하여 실시할 수 있다. 또한, 제1 식각 공정 시, NH3 가스와 HF 가스의 혼합 가스 대신에 NH3 가스와 NF3 가스의 혼합 가스를 리모트 플라즈마(remote plasma) 방식으로 챔버(chamber) 내에 주입할 수도 있다.
한편, 제1 식각 공정을 실시하면, 제2 절연막(212)의 표면 부근에 플루오린(fluorine; F)이 잔류할 수가 있다. 구체적으로, 그래프를 사용하여 설명하면 다음과 같다.
도 3은 식각 공정에 따른 플루오린의 분포를 나타내는 그래프이다.
도 3을 참조하면, 건식 식각 공정(DE) 및 습식 식각 공정(WE)에 따라 플루오린(F)의 분포가 다르게 나타나는 것을 알 수 있다. 도 2e에서 상술한 바와 같이, 제1 식각 공정으로 건식 식각 공정(DE)을 실시하면, 제2 절연막(212)의 두께를 균일한 두께로 잔류시키면서 플루오린(F)의 양도 줄일 수는 있지만, 제2 절연막(212)의 표면 부근에 여전히 많은 양의 플루오린(F)이 분포함을 알 수 있다.
또한, 건식 식각 공정 중에서도, NF3 가스만을 이용한 건식 식각 공정(NE)에 대한 그래프를 보면, 플루오린(F)이 매우 깊은 깊이(예를 들면, 표면으로부터 2300Å 깊이까지)에 걸쳐 분포하고 있음을 알 수 있다. 플루오린(F)이 제2 절연막(212) 내에 잔류하는 경우, 후속 프로그램 동작 시 문턱전압을 저하시킬 수가 있으므로 플루오린(F)을 제거하는 것이 바람직하다.
따라서, 제1 식각 공정은 NH3 가스 및 HF 가스의 혼합 가스(또는, NH3 가스와 NF3 가스의 혼합 가스)를 이용한 건식 식각 공정(DE)을 실시하는 것이 바람직하다. 그리고, 제2 식각 공정을 더 실시하여 제2 절연막(212)의 표면을 제거하면서 플루오린(F)의 양을 감소시키는 것이 바람직하다. 제2 식각 공정을 구체적으로 설 명하면 다음과 같다.
제2 식각 공정은 상술한 바와 같이, 제2 절연막(212)의 표면 부근에 분포하는 플루오린(F)을 제거하기 위하여 습식 식각 공정으로 실시하는 것이 바람직하다. 예를 들어 설명하면, 제2 식각 공정은 HF를 포함하는 식각액을 사용하여 실시할 수 있다.
이에 따라, 제2 절연막(212)의 두께를 균일하게 할 수 있고, 제2 절연막(212) 내에 포함된 플루오린(F)의 함유량을 감소시킬 수 있다. 또한, 플로팅 게이트용 도전막(204)의 노출을 억제할 수 있으므로 도전막(204)의 손상을 방지할 수 있다.
도 2f를 참조하면, 제2 절연막(212)을 포함한 반도체 기판(200)의 상부에 소자 분리막용 제3 절연막(214)을 형성한다. 이때, 상술한 바와 같이 제1 및 제2 식각 공정을 실시하여 트렌치(207)의 상부 폭이 넓어졌으므로 제3 절연막(214)의 형성 공정을 용이하게 수행할 수 있다. 이때, 제3 절연막(214)은 HDP막 또는 O3-TEOS막으로 형성할 수 있다.
도 2g를 참조하면, 소자 분리 마스크 패턴(206)이 노출되도록 평탄화 공정을 실시하여 제1 내지 제3 절연막(210, 212 및 214)이 적층된 소자 분리막(215)을 형성할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님 을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 종래의 반도체 메모리 소자의 소자 분리막을 설명하기 위한 사진이다.
도 2a 내지 도 2g는 본 발명에 따른 반도체 메모리 소자의 소자 분리막 형성 방법을 설명하기 위한 단면도이다.
도 3은 식각 공정에 따른 플루오린의 분포를 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
200 : 반도체 기판 202 : 터널 절연막
204 : 도전막 206 : 소자 분리 마스크 패턴
208 : 라이너 절연막 210 : 제1 절연막
212 : 제2 절연막 214 : 제3 절연막
215 : 소자 분리막

Claims (15)

  1. 트렌치가 형성된 반도체 기판이 제공되는 단계;
    상기 트렌치의 개구부가 일부 개방되도록 상기 트렌치를 포함한 상기 반도체 기판 상에 제1 절연막을 형성하는 단계;
    NH3 가스 및 HF 가스의 혼합 가스를 사용한 건식 식각 공정을 실시하여 상기 개방된 부분을 넓히는 단계;
    상기 제1 절연막에 잔류하는 불순물을 제거하기 위해, HF를 포함한 식각액을 이용한 습식 식각 공정을 실시하는 단계; 및
    상기 반도체 기판 상에 제2 절연막을 형성하여 상기 트렌치를 매립하는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  2. 제 1 항에 있어서,
    상기 제1 절연막 및 제2 절연막은 HDP(high density plasma)막 또는 O3-TEOS막으로 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  3. 제1항에 있어서,
    상기 제1 절연막을 형성하기 이전에 상기 트렌치의 저면에 SOD(spin on dielectric)막을 형성하는 단계를 더 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 SOD막은 PSZ(polysilazane)막으로 형성하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 제 1 항에 있어서,
    상기 개방된 부분을 넓히는 단계 이후에 열처리 공정을 실시하는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  11. 제 10 항에 있어서,
    상기 열처리 공정은 100℃ 내지 300℃의 온도를 가하여 실시하는 반도체 메모리 소자의 소자 분리막 형성 방법.
  12. 제 1 항에 있어서,
    상기 제1 절연막에 잔류하는 상기 불순물은 플루오린(fluorine; F)인 반도체 메모리 소자의 소자 분리막 형성 방법.
  13. 삭제
  14. 삭제
  15. 제 3 항에 있어서,
    상기 SOD막을 형성하는 단계는,
    상기 트렌치의 저면이 채워지도록 상기 트렌치가 형성된 상기 반도체 기판 상에 상기 SOD막을 형성하는 단계; 및
    상기 트렌치의 저면에만 상기 SOD막이 잔류하도록 상기 SOD막을 식각하는 단계를 포함하는 반도체 메모리 소자의 소자 분리막 형성 방법.
KR1020070140285A 2007-12-28 2007-12-28 반도체 메모리 소자의 소자 분리막 형성 방법 KR101002493B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070140285A KR101002493B1 (ko) 2007-12-28 2007-12-28 반도체 메모리 소자의 소자 분리막 형성 방법
JP2008152811A JP2009164555A (ja) 2007-12-28 2008-06-11 半導体メモリ素子の素子分離膜形成方法
US12/137,380 US8148267B2 (en) 2007-12-28 2008-06-11 Method of forming isolation layer of semiconductor memory device
CN2008101262010A CN101471281B (zh) 2007-12-28 2008-06-26 形成半导体存储器件隔离层的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140285A KR101002493B1 (ko) 2007-12-28 2007-12-28 반도체 메모리 소자의 소자 분리막 형성 방법

Publications (2)

Publication Number Publication Date
KR20090072231A KR20090072231A (ko) 2009-07-02
KR101002493B1 true KR101002493B1 (ko) 2010-12-17

Family

ID=40799010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140285A KR101002493B1 (ko) 2007-12-28 2007-12-28 반도체 메모리 소자의 소자 분리막 형성 방법

Country Status (4)

Country Link
US (1) US8148267B2 (ko)
JP (1) JP2009164555A (ko)
KR (1) KR101002493B1 (ko)
CN (1) CN101471281B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090127648A1 (en) * 2007-11-15 2009-05-21 Neng-Kuo Chen Hybrid Gap-fill Approach for STI Formation
US8319311B2 (en) * 2009-03-16 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid STI gap-filling approach
US9953885B2 (en) * 2009-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. STI shape near fin bottom of Si fin in bulk FinFET
US8956546B2 (en) 2010-08-03 2015-02-17 Tokyo Electron Limited Substrate processing method and substrate processing apparatus
CN102543739A (zh) * 2010-12-22 2012-07-04 中芯国际集成电路制造(上海)有限公司 制作半导体器件的方法
JP5661523B2 (ja) * 2011-03-18 2015-01-28 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5599350B2 (ja) * 2011-03-29 2014-10-01 東京エレクトロン株式会社 成膜装置及び成膜方法
JP5997555B2 (ja) * 2012-09-14 2016-09-28 東京エレクトロン株式会社 エッチング装置およびエッチング方法
CN104752194B (zh) * 2013-12-27 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种具有小尺寸间隙的反射镜平坦化方法
CN105448801A (zh) * 2014-05-28 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种形成浅沟槽隔离的方法
CN105336701B (zh) * 2014-07-31 2018-09-04 中芯国际集成电路制造(上海)有限公司 用于减少硅损耗的方法
CN105514021B (zh) * 2014-10-17 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种形成harp层间介质层的方法
US9847245B1 (en) 2016-06-16 2017-12-19 Samsung Electronics Co., Ltd. Filling processes
US9899396B1 (en) 2016-12-01 2018-02-20 Macronix International Co., Ltd. Semiconductor device, fabricating method thereof, and fabricating method of memory
CN108987402A (zh) * 2017-05-31 2018-12-11 华邦电子股份有限公司 存储元件的制造方法
US10354924B2 (en) 2017-08-30 2019-07-16 Macronix International Co., Ltd. Semiconductor memory device and method of manufacturing the same
US11171206B2 (en) 2019-07-11 2021-11-09 Micron Technology, Inc. Channel conduction in semiconductor devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6030881A (en) * 1998-05-05 2000-02-29 Novellus Systems, Inc. High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US6372657B1 (en) * 2000-08-31 2002-04-16 Micron Technology, Inc. Method for selective etching of oxides
KR100505419B1 (ko) * 2003-04-23 2005-08-04 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조방법
US7081414B2 (en) 2003-05-23 2006-07-25 Applied Materials, Inc. Deposition-selective etch-deposition process for dielectric film gapfill
KR20050003011A (ko) 2003-06-30 2005-01-10 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법
US7256134B2 (en) 2003-08-01 2007-08-14 Applied Materials, Inc. Selective etching of carbon-doped low-k dielectrics
KR100671661B1 (ko) 2004-05-11 2007-01-18 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US7332408B2 (en) * 2004-06-28 2008-02-19 Micron Technology, Inc. Isolation trenches for memory devices
KR100650835B1 (ko) * 2004-10-29 2006-11-27 에스티마이크로일렉트로닉스 엔.브이. 반도체 소자의 소자분리막 형성방법
KR20060058575A (ko) 2004-11-25 2006-05-30 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR20060105857A (ko) 2005-04-04 2006-10-11 주식회사 하이닉스반도체 반도체 소자의 트렌치 소자분리막 형성방법
KR100650632B1 (ko) * 2005-11-10 2006-11-27 삼성전자주식회사 캐패시터의 제조 방법 및 이를 이용한 반도체 장치의 제조방법
KR100822604B1 (ko) 2006-02-23 2008-04-16 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
JP2009164555A (ja) 2009-07-23
CN101471281B (zh) 2013-06-12
US8148267B2 (en) 2012-04-03
US20090170321A1 (en) 2009-07-02
CN101471281A (zh) 2009-07-01
KR20090072231A (ko) 2009-07-02

Similar Documents

Publication Publication Date Title
KR101002493B1 (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100976422B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100880342B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR20080095621A (ko) 반도체 소자의 소자 분리막 형성 방법
KR101121632B1 (ko) 반도체 소자 및 비휘발성 메모리 소자의 소자분리막 형성 방법
US20070264790A1 (en) Method of manufacturing semiconductor device
KR101143630B1 (ko) 핀형 트랜지스터를 포함하는 반도체 소자 제조방법
KR100745954B1 (ko) 플래쉬 메모리 소자의 제조방법
KR100972681B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR101034950B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101060256B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100949867B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100545137B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR101002447B1 (ko) 반도체 소자의 형성 방법
KR100912988B1 (ko) 반도체 소자의 제조 방법
KR100558032B1 (ko) 반도체 소자의 트렌치 소자분리 방법
KR100822605B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR100822620B1 (ko) 반도체 소자의 제조방법
KR100932336B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
KR20060066395A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090056262A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20060001311A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090048180A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080114254A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20100058776A (ko) 플래시 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee