CN105448801A - 一种形成浅沟槽隔离的方法 - Google Patents
一种形成浅沟槽隔离的方法 Download PDFInfo
- Publication number
- CN105448801A CN105448801A CN201410231071.2A CN201410231071A CN105448801A CN 105448801 A CN105448801 A CN 105448801A CN 201410231071 A CN201410231071 A CN 201410231071A CN 105448801 A CN105448801 A CN 105448801A
- Authority
- CN
- China
- Prior art keywords
- shallow trench
- trench isolation
- material layer
- semiconductor substrate
- spacer material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 97
- 238000002955 isolation Methods 0.000 title claims abstract description 87
- 239000000463 material Substances 0.000 claims abstract description 123
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000000151 deposition Methods 0.000 claims abstract description 39
- 125000006850 spacer group Chemical group 0.000 claims description 75
- 125000001153 fluoro group Chemical group F* 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 7
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 230000008021 deposition Effects 0.000 abstract description 16
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 abstract 1
- 229910052731 fluorine Inorganic materials 0.000 abstract 1
- 239000011737 fluorine Substances 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种形成浅沟槽隔离的方法，涉及半导体技术领域。本发明的形成浅沟槽隔离的方法，在沉积隔离材料的步骤之前包括对半导体衬底进行氟残留去除处理的步骤，因此可以提高后续的沉积隔离材料的步骤的沉积速率，并降低初步形成的浅沟槽隔离之间的高度差，从而提高生产效率。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种形成浅沟槽隔离的方法。
背景技术
在半导体技术领域中，随着半导体技术的工艺节点发展到28nm以下，在形成浅沟槽隔离(STI)的工艺中，仅通过一步高纵宽比(HARP)填充已经无法满足对间隙填充能力的要求。因此，现有技术中的形成浅沟槽隔离的方法，开始采用“沉积-刻蚀-沉积”的工艺对用于容置浅沟槽隔离的沟槽进行间隙填充。其中，刻蚀的步骤用于重塑已经部分填充的沟槽的形状，具体地，用于通过刻蚀打开已经在沟槽中沉积的隔离材料以便于后续的隔离材料沉积工艺的实现以及避免在最终形成的浅沟槽隔离中形成空洞。
然而，在上述的形成浅沟槽隔离的方法中，对已经沉积的隔离材料的刻蚀往往采用SICONI刻蚀工艺，在刻蚀过程中会在半导体衬底的表面上(特别地，在沟槽内)形成氟残留。氟残留不仅会抑制隔离材料(例如氧化物)的沉积速率，造成形成浅沟槽隔离的工艺的生产效率下降；而且会导致初步形成的浅沟槽隔离(指未进行CMP处理的浅沟槽隔离)之间的具有较大的高度差，给对浅沟槽隔离进行CMP的工艺造成很大的负载。例如，在28nm工艺节点下，采用上述方法形成浅沟槽隔离时，位于半导体衬底的边缘和中心区域的初步形成的浅沟槽隔离的高度差通常在之间，这就给对浅沟槽隔离进行CMP的工艺造成了很大的负载，也会导致生产效率的下降。
由此可见，上述的形成浅沟槽隔离的方法，由于在对已经沉积的隔离材料进行SICONI刻蚀的过程中会产生氟残留，往往会抑制隔离材料的沉积速率并导致初步形成的浅沟槽隔离之间的具有较大的高度差，最终导致生产效率比较低。因此，为解决上述技术问题，有必要提出一种新的形成浅沟槽隔离的方法。
发明内容
针对现有技术的不足，本发明提出一种形成浅沟槽隔离的方法，可以降低初步形成的浅沟槽隔离之间的高度差，并提高生产效率。
本发明的一个实施例提供一种形成浅沟槽隔离的方法，所述方法包括：
步骤S101：提供形成有用于容置浅沟槽隔离的沟槽的半导体衬底，在所述沟槽内以及所述半导体衬底上沉积第一隔离材料层；
步骤S102：通过第一次刻蚀将所述第一隔离材料层位于所述沟槽内的部分去除一部分；
步骤S103：在所述第一隔离材料层上沉积第二隔离材料层，其中所述第二隔离材料层与所述沟槽相对应的部分位于所述沟槽内；
步骤S104：通过第二次刻蚀将所述第二隔离材料层位于所述沟槽内的部分去除一部分；
步骤S105：对所述半导体衬底进行氟残留去除处理；
步骤S106：在所述第二隔离材料层上沉积第三隔离材料层以完全填充所述沟槽。
可选地，在所述步骤S105中，对所述半导体衬底进行氟残留去除处理的方法包括：采用臭氧等离子体对所述半导体衬底的表面进行处理，或者，采用氢等离子体对所述半导体衬底的表面进行处理。
可选地，在采用臭氧等离子体对所述半导体衬底的表面进行处理的过程中，所采用的功率为350～600W，处理时间为1～10秒。
可选地，在采用臭氧等离子体对所述半导体衬底的表面进行处理的过程中，所采用的功率为450W，处理时间为3秒。
可选地，所述第一隔离材料、所述第二隔离材料与所述第三隔离材料的材料相同。
可选地，所述第一次刻蚀与所述第二次刻蚀为SICONI刻蚀。
可选地，在所述步骤S101中，沉积所述第一隔离材料层的方法为高纵宽比填充法。
可选地，在所述步骤S106之后还包括步骤S107：
对所述第三隔离材料进行CMP处理，以形成位于所述沟槽内的浅沟槽隔离。
可选地，在所述步骤S102与所述步骤S103之间还包括步骤S1023：
对所述半导体衬底进行氟残留去除处理。
本发明的另一个实施例提供一种形成浅沟槽隔离的方法，所述方法包括：
步骤T101：提供形成有用于容置浅沟槽隔离的沟槽的半导体衬底，在所述沟槽内以及所述半导体衬底上沉积隔离材料层；
步骤T102：通过刻蚀将所述隔离材料层位于所述沟槽内的部分去除一部分；
步骤T103：对所述半导体衬底进行氟残留去除处理；
步骤T104：在所述隔离材料层上沉积后续隔离材料层。
本发明的形成浅沟槽隔离的方法，在沉积隔离材料的步骤之前包括对半导体衬底进行氟残留去除处理的步骤，因此可以提高后续的沉积隔离材料的步骤的沉积速率，并降低初步形成的浅沟槽隔离之间的高度差，从而提高生产效率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1A至1H为本发明的一个实施例的形成浅沟槽隔离的方法的相关步骤形成的结构的剖视图；
图2为本发明的一个实施例的形成浅沟槽隔离的方法的中去除氟残留的步骤前后的氟残留的对比图；
图3为本发明的一个实施例的形成浅沟槽隔离的方法的一种流程图；
图4为本发明的另一个实施例的形成浅沟槽隔离的方法的一种流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
下面，参照图1A至1H、图2和图3来描述本发明的一个实施例的一种形成浅沟槽隔离的方法。其中，图1A至1H为本发明的一个实施例的形成浅沟槽隔离的方法的相关步骤形成的结构的剖视图；图2为本发明的一个实施例的形成浅沟槽隔离的方法的中去除氟残留的步骤前后的氟残留的对比图；图3为本发明的一个实施例的形成浅沟槽隔离的方法的一种流程图。
本实施例的形成浅沟槽隔离(STI)方法，主要包括如下步骤：
步骤A1：提供形成有用于容置浅沟槽隔离的沟槽1001的半导体衬底100，如图1A所示。
其中，沟槽1001位于半导体衬底100内，沟槽1001的个数通常为多个，具体数量在此并不进行限定。
在本实施例中，在半导体衬底100上还可以形成有位于沟槽1001两侧的硬掩膜层1002，如图1A所示。其中，硬掩膜层1002用于刻蚀形成用于容置浅沟槽隔离的沟槽1001作为硬掩膜。示例性地，硬掩膜层1002的材料为氮化硅(SiN)。
示例性地，半导体衬底100可以为单晶硅衬底、SOI衬底或其他合适的衬底。
步骤A2：在沟槽1001内以及所述半导体衬底上沉积第一隔离材料层101，如图1B所示。
其中，沉积第一隔离材料层101的方法可以为CVD或PVD以及其他合适的方法。示例性地，沉积第一隔离材料层101的方法为高纵宽比填充法(HARP)。
其中，第一隔离材料层101用于与后续沉积的其他隔离材料一并形成浅沟槽隔离(STI)，其材料可以为氧化硅或其他合适的材料。第一隔离材料层101除覆盖沟槽1001的底部与侧壁之外，还可以覆盖半导体衬底100的上表面，并且，在存在硬掩膜层1002的情况下，第一隔离材料层101覆盖硬掩膜层1002。
步骤A3：通过第一次刻蚀将第一隔离材料层101位于所述沟槽1001内的部分去除一部分，如图1C所示。
其中，将第一隔离材料层101去除一部分的目的在于，通过刻蚀打开已经在沟槽中沉积的第一隔离材料层101以便于后续的隔离材料的沉积，避免在最终形成的浅沟槽隔离中形成有空洞。
其中，第一刻蚀可以为干法刻蚀或湿法刻蚀。示例性地，所述刻蚀采用SICONI刻蚀。其中，第一次刻蚀在采用SICONI刻蚀时，通常会在半导体衬底100的表面形成氟残留(图中未示出)。但是，第一次刻蚀形成的氟残留对初步形成的浅沟槽隔离的高度差影响不是很大。
步骤A4：在第一隔离材料层101上沉积第二隔离材料层102，如图1D所示。
在本实施例中，第二隔离材料层102可以与第一隔离材料层101选用相同的材料，也可以选用不同的材料。
为便于示意，图1D中的第二隔离材料层102与第一隔离材料层101的材料相同。显然，第二隔离材料层102位于沟槽1001区域的部分仍位于沟槽1001内，即，第二隔离材料层102的与沟槽1001相对应的部分位于沟槽1001内。
其中，沉积第二隔离材料层102的方法可以为CVD或PVD以及其他合适的方法。示例性地，沉积第二隔离材料层102的方法为高纵宽比填充法(HARP)。
步骤A5：通过第二次刻蚀将第二隔离材料层102位于沟槽1001内的部分去除一部分，如图1E所示。
其中，将第二隔离材料层102去除一部分的目的在于，通过刻蚀打开已经在沟槽中沉积的第二隔离材料层102，以便于后续的隔离材料的沉积，避免在最终形成的浅沟槽隔离中形成有空洞。
其中，第二次刻蚀可以为干法刻蚀或湿法刻蚀。示例性地，第二次刻蚀采用SICONI刻蚀。其中，第二次刻蚀在采用SICONI刻蚀时，通常会在半导体衬底100上形成氟残留(图中未示出)。并且，经过实验可以发现，第二次刻蚀形成的氟残留对初步形成的浅沟槽隔离之间的高度差影响很大。
步骤A6：对所述半导体衬底100进行氟残留去除处理，如图1F所示。
示例性地，所述氟残留去除处理可以为：采用臭氧(O3)等离子体对半导体衬底100进行处理，或者，采用氢(H)等离子体对半导体衬底100进行处理。具体的处理过程，可以在反应室中进行。
示例性地，采用臭氧等离子体对所述半导体衬底的表面进行处理的过程中，所采用的功率为350～600W，处理时间为1～10秒。进一步地，所采用的功率为450W，处理时间为3秒。
在本实施例中，由于图1E并未示出氟残留，因此，图1F也未示出经过步骤A6后半导体衬底100表面上的氟残留的变化。
为示意在步骤A6前后(即，氟残留去除处理前后)半导体衬底100表面上的氟残留的变化，发明人进行了X射线光电子能谱(XPS)实验，并根据X射线光电子能谱(XPS)实验的实验结果绘制了如图2所示的对比图。由图2可知，经过氟残留去除处理，半导体衬底100表面的氟残留的浓度从2％左右降到了0.1％左右。
由于第二次刻蚀形成的氟残留对浅沟槽隔离的高度差影响很大，会限制后续的隔离材料的沉积速率，并增大位于半导体衬底的中心与边缘区域的浅沟槽隔离的高度差。因此，通过步骤A6可以提高后续的隔离材料的沉积速率，并降低位于半导体衬底的中心与边缘区域的浅沟槽隔离的高度差。
步骤A7：在第二隔离材料层102上沉积第三隔离材料层103，如图1G所示。
其中，沉积第三隔离材料层103的方法可以为CVD或PVD以及其他合适的方法。示例性地，沉积第三隔离材料层103的方法为高纵宽比填充法(HARP)。
在本实施例中，第三隔离材料层103可以与第二隔离材料层102以及第一隔离材料层101选用相同的材料，也可以选用不同的材料。示例性地，第三隔离材料层103的材料为氧化硅。
为便于示意，在图1G中，第三隔离材料层103与第二隔离材料层102以及第一隔离材料层101选用相同的材料。
示例性地，第三隔离材料层103为形成浅沟槽隔离时最后一次沉积的隔离材料，其位于沟槽1001区域的部分高于沟槽1001，如图1G所示。即，第二隔离材料层103完全填充沟槽1001。
经过沉积第三隔离材料层103，已经形成了初步的浅沟槽隔离(尚未对该初步的浅沟槽隔离进行CMP处理)。实验表明，由于本实施例相对现有技术增加了步骤A6(氟残留去除处理)，因此，沉积第三隔离材料层103的速率得到提升，并且，初步形成的浅沟槽隔离的高度差在左右，远远小于现有技术中的大小为的高度差。因此，可以降低沉积第三隔离材料层103所用的时间以及对初步形成的浅沟槽隔离进行CMP处理的时间，从而提高生产效率。
步骤A8：对第三隔离材料103进行CMP(化学机械抛光)处理，以形成位于沟槽1001内的最终的浅沟槽隔离200，如图1H所示。
其中，CMP(化学机械抛光)处理可以采用现有的各种常用的方法，此处并不进行限定。
至此，完成了本实施例的形成浅沟槽隔离的方法的关键步骤的介绍。本发明实施例的形成浅沟槽隔离的方法，在沉积隔离材料(特别地，指沉积第三隔离材料103)的步骤之前包括对半导体衬底进行氟残留去除处理的步骤，因此可以提高后续的沉积隔离材料的步骤的沉积速率，并可以降低初步形成的浅沟槽隔离之间的高度差，从而提高生产效率。
图3示出了实施例的形成浅沟槽隔离的方法的一种流程图，用于简要示出上述方法的典型流程。具体包括：
步骤S101：提供形成有用于容置浅沟槽隔离的沟槽的半导体衬底，在所述沟槽内以及所述半导体衬底上沉积第一隔离材料层；
步骤S102：通过第一次刻蚀将所述第一隔离材料层位于所述沟槽内的部分去除一部分；
步骤S103：在所述第一隔离材料层上沉积第二隔离材料层，其中所述第二隔离材料层与所述沟槽相对应的部分位于所述沟槽内；
步骤S104：通过第二次刻蚀将所述第二隔离材料层位于所述沟槽内的部分去除一部分；
步骤S105：对所述半导体衬底进行氟残留去除处理；
步骤S106：在所述第二隔离材料层上沉积第三隔离材料层。
显然，本实施例的形成浅沟槽隔离的方法的发明构思，也适用于采用除SICONI刻蚀之外的其他刻蚀方式对沉积的隔离材料进行刻蚀且也存在氟残留的情况。此外，在本实施例中，在步骤A3与步骤A4之间(即步骤S102与步骤S103之间)还可以包括对半导体衬底100进行氟残留去除处理的步骤。通过增加该步骤可以降低步骤A3后的氟残留，提高步骤A4中的隔离材料沉积速率。
本领域的技术人员可以理解，上述实施例的上述发明构思，也可以应用于其他实施例中。示例性地，采用上述实施例的发明构思的另一实施例如图4所示，包括如下步骤：
步骤T101：提供形成有用于容置浅沟槽隔离的沟槽的半导体衬底，在所述沟槽内以及所述半导体衬底上沉积隔离材料层；
步骤T102：通过刻蚀将所述隔离材料层位于所述沟槽内的部分去除一部分；
步骤T103：对所述半导体衬底进行氟残留去除处理；
步骤T104：在所述隔离材料层上沉积后续隔离材料层。
其中，在步骤T101中，在所述的在所述沟槽内以及所述半导体衬底上沉积隔离材料层的工艺之前，还可以在沟槽内形成其他隔离材料层。在步骤T104之后，还可以包括对后续隔离材料层进行刻蚀以去除其位于沟槽内的部分的一部分的步骤以及再次在沟槽内沉积隔离材料的步骤。
上述的另一实施例，由于也包括对半导体衬底进行氟残留去除处理的步骤，因此也可以提高后续的沉积隔离材料的步骤的沉积速率，并降低初步形成的浅沟槽隔离之间的高度差，从而提高生产效率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种形成浅沟槽隔离的方法，其特征在于，所述方法包括：
步骤S101：提供形成有用于容置浅沟槽隔离的沟槽的半导体衬底，在所述沟槽内以及所述半导体衬底上沉积第一隔离材料层；
步骤S102：通过第一次刻蚀将所述第一隔离材料层位于所述沟槽内的部分去除一部分；
步骤S103：在所述第一隔离材料层上沉积第二隔离材料层，其中所述第二隔离材料层与所述沟槽相对应的部分位于所述沟槽内；
步骤S104：通过第二次刻蚀将所述第二隔离材料层位于所述沟槽内的部分去除一部分；
步骤S105：对所述半导体衬底进行氟残留去除处理；
步骤S106：在所述第二隔离材料层上沉积第三隔离材料层以完全填充所述沟槽。
2.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，在所述步骤S105中，对所述半导体衬底进行氟残留去除处理的方法包括：采用臭氧等离子体对所述半导体衬底的表面进行处理，或者，采用氢等离子体对所述半导体衬底的表面进行处理。
3.如权利要求2所述的形成浅沟槽隔离的方法，其特征在于，在采用臭氧等离子体对所述半导体衬底的表面进行处理的过程中，所采用的功率为350～600W，处理时间为1～10秒。
4.如权利要求3所述的形成浅沟槽隔离的方法，其特征在于，在采用臭氧等离子体对所述半导体衬底的表面进行处理的过程中，所采用的功率为450W，处理时间为3秒。
5.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，所述第一隔离材料、所述第二隔离材料与所述第三隔离材料的材料相同。
6.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，所述第一次刻蚀与所述第二次刻蚀为SICONI刻蚀。
7.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，在所述步骤S101中，沉积所述第一隔离材料层的方法为高纵宽比填充法。
8.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，在所述步骤S106之后还包括步骤S107：
对所述第三隔离材料进行CMP处理，以形成位于所述沟槽内的浅沟槽隔离。
9.如权利要求1所述的形成浅沟槽隔离的方法，其特征在于，在所述步骤S102与所述步骤S103之间还包括步骤S1023：
对所述半导体衬底进行氟残留去除处理。
10.一种形成浅沟槽隔离的方法，其特征在于，所述方法包括：
步骤T101：提供形成有用于容置浅沟槽隔离的沟槽的半导体衬底，在所述沟槽内以及所述半导体衬底上沉积隔离材料层；
步骤T102：通过刻蚀将所述隔离材料层位于所述沟槽内的部分去除一部分；
步骤T103：对所述半导体衬底进行氟残留去除处理；
步骤T104：在所述隔离材料层上沉积后续隔离材料层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410231071.2A CN105448801A (zh) | 2014-05-28 | 2014-05-28 | 一种形成浅沟槽隔离的方法 |
| US14/703,181 US9570338B2 (en) | 2014-05-28 | 2015-05-04 | Method for forming isolation member in trench of semiconductor substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410231071.2A CN105448801A (zh) | 2014-05-28 | 2014-05-28 | 一种形成浅沟槽隔离的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105448801A true CN105448801A (zh) | 2016-03-30 |
Family
ID=54702637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410231071.2A Pending CN105448801A (zh) | 2014-05-28 | 2014-05-28 | 一种形成浅沟槽隔离的方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9570338B2 (zh) |
| CN (1) | CN105448801A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108831856A (zh) * | 2017-08-09 | 2018-11-16 | 长鑫存储技术有限公司 | 隔离沟槽的填充设备以及填充方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11380536B2 (en) * | 2020-05-05 | 2022-07-05 | Applied Materials, Inc. | Multi-step pre-clean for selective metal gap fill |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846745B1 (en) * | 2001-08-03 | 2005-01-25 | Novellus Systems, Inc. | High-density plasma process for filling high aspect ratio structures |
| CN101299417A (zh) * | 2006-12-07 | 2008-11-05 | 应用材料股份有限公司 | 薄膜处理的方法 |
| KR100869853B1 (ko) * | 2007-06-29 | 2008-11-21 | 주식회사 하이닉스반도체 | 반도체소자의 트랜치 소자분리막 형성방법 |
| CN101752291A (zh) * | 2008-12-22 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310300B1 (en) * | 1996-11-08 | 2001-10-30 | International Business Machines Corporation | Fluorine-free barrier layer between conductor and insulator for degradation prevention |
| KR101002493B1 (ko) * | 2007-12-28 | 2010-12-17 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 소자 분리막 형성 방법 |
-
2014
- 2014-05-28 CN CN201410231071.2A patent/CN105448801A/zh active Pending
-
2015
- 2015-05-04 US US14/703,181 patent/US9570338B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6846745B1 (en) * | 2001-08-03 | 2005-01-25 | Novellus Systems, Inc. | High-density plasma process for filling high aspect ratio structures |
| CN101299417A (zh) * | 2006-12-07 | 2008-11-05 | 应用材料股份有限公司 | 薄膜处理的方法 |
| KR100869853B1 (ko) * | 2007-06-29 | 2008-11-21 | 주식회사 하이닉스반도체 | 반도체소자의 트랜치 소자분리막 형성방법 |
| CN101752291A (zh) * | 2008-12-22 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108831856A (zh) * | 2017-08-09 | 2018-11-16 | 长鑫存储技术有限公司 | 隔离沟槽的填充设备以及填充方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9570338B2 (en) | 2017-02-14 |
| US20150348829A1 (en) | 2015-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8518775B2 (en) | Integration of eNVM, RMG, and HKMG modules | |
| US9679985B1 (en) | Devices and methods of improving device performance through gate cut last process | |
| US20030057184A1 (en) | Method for pull back SiN to increase rounding effect in a shallow trench isolation process | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| KR20120037747A (ko) | 반도체 장치의 제조 방법 | |
| TW201642392A (zh) | 半導體裝置結構與其形成方法 | |
| CN104835774A (zh) | 一种半导体器件的制备方法 | |
| CN105575968B (zh) | 一种嵌入式闪存及其制备方法、电子装置 | |
| CN105448801A (zh) | 一种形成浅沟槽隔离的方法 | |
| CN106356295B (zh) | 一种层间介电层的化学机械抛光方法及其器件和电子装置 | |
| CN111883417B (zh) | 一种三维存储器的制造方法 | |
| CN103681496B (zh) | 一种半导体器件的制造方法 | |
| US8633113B2 (en) | Method for fabricating a bottom oxide layer in a trench | |
| CN109216439B (zh) | 具有沟槽内渐变厚度的场板结构的半导体器件的制造方法 | |
| CN103855073A (zh) | 一种浅沟槽隔离结构的制备方法 | |
| CN106601679B (zh) | 一种半导体器件及其制作方法、电子装置 | |
| TW201436099A (zh) | 保護週邊半導體元件之結構與方法 | |
| CN103839981B (zh) | 一种半导体器件及其制造方法 | |
| CN209045527U (zh) | 浅沟槽隔离结构 | |
| CN102509711A (zh) | 一种检测浅沟槽隔离缺陷的方法 | |
| US8642419B2 (en) | Methods of forming isolation structures for semiconductor devices | |
| CN105097683A (zh) | 一种半导体器件的制造方法 | |
| US20130214392A1 (en) | Methods of forming stepped isolation structures for semiconductor devices using a spacer technique | |
| CN110364476A (zh) | 一种半导体器件的制造方法 | |
| CN109817571A (zh) | 一种平坦化处理方法以及三维存储器的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160330 |