KR100999689B1 - 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치 - Google Patents

반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치 Download PDF

Info

Publication number
KR100999689B1
KR100999689B1 KR1020080102236A KR20080102236A KR100999689B1 KR 100999689 B1 KR100999689 B1 KR 100999689B1 KR 1020080102236 A KR1020080102236 A KR 1020080102236A KR 20080102236 A KR20080102236 A KR 20080102236A KR 100999689 B1 KR100999689 B1 KR 100999689B1
Authority
KR
South Korea
Prior art keywords
light emitting
layer
semiconductor
electrode
emitting device
Prior art date
Application number
KR1020080102236A
Other languages
English (en)
Other versions
KR20100042987A (ko
Inventor
정환희
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080102236A priority Critical patent/KR100999689B1/ko
Priority to US12/580,771 priority patent/US8399890B2/en
Priority to PCT/KR2009/006029 priority patent/WO2010044645A2/en
Priority to CN2009800005708A priority patent/CN101849298B/zh
Priority to EP09820795.4A priority patent/EP2311107B1/en
Publication of KR20100042987A publication Critical patent/KR20100042987A/ko
Application granted granted Critical
Publication of KR100999689B1 publication Critical patent/KR100999689B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/40—Details of LED load circuits
    • H05B45/42—Antiparallel configurations

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 반도체 발광소자 및 그 제조방법, 이를 구비한 발광 장치에 관한 것이다.
실시 예에 따른 반도체 발광소자는, n개(n ≥ 2)가 직렬로 연결된 발광 구조물; 상기 n개의 발광 구조물 중 적어도 한 발광 구조물 위에 연결된 전극층; 인접한 상기 발광 구조물 사이를 절연시켜 주는 절연층; 상기 적어도 한 발광 구조물 아래에 제2전극을 포함한다.
LED, 교류전압

Description

반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치{Semiconductor light emitting device and fabrication method thereof, light emitting apparatus having the same}
실시 예는 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적, 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ족 질화물 반도체는 통상 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 이루어져 있다.
발광 다이오드(Light Emitting Diode : LED)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
이러한 질화물 반도체 재료를 이용한 LED 혹은 LD는 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 핸드폰의 키패드 발광부, 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다.
실시 예는 교류전압용 반도체 발광소자 및 이를 구비한 발광 장치를 제공한다.
실시 예는 n개의 발광 구조물을 갖는 반도체 발광소자 및 이를 구비한 발광 장치를 제공한다.
실시 예는 n개의 발광 구조물이 직렬로 연결된 반도체 발광소자 및 그 제조방법을 제공한다.
실시 예는 n개의 발광 구조물을 갖는 복수개의 반도체 발광소자를 직렬, 병렬 또는 역 병렬로 연결한 발광 장치를 제공한다.
실시 예는 n개의 발광 구조물이 직렬로 연결된 적어도 하나의 반도체 발광소자를 패키지화할 수 있도록 한 발광장치를 제공한다.
실시 예에 따른 반도체 발광소자는, n개(n ≥ 2)가 직렬로 연결된 발광 구조물; 상기 n개의 발광 구조물 중 적어도 한 발광 구조물 위에 연결된 전극층; 인접한 상기 발광 구조물 사이를 절연시켜 주는 절연층; 상기 적어도 한 발광 구조물 아래에 제2전극을 포함한다.
실시 예에 따른 반도체 발광소자는, 전극층; 상기 전극층 아래에 n개(n ≥ 2)가 병렬로 형성된 n개의 발광 구조물; 상기 각 발광 구조물 아래에 제2전극을 포함한다.
실시 예에 따른 발광 장치는, n개(n ≥ 2)가 직렬로 연결된 발광 구조물; 상기 n개의 발광 구조물 중 적어도 한 발광 구조물 위에 연결된 전극층; 인접한 상기 발광 구조물 사이를 절연시켜 주는 절연층; 상기 직렬로 연결된 제n발광 구조물 아래에 제2전극을 포함하는 복수개의 반도체 발광소자; 상기 복수개의 반도체 발광 소자를 서로 연결해 주는 연결수단을 포함한다.
실시 예에 다른 반도체 발광소자 제조방법은, n개의 발광 구조물(n≥2)을 형성하는 단계; 상기 n개의 발광 구조물의 적어도 한 발광 구조물 위에 연결되는 전극층을 형성하는 단계; 인접한 상기 발광 구조물 사이를 절연시켜 주는 제2절연층을 형성하는 단계; 인접한 상기 발광 구조물을 직렬로 연결하는 단계; 제n발광 구조물의 아래에 제2전극을 형성하는 단계를 포함한다.
실시 예는 교류 전원으로 구동되는 반도체 발광소자를 제공할 수 있다.
실시 예는 고전압 교류 전원용 반도체 발광 소자를 구동시켜 줄 수 있다.
실시 예는 열적으로도 안정적인 반도체 발광소자를 제공할 수 있다.
실시 예는 복수개가 직렬로 연결된 발광 구조물을 갖는 복수개의 반도체 발광소자를 직렬, 병렬 또는 역 병렬로 연결한 교류 구동용 발광 장치를 제공할 수 있다.
이하, 첨부된 도면을 참조하여 실시 예를 설명하면 다음과 같다. 이하, 실시 예를 설명함에 있어서, 각 층의 위 또는 아래는 도면을 참조하여 설명하기로 한다.
도 1은 제1실시 예에 따른 제1반도체 발광소자를 나타낸 측 단면도이다.
도 1을 참조하면, 제1반도체 발광소자(100)는 복수개의 발광 구조물(135: A1~A6), 오믹 접촉층(140), 구조물 연결층(145), 제1절연층(150), 제2절연층(155), 전극층(160), 전도성 지지부재(170)를 포함한다.
상기 제1반도체 발광소자(100)는 적어도 2개 또는 n개(n ≥ 2)의 발광 구조물을 포함할 수 있으며, 이하에서는 설명의 편의를 위해 도면에 개시된 구조를 참조하여 설명하기로 한다. 상기 각 발광 구조물의 사이즈는 서로 동일한 사이즈 또는 다른 사이즈로 제조할 수 있으며, 이에 대해 한정하지는 않는다.
상기 복수개의 발광 구조물(135: A1~A6)은 직렬로 연결되며 발광하게 된다. 상기 제1발광 구조물(A1)은 제1전극(101)이 연결되며, 상기 제6발광 구조물(A6)은 제2전극(103)이 연결된다. 상기 제1 및 제2전극(101,103)은 패드로 기능할 수 있다. 상기 제1전극(101)은 형성하지 않을 수도 있다.
상기 발광 구조물(135: A1~A6)은 제 1도전형 반도체층(110), 활성층(120), 제 2도전형 반도체층(130)을 포함한다. 상기 제 1도전형 반도체층(110)은 n형 반도체층으로 구현될 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다.
상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120)은 단일 또는 다중 양자우물 구조로 형성되는 데, 예컨대, InGaN 우물층/GaN 장벽층을 한 주기로 하여, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 상기 활성층(120)은 발광 재료에 따라 성장 물질이 변경될 수 있으며, 이에 대해 한정하지는 않는다. 상기 활성층(120) 위 또는/및 아래에는 도전형 클래드층이 형성될 수도 있다.
상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성되며, 상기 제 2도전형 반도체층(130)은 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있다. 상기 p형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다. 상기 p형 도펀트는 Mg, Be, Zn 등의 원소계열을 포함한다.
또한 상기 제 2도전형 반도체층(130) 위에는 제 3도전형 반도체층(미도시)을 형성할 수 있다. 또한 상기 제 1도전형 반도체층(110)이 p형 반도체층이고, 제 2도전형 반도체층(130)이 n형 반도체층으로 구현될 수도 있다. 여기서, 상기 제 3도전형 반도체층은 상기 제 2도전형 반도체층(130)이 n형 반도체층인 경우, p형 반도체층으로 형성되며, 상기 제 2도전형 반도체층(130)이 p형 반도체층인 경우, n형 반도체층으로 구현될 수 있다. 상기 발광 구조물(135: A1~A6)는 np 접합, pn 접합, npn 접합, pnp 접합 구조 중 적어도 하나를 포함할 수 있다.
상기 발광 구조물(135: A1~A6)의 제2도전형 반도체층(130) 위에는 오믹 접촉층(140)이 형성된다. 상기 오믹 접촉층(140)은 오믹 특성이 좋은 물질 예컨대, ITO, Pt, Ni, Au, Rh, Pd 중 적어도 하나 또는 복수개의 혼합한 물질 중에서 선택적으로 형성될 수 있으며, 또한 소정의 패턴으로 형성될 수 있다. 상기 오믹 접촉층(140)은 형성하지 않을 수도 있다.
상기 오믹 접촉층(140) 위에는 제1절연층(150) 및 전극층(160)이 형성된다. 상기 제1절연층(150)은 SiO2, Si3N4, Al2O3, TiO2 등의 절연 물질 중에서 형성될 수 있다. 상기 제1절연층(150)은 인접한 발광 구조물들을 서로 오픈시켜 주기 위해 형성되는 데, 예컨대, 제2발광 구조물(A2) 위의 오믹 접촉층(140) 위에 형성되어 제1 및 제3발광 구조물(A1,A3) 위의 오믹 접촉층(140)의 일부까지 연장되고, 상기 제1절연층(150)의 연장된 부분이 에칭 과정에 의해 노출되므로, 인접한 발광 구조물(A1,A2,A3) 사이를 절연시켜 줄 수 있다.
상기 제1절연층(150)은 짝수번째의 발광 구조물(예: A2,A4,A6) 위에 형성되어, 좌/우측으로 일부 연장되는 구조로 형성될 수 있다. 상기 전극층(160)은 홀수번째(또는 짝수번째)의 발광 구조물(예: A1,A3,A5)과 전기적으로 연결되는 배치 구조로 형성될 수 있다. 상기 제1절연층(150)과 상기 전극층(160)의 형성 구조는 변경될 수 있으며, 이에 대해 한정하지는 않는다. 또한 상기 전극층(160)을 통해 열 방출이 이루어질 수 있다.
상기 전극층(160)은 상기 오믹 접촉층(140) 및 상기 제1절연층(150) 위에 형성된다. 상기 전극층(160)은 예컨대, 홀수 번째의 발광 구조물(예: A1,A3,A5) 위의 오믹 접촉층(140)을 통해 상기 제2도전형 반도체층(130)과 전기적으로 연결된다. 상기 전극층(160)은 각 발광 구조물(135: A1~A6) 중에서 홀수 번째의 발광 구조물(A1,A3,A5)에 안정적인 전원을 공급하게 된다. 여기서, 상기 전극층(160)은 다른 예로서, n개의 발광 구조물 중에서 일정 번째의 오믹 접촉층, 또는 모든 오믹 접촉층, 또는 어느 하나 또는 복수개의 오믹 접촉층과 연결될 수 있으며, 이에 대해 한 정하지는 않는다.
상기 전극층(160)은 예컨대, Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 합금 중에서 선택적으로 형성될 수 있다.
여기서, 상기 발광 구조물(A1~A6) 위에는 상기 제1절연층(150) 또는/및 전극층(160)이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 전극층(160) 위에는 전도성 지지부재(170)가 형성된다. 상기 전도성 지지부재(170)는 베이스 기판으로서 기능하며, 구리, 금, 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO 등)과 같은 물질 중에서 선택적으로 형성될 수 있다. 상기 전도성 지지부재(170)는 상기 전극층(160)을 통해 일부 발광 구조물(A1,A3,A5)의 제2도전형 반도체층(130)과 전기적으로 연결된다.
상기 발광 구조물(135: A1~A6)과 오믹 접촉층(140)의 측벽에는 제2절연층(155)이 형성된다. 상기 제2절연층(155)은 각 발광 구조물(135: A1~A6) 및 오믹 접촉층(140)을 전기적으로 분리시켜 주기 위해, 각 발광 구조물(135) 및 오믹 접촉층(140)의 일측 측벽에 형성되며, 타단이 상기 제1절연층(150)까지 연장된다.
상기 구조물 연결층(145)은 인접한 발광 구조물의 서로 다른 도전형 반도체층(예: 110,130)을 전기적으로 연결해 준다. 예컨대, 상기 구조물 연결층(145)은 제1발광 구조물(A1)의 제1도전형 반도체층(110)과 상기 제2발광 구조물(A2)의 제2도전형 반도체층(140)에 전기적으로 연결되며, 이러한 방식으로 n개의 발광 구조물들을 직렬로 연결시켜 줄 수 있다. 보다 구체적으로, 상기 구조물 연결층(145)은 상기 제2절연층(155)을 따라 형성되는 데, 일단은 상기 제1발광 구조물(예: A1)의 제1도전형 반도체층(110)에 연결되고, 타단은 상기 제2발광 구조물(A2) 위의 오믹 접촉층(140)에 연결된다. 이러한 구조물 연결층(145)을 이용하여 6개의 발광 구조물(A1~A6) 사이를 직렬로 연결시켜 줄 수 있다.
또한 상기 제6발광 구조물(A6)의 제1도전형 반도체층(110)의 아래에는 제2전극(103)이 형성되고, 상기 제1발광 구조물(A1)에 연결된 오믹 접촉층(140)의 아래에는 제1전극(101)이 형성된다. 상기 제1전극(101) 및 상기 제2전극(103)은 와이어를 통해 마운트 기판의 배선 패턴과 연결될 수 있다. 또한 상기 제1전극(101)은 상기 오믹 접촉층(140)이 아닌 제2도전형 반도체층(130)에 형성되거나, 형성하지 않을 수 있다. 이때 상기 제1전극(101)을 형성되지 않는 경우, 활성층의 크기를 개선시켜 줄 수 있다.
상기 제1전극(101)과 제2전극(103) 사이에는 복수개의 발광 구조물(A1~A6)이 상기 구조물 연결층(145)에 의해 직렬로 연결된다. 상기 제1전극(101) 및 제2전극(103)에는 AC 전원이 공급되면 복수개의 발광 구조물(A1~A6)이 구동된다. 즉, 상기 제1반도체 발광소자(100)에 인가되는 교류 전원 크기는 상기 발광 구조물(135)들의 구동 전압의 합의 전압과 대응될 수 있다. 예를 들어, 220V 교류 전압하에서 3.5V 구동용 발광 구조물(135)은 약 60 개가 직렬로 연결될 수 있다. 또한, 110V 교류 전압에서, 3.5V 구동용 발광 구조물(135)은 대략 30개가 직렬로 연결될 수 있다. 이때 상기 제1 및 제2발광 구조물(A1,A2) 또는 제3 및 제4발광 구조물(A3,A4)이 불량이거나 고장이 나더라도, 일부 발광 구조물은 발광할 수 있게 된다.
여기서, 상기 발광 구조물(135)의 구동 전압은 변경될 수 있으며, 상기 구동 전압의 변경되면 발광 구조물의 연결 개수도 변경될 수 있다. 또한 상기 제1반도체 발광소자(100)는 별도의 정류기 없이 구동될 수 있다.
또한 제1실시 예는 A1,A3,A5의 순서에 해당되는 홀수 번째의 발광 구조물(135)은 전도성 지지부재(170) 및 전극층(160)을 통해 제1전극(101)에 인가되는 전원을 인가해 줄 수 있어, 전 영역에서 발광 구조물(135)들이 균일한 크기로 발광할 수 있다.
또한 도 2는 제1실시 예에 따른 제2반도체 발광소자를 나타낸 측 단면도이다.
도 2를 참조하면, 제2반도체 발광소자(100B)는 도1의 제1반도체 발광소자(100)과 동일한 구조이며, 복수개의 발광 구조물(B1~B6)가 형성되고, 양끝에는 제1전극(105)과 제2전극(107)이 형성된다.
상기 제2반도체 발광소자(100B)는 도 1의 제1반도체 발광소자(100)와 하나의 회로 그룹으로 연결될 수 있다. 즉, 도 1의 제1반도체 발광소자(100)와 도 2의 제2반도체 발광소자(100B)는 서로 직렬, 병렬 또는 역 병렬로 연결되어 발광 장치로 구성될 수 있다.
도 3은 제2실시 예에 따른 발광 장치를 나타낸 도면이다. 상기 제2실시 예는 도 1의 제1반도체 발광소자(100)와 도 2의 제2반도체 발광소자(100B)를 역 병렬로 연결한 회로도이다.
도 3을 참조하면, 발광 장치(191)는 제1반도체 발광소자(100) 및 상기 제2반도체 발광소자(100B)를 서로 역 병렬로 연결한 구성이다. 즉, 상기 제1반도체 발광 소자(100)는 제 1방향으로 배치하고, 상기 제2반도체 발광소자(100B)는 상기 제1방향과 반대 방향인 제2방향으로 배치된다. 이에 따라 상기 제1반도체 발광소자(100)의 제2전극(103)은 상기 제2반도체 발광소자(100B)의 제1전극(105) 또는/및 전극층(도 2의 160)에 연결되며, 그 연결 노드는 AC 전원의 일단에 연결된다. 상기 제1반도체 발광소자(100)의 제1전극(101) 및/또는 전극층(도 1의 160)은 상기 제2반도체 발광소자(100B)의 제2전극(107)에 연결되며, 그 연결 노드는 AC 전원의 타단에 연결된다.
상기 AC 전원은 상기 제1반도체 발광소자(100)와 제2반도체 발광소자(100B)로 교대로 흐르게 된다. 이때 전원 주파수를 조절함으로써, LED 온/오프 주기가 달라질 수 있다.
상기 발광장치(191)는 상기 제1반도체 발광소자(100)와 상기 제2반도체 발광소자(100B)를 역 병렬로 연결함으로써, 별도의 정류기 없이 AC 전원에 의해 구동될 수 있다. 또한 발광 장치(191)는 직렬로 연결된 발광 구조물 중 일부 발광 구조물들이 불량이더라도 다른 발광 구조물은 정상적으로 구동하게 된다.
도 4는 제3실시 예에 따른 발광 장치를 나타낸 구성도이다.
도 4를 참조하면, 발광장치(192)는 제3반도체 발광소자(100C)와 제4반도체 발광소자(100D)를 역 병렬로 연결한 구조이다. 상기 제3반도체 발광소자(100C)는 n개의 발광 구조물(A1~An)이 직렬로 형성되며, 제 1방향으로 배치된다. 제4반도체 발광소자(100D)는 n개의 발광 구조물(B1~Bn)이 직렬로 형성되며, 제2방향으로 배치된다.
AC 전압이 220V인 경우, 각 발광 구조물(A1~An, B1~Bn)의 구동 전압이 3.5V이면, 상기 제3반도체 발광소자(100C)의 발광 구조물(A1~An)은 60개가 직렬로 연결되어 형성되며, 상기 제4반도체 발광소자(100D)의 발광 구조물(B1~Bn)은 60개가 직렬로 연결되어 형성된다. 상기 AC 전압과 각 발광 구조물의 구동 전압에 따라 상기 반도체 발광소자(100C,100D)의 발광 구조물(A1~An, B1~Bn)의 개수는 변경될 수 있다.
또한 상기 발광 장치(192)의 입력 단에는 저항(R1,R2)이 연결될 수 있다. 상기 저항(R1,R2)을 연결하여 상기 제3반도체 발광소자(100C)의 발광 구조물(A1~An)과 상기 제4반도체 발광소자(100D)의 발광 구조물(B1~Bn)의 개수를 줄여줄 수 있다.
상기 제3반도체 발광소자(100C)와 상기 제4반도체 발광소자(100D)는 서로 역 병렬로 연결된 발광 장치로서, 교류 전원을 이용한 조명 장치로 사용될 수 있다.
또한 발광 장치(193)는 직렬로 연결된 발광 구조물 중 일부 발광 구조물들이 불량이더라도 다른 발광 구조물은 정상적으로 구동하게 된다.
도 5는 제4실시 예에 따른 발광 장치를 나타낸 구성도이다.
도 5를 참조하면, 발광장치(193)는 복수개의 제3반도체 발광소자(100C)를 직렬로 연결해 줄 수 있다. 이때 전원 주파수를 일반 주파수보다 배 이상으로 증가시켜 주어 조명 장치로 기능하게 할 수 있다.
도 6은 제5실시 예에 따른 발광 장치를 나타낸 구성도이다.
도 6을 참조하면, 발광장치(194)는 복수개의 제5및 제6반도체 발광소 자(100E,100F)와 정류기(180)를 포함한다. 상기 정류기(180)는 브리지 다이오드로 구현될 수 있으며, 상기 정류기(180)는 제5반도체 발광소자(100E) 및 제6반도체 발광소자(100F)를 교대로 구동시켜 줄 수 있다.
따라서, 상기 발광 장치(194)는 AC 교류 전원이 정류기(180)를 통해 복수개가 역 병렬로 연결된 반도체 발광소자(100E,100F)를 통해 흐르게 된다. 또한 발광 장치(194)는 직렬로 연결된 발광 구조물 중 일부 발광 구조물들이 불량이더라도 다른 발광 구조물은 정상적으로 구동하게 된다.
도 7은 제6실시 예에 따른 발광 장치를 나타낸 도면이다.
도 7을 참조하면, 발광 장치(195)는 복수개의 반도체 발광소자(100C)를 서로 병렬로 연결할 수 있다.
도 8 내지 도 14는 제1실시 예에 따른 제1반도체 발광소자 제조 과정을 나타낸 도면이다.
도 8을 참조하면, 기판(109) 위에는 제 1도전형 반도체층(110)이 형성하고, 상기 제 1도전형 반도체층(110) 위에는 활성층(120)이 형성되며, 상기 활성층(120) 위에는 제 2도전형 반도체층(130)이 형성된다.
상기 기판(109)은 사파이어 기판(Al203), GaN, SiC, ZnO, Si, GaP, InP, 그리고 GaAs 등으로 이루어진 군에서 선택될 수 있다. 이러한 기판(109) 위에는 버퍼층 또는/및 언도프드 반도체층이 형성될 수도 있으며, 박막 성장 후 분리 또는 제거될 수도 있다.
상기 제 1도전형 반도체층(110)은 n형 반도체층으로, 상기 제 2도전형 반도 체층(130)은 p형 반도체층으로 구현할 수 있으며, 상기 n형 반도체층은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있고, n형 도펀트(예; Si, Ge, Sn , Se, Te 등)가 도핑된다. 상기 p형 반도체층은 Mg와 같은 p형 도펀트가 도핑되며, GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN 등과 같은 화합물 반도체 중 어느 하나로 이루어질 수 있다.
도 9를 참조하면, 상기 제2도전형 반도체층(130) 위에는 오믹 접촉층(140)이 형성되며, 오믹 접촉층(140)은 ITO, Pt, Ni, Au, Rh, Pd 중 적어도 하나 또는 복수개의 합금 중에서 선택적으로 형성될 수 있다.
도 10을 참조하면, 상기 오믹 접촉층(140) 위에는 제1절연층(150) 및 전극층(160)이 형성된다. 상기 제1절연층(150)은 인접한 발광 구조물을 전기적으로 절연시켜 주기 위해 일정 간격으로 이격되어 형성되며, 그 재질은 SiO2, Si3N4, Al2O3, TiO2 등의 절연 물질을 선택적으로 이용할 수 있다.
상기 전극층(160)은 상기 오믹 접촉층(140) 및 상기 제1절연층(150) 위에 형성되며, 그 재질은 Al, Ag, Pd, Rh, Pt 등 중에서 적어도 하나 또는 합금 등으로 이루어질 수 있다.
도 11을 참조하면, 상기 전극층(160) 위에는 전도성 지지부재(170)가 형성된다. 상기 전도성 지지부재(170)는 반도체 발광소자를 지지하는 베이스 기판으로 이용될 수 있으며, 그 재질은 구리, 금, 캐리어 웨이퍼(예: Si, Ge, GaAs, ZnO 등) 등으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
도 11 및 도 12을 참조하면, 상기 기판(109)을 제거하게 된다. 상기 기판(109)의 제거 방법은 물리적 및/또는 화학적 제거 방법을 이용할 수 있다. 상기 물리적 제거 방법은 레이저 리프트 오프(LLO : Laser Lift Off) 과정으로서, 상기 기판(109)에 일정 영역의 파장을 가지는 레이저를 조사하는 방식(LLO : Laser Lift Off)으로 상기 기판(109)을 분리하게 된다. 상기 화학적 제거 방법은 상기 기판(109)과 제 1도전형 반도체층(110) 사이에 다른 반도체층(예: 버퍼층)이 형성된 경우, 습식 식각액을 이용하여 상기 버퍼층을 제거하여, 상기 기판을 분리할 수도 있다. 상기 기판(109)이 제거된 제 1도전형 반도체층(110)의 표면에 대해 ICP/RIE(Inductively coupled Plasma/Reactive Ion Etching) 방식으로 연마하는 공정을 수행할 수 있다.
이때, 상기 오믹 접촉층(150)은 상기 제 2도전형 반도체층(130) 및 전도성 지지부재(170) 사이의 접착력을 강화시켜 주어, 외부 충격으로부터 보호하게 된다. 이에 따라 반도체 발광소자의 전기적인 신뢰성을 개선시켜 줄 수 있다.
도 13 및 도 14를 참조하면, 상기 제1도전형 반도체층(110)에서 제2도전형 반도체층(130)까지 메사 에칭하여 복수개의 발광 구조물(A1~An)로 분리하게 된다. 즉, 상기 발광 구조물(A1~An) 사이의 경계를 습식 또는/및 건식 식각 공정을 통해 에칭하여 복수개의 발광 구조물(A1~An)로 분리하게 된다.
상기 발광 구조물(A1~An) 위의 오믹 접촉층(140)까지 에칭하여 상기 오믹 접촉층(140) 및 제1절연층(150)을 노출시켜 준다. 여기서, 상기 오믹 접촉층(140)은 상기 제2도전형 반도체층(130)의 외측으로 노출될 수 있도록 에칭되며, 상기 에칭 영역에는 상기 제1절연층(150)이 노출된다.
상기 발광 구조물(A1~An)의 일측 측벽에는 제2절연층(155)이 형성된다. 상기 제2절연층(155)은 상기 에칭 영역에서 상기 발광 구조물(A1~An)의 제1도전형 반도체층(110), 활성층(120) 및 제2도전형 반도체층(130), 오믹 접촉층(140)의 측벽에 형성되어, 상기 발광 구조물(A1~An) 사이를 전기적으로 완전하게 분리시켜 준다.
상기 제2절연층(155)의 일측에는 구조물 연결층(145)이 형성된다. 상기 구조물 연결층(145)은 인접한 발광 구조물의 서로 다른 도전형 반도체층을 전기적으로 연결시켜 준다. 상기 제1구조물 연결층(145)은 상기 제1발광 구조물(A1)의 제1도전형 반도체층(110)과 제2발광 구조물(A2) 위의 오믹 접촉층(140)을 연결해 주며, 제2구조물 연결층(145)은 상기 제2발광 구조물(A2)의 제1도전형 반도체층(110)과 제3발광 구조물(A3) 위의 오믹 접촉층(140)을 연결해 준다. 이러한 방식으로 구조물 연결층을 이용하여 n개의 발광 구조물(A1~An)을 직렬로 연결시켜 줄 수 있다.
또한 상기 제1발광 구조물(A1) 위의 오믹 접촉층(140)에는 제1전극(101)이 형성되며, 상기 제n발광 구조물(An)의 제1도전형 반도체층(110) 아래에는 제2전극(103)이 형성된다. 상기 제1전극(101) 및 제2전극(103)은 패드로 구현된다.
상기 반도체 발광소자(100)는 복수개의 발광 구조물(A1~An)을 직렬로 연결되며, 일자 형태 또는 절곡된 형태, 타원 형태 등으로 다양한 형태로 배열할 수 있다.
도 15는 제7실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제7실시 예를 설명함에 있어서, 상기 도1과 동일한 부분에 대해서는 동일 부호로 처리하 며, 도1의 설명을 참조하여 설명하기로 한다.
도 15를 참조하면, 반도체 발광소자(100G)의 제1발광 구조물 내지 제6발광 구조물(A1-A6)은 아래에 제2전극(103)이 각각 형성하고, 상기 제1발광 구조물 내지 제6발광 구조물(A1-A6)의 위에는 오믹 접촉층(150)의 일부가 전극층(160)과 전기적으로 각각 연결된다.
이러한 반도체 발광소자(100G)는 상기 전극층(160) 아래에 6개의 발광 구조물(A1-A6)을 서로 병렬로 연결하여, 개별적으로 또는 병렬로 구동시켜 줄 수 있다.
도 16은 제8실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제8실시 예를 설명함에 있어서, 상기 도1과 동일한 부분에 대해서는 동일 부호로 처리하며, 도1의 설명을 참조하여 설명하기로 한다.
도 16을 참조하면, 반도체 발광소자(100H)는 제1발광 구조물(A1) 위의 오믹 접촉층(140)에 전극층(160) 또는/및 제1전극(101)에 연결시키고, 상기 제2발광 구조물 내지 제6발광 구조물(A2~A6)의 오믹 접촉층(140)과 전극층(160) 사이에 절연층(150)을 배치하게 된다. 이 경우에는, 6개의 발광 구조물(A1~A6)이 직렬로 연결된다.
도 17은 제9실시 예에 따른 반도체 발광소자를 나타낸 측 단면도이다. 제9실시 예를 설명함에 있어서, 상기 도1과 동일한 부분에 대해서는 동일 부호로 처리하며, 도1의 설명을 참조하여 설명하기로 한다.
도 17을 참조하면, 반도체 발광소자(100J)는 제2, 제4 및 제6발광 구조물(A2,A4,A6)의 아래에 제2전극(103)을 형성하고, 제1, 제3 및 제5발광 구조 물(A1,A3,A5) 위에 오믹 접촉층(140)의 일부에 전극층(160)이 전기적으로 연결된다. 상기 제1발광 구조물(A1)에는 제1전극(101)이 형성되지 않을 수도 있다.
상기 반도체 발광 소자(100J)는 2개 발광 구조물(A1,A2)(A3,A4)(A5,A6)을 하나의 그룹으로 병렬 연결하고, 1개의 그룹 내의 발광 구조물(A1,A2)(A3,A4)(A5,A6)은 구조물 연결층(145)에 의해 서로 직렬로 연결된다. 이에 따라, 6개의 발광 구조물(A1~A6) 중 일정 그룹을 직렬로 연결하고, 각 그룹을 서로 병렬로 연결하여 구동할 수 있다.
도 18은 제10실시 예에 따른 발광 장치를 나타낸 측 단면도이다.
도 18을 참조하면, 발광 장치(200)는 사이드 뷰 타입의 패키지로서, 반도체 발광소자(100), 캐비티(213)를 갖는 패키지 몸체(210), 복수개의 리드 프레임(231,230)을 포함한다.
상기 반도체 발광소자(100)는 1개로 배치되거나 복수개가 직렬, 병렬 또는 역 병렬로 배치될 수 있다.
상기 반도체 발광소자(100)는 상기 패키지 몸체(210)의 상부에 형성된 캐비티(213)에 배치되며, 상기 캐비티(213)에는 복수개의 리드 프레임(231,230)이 오픈된 구조로 형성되고, 어느 한 리드 프레임(231)에 반도체 발광소자(100)가 전도성 접착제로 부착된다. 또한 상기 리드 프레임(230,231)의 양단은 외부 전극(232,233)으로 기능하게 된다.
상기 반도체 발광소자(100)는 와이어(215)로 리드 프레임(230)에 연결됨으로써, 전원을 공급받을 수 있다. 여기서, 캐비티(213) 내에 복수개의 반도체 발광소 자가 배치된 경우, 와이어로 서로 연결할 수도 있으며, 이에 대해 한정하지는 않는다.
상기 캐비티(213)에는 투명한 실리콘 또는 에폭시 등의 수지물이 형성될 수 있다. 또한 상기 캐비티(213)에는 형광체가 첨가된 수지물이 형성될 수 있다. 또한 상기 캐비티(213)의 측면은 경사지게 형성되어, 광의 반사량을 개선시켜 줄 수 있다.
상기 패키지 몸체(210)는 기판(미도시)에 탑재함으로써, 사이드 뷰 형태의 발광 장치로 제공될 수 있다.
도 19은 제11실시 예에 따른 발광 장치의 측 단면도이다.
도 19을 참조하면, 발광 장치(300)는 탑 뷰(TOP VIEW) 형태의 패키지이다. 상기 발광 장치(300)는 실리콘 재질의 패키지 몸체(310), 복수개의 전극층(310,314), 반도체 발광소자(100)를 포함한다.
상기 패키지 몸체(310)의 표면에는 전기적으로 오픈된 복수개의 전극층(310,314)이 형성된다. 상기 전극층(310,314)과 패키지 몸체(310) 사이에는 다른 층 예컨대, 씨드층 또는 절연층 등이 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상기 패키지 몸체(310)의 상부에는 캐비티(311)가 형성되며, 상기 캐비티(311)에 노출된 어느 한 전극층(310)에는 상기 반도체 발광소자(100)가 전도성 접착제로 부착된다.
상기 반도체 발광소자(100)는 와이어(315)로 전극층(314)에 연결된다.
상기 반도체 발광소자(100)는 단일개로 탑재되거나 복수개로 탑재될 수 있다. 복수개의 반도체 발광소자(100)는 직렬로 연결하거나 병렬 또는 역 병렬로 연결할 수 있다. 상기 패키지 몸체(310)의 배면을 통해 전원을 공급받아 반도체 발광소자가 구동됨으로써, 탑 뷰 형태의 발광 장치로 구현될 수 있다.
또한 복수개의 반도체 발광소자를 서로 연결시켜 주는 연결 수단으로서, 기판의 배선 패턴, 리드 프레임, 전극층, 와이어 등을 선택적으로 포함할 수 있다.
실시 예에 따른 반도체 발광소자는 휴대 단말기 및 노트북 컴퓨터 등에 라이트 유닛으로 제공되거나, 조명장치 및 지시 장치 등에 다양하게 적용될 수 있다.
상기의 실시 예를 설명함에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "directly"와 "indirectly"의 의미를 모두 포함한다. 또한 각 층의 두께는 일 예이며 도면으로 한정하지는 않는다.
이상에서 본 발명에 대하여 그 바람직한 실시 예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시 예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 제1실시 예에 따른 제1반도체 발광소자를 나타낸 측 단면도.
도 2는 제1실시 예에 따른 제2반도체 발광소자를 나타낸 측 단면도.
도 3은 제2실시 예에 따른 발광 장치를 나타낸 구성도.
도 4는 제3실시 예에 따른 발광 장치를 나타낸 구성도.
도 5는 제4실시 예에 따른 발광 장치를 나타낸 구성도.
도 6은 제5실시 예에 따른 발광 장치를 나타낸 구성도.
도 7은 제6실시 예에 따른 발광 장치를 나타낸 구성도.
도 8 내지 도 14는 제1실시 예에 따른 제1반도체 발광소자의 제조과정을 나타낸 도면.
도 15는 제7실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.
도 16은 제8실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.
도 17은 제9실시 예에 따른 반도체 발광소자를 나타낸 측 단면도.
도 18은 제10실시 예에 따른 발광 장치를 나타낸 측 단면도.
도 19는 제11실시 예에 따른 발광 장치를 나타낸 측 단면도.

Claims (23)

  1. 복수의 화합물 반도체층을 포함하며 n개(n ≥ 2)가 서로 이격되어 배열된 n개의 발광 구조물;
    상기 n개의 발광 구조물 중 첫 번째 제1발광 구조물에 연결된 제2전극;
    상기 각 발광 구조물 아래에 배치된 복수의 오믹 접촉층;
    상기 오믹 접촉층의 아래에 배치된 제1절연층;
    상기 발광 구조물 사이를 절연시켜 주는 제2절연층;
    상기 발광 구조물들을 직렬로 연결해 주는 구조물 연결층; 및
    상기 제1절연층 아래에 배치되며, 일부는 상기 n개의 발광 구조물 중 n번째 제n발광 구조물 아래에 배치된 상기 오믹 접촉층에 전기적으로 연결된 전극층을 포함하는 반도체 발광소자.
  2. 제1항에 있어서, 상기 전극층은 Al, Ag, Pd, Rh, Pt 중에서 적어도 하나 또는 합금 중에서 선택되는 반도체 발광소자.
  3. 제1항에 있어서,
    상기 전극층 아래에 형성된 전도성 지지부재를 포함하는 반도체 발광소자.
  4. 제 1항에 있어서,
    상기 각 발광 구조물은 제1도전형 반도체층; 상기 제1도전형 반도체층 아래에 활성층; 및 상기 활성층 아래에 제2도전형 반도체층을 포함하는 반도체 발광소자.
  5. 제 4항에 있어서,
    상기 제2절연층은 상기 각 발광 구조물의 일측 측벽에서 상기 각 발광 구조물의 아래에 배치된 오믹 접촉층의 일측 측벽까지 연장되며,
    상기 각 구조물 연결층은 상기 제2절연층 상에 배치되어, 인접한 제2 및 제3발광 구조물 중 상기 제2발광 구조물의 아래에 배치된 오믹 접촉층과 상기 제3발광 구조물의 제1도전형 반도체층에 연결되는 반도체 발광소자.
  6. 제 1항에 있어서,
    상기 제n발광 구조물 아래에 배치된 상기 오믹 접촉층 위에 제1전극을 포함하는 반도체 발광소자.
  7. 제 1항에 있어서,
    상기 오믹 접촉층은 ITO, Pt, Ni, Au, Rh, Pd 중 적어도 하나 또는 복수개의 혼합한 물질 중에서 선택적으로 형성되는 반도체 발광소자.
  8. 제 1항에 있어서,
    상기 각 오믹 접촉층은 상기 각 발광 구조물의 측벽보다 더 외측으로 연장되어 상기 구조물 연결층의 적어도 일부와 연결되는 반도체 발광소자.
  9. 제 4항에 있어서,
    상기 제1도전형 반도체층은 n형 반도체층을 포함하며,
    상기 제2도전형 반도체층은 p형 반도체층을 포함하는 반도체 발광소자.
  10. 제3항에 있어서,
    상기 전도성 지지부재는 구리, 금, 및 캐리어 웨이퍼 중 적어도 하나를 포함하는 반도체 발광소자.
  11. 제1항에 있어서,
    상기 n개의 발광 구조물 중 제n발광 구조물 아래에 배치된 상기 오믹 접촉층에 연결된 상기 전극층을 통해 AC 전원의 일단이 연결되고, 제1발광 구조물에 연결된 상기 제2전극에 AC 전원의 타단이 연결되는 반도체 발광소자.
  12. 제4항에 있어서,
    상기 제2전극은 상기 제1도전형 반도체층 위에 배치되는 반도체 발광소자.
  13. 제 1반도체 발광소자; 및 상기 제1반도체 발광 소자에 역 병렬로 연결된 제2반도체 발광 소자를 포함하는 복수의 반도체 발광소자; 및;
    상기 제1반도체 발광소자와 상기 제2반도체 발광소자를 연결해 주는 연결 수단을 포함하며,
    상기 제1 및 제2반도체 발광소자는, 복수의 화합물 반도체층을 포함하며 n개(n ≥ 2)가 서로 이격되어 배열된 n개의 발광 구조물; 상기 n개의 발광 구조물 중 첫 번째 제1발광 구조물에 연결된 제2전극; 상기 각 발광 구조물 아래에 배치된 복수의 오믹 접촉층; 상기 오믹 접촉층의 아래에 배치된 제1절연층; 상기 발광 구조물 사이를 절연시켜 주는 제2절연층; 상기 발광 구조물들을 직렬로 연결해 주는 구조물 연결층; 및 상기 제1절연층 아래에 배치되며, 일부는 상기 n개의 발광 구조물 중 n번째 제n발광 구조물 아래에 배치된 상기 오믹 접촉층에 전기적으로 연결된 전극층을 포함하며,
    상기 제1 및 제2반도체 발광 소자 내의 상기 제2전극 및 상기 전극층에 전원을 공급하는 발광 장치.
  14. 제13항에 있어서,
    상기 제1 및 제2반도체 발광소자 내의 상기 제2전극 및 상기 전극층은 상기 연결수단에 의해 역 병렬로 연결되는 발광 장치.
  15. 제13항에 있어서,
    상기 연결수단은 배선 패턴, 리드 프레임 또는 전극층 중 어느 하나를 포함하는 발광 장치.
  16. 제13항에 있어서,
    상기 제1 및 제2반도체 발광소자가 탑재된 리드 프레임 또는 전극층을 갖는 패키지 몸체를 포함하는 패키지를 포함하는 발광장치.
  17. 제16항에 있어서,
    상기 패키지 몸체는 상기 제1 및 제2반도체 발광 소자가 배치된 캐비티를 포함하며,
    상기 캐비티에 형성된 수지물을 포함하는 발광 장치.
  18. 제13항에 있어서,
    상기 제1 및 제2반도체 발광소자의 발광 구조물들의 구동 전압의 합이 입력 교류 전압과 동일한 발광장치.
  19. 제13항에 있어서,
    상기 제1 및 제2 반도체 발광소자의 양단에 AC 전원을 공급하기 위해 연결된 저항 또는 정류기를 포함하는 발광장치.
  20. n개의 발광 구조물(n≥2)을 형성하는 단계;
    상기 n개의 발광 구조물의 적어도 한 발광 구조물 위에 연결되는 전극층을 형성하는 단계;
    인접한 상기 발광 구조물 사이를 절연시켜 주는 제2절연층을 형성하는 단계;
    인접한 상기 발광 구조물을 직렬로 연결하는 단계;
    상기 n개의 발광 구조물 중 n번째 제n발광 구조물의 아래에 제2전극을 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  21. 제20항에 있어서,
    상기 복수개의 발광 구조물 및 전극층의 형성 단계는,
    기판 위에 제1도전형 반도체층, 활성층 및 제2도전형 반도체층을 포함하는 발광 구조물을 형성하는 단계;
    상기 제2도전형 반도체층 위에 오믹 접촉층을 형성하는 단계;
    상기 오믹 접촉층 위에 제1절연층을 각각 형성하는 단계;
    상기 오믹 접촉층 및 상기 제1절연층 위에 전극층을 형성하는 단계;
    상기 기판을 제거하고, 상기 발광 구조물을 에칭하여 복수개의 발광 구조물로 분리하고 상기 분리 영역에 상기 제1절연층을 노출시켜 주는 단계를 포함하는 반도체 발광소자 제조방법.
  22. 제20항에 있어서,
    상기 전극층 위에 전도성 지지부재를 형성하는 단계를 포함하는 반도체 발광소자 제조방법.
  23. 제21항에 있어서,
    상기 제2절연층은 상기 분리된 각 발광 구조물 및 오믹 접촉층의 일측 측벽에 형성되며,
    상기 제2절연층 상에 상기 인접한 발광 구조물의 서로 다른 도전형 반도체층을 서로 연결해 주는 구조물 연결층으로 형성해 주는 반도체 발광소자 제조방법.
KR1020080102236A 2008-10-17 2008-10-17 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치 KR100999689B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080102236A KR100999689B1 (ko) 2008-10-17 2008-10-17 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치
US12/580,771 US8399890B2 (en) 2008-10-17 2009-10-16 Semiconductor light emitting device and light emitting apparatus having thereof
PCT/KR2009/006029 WO2010044645A2 (en) 2008-10-17 2009-10-19 Semiconductor light emitting device and method for manufacturing the same
CN2009800005708A CN101849298B (zh) 2008-10-17 2009-10-19 半导体发光器件及用于制造该器件的方法
EP09820795.4A EP2311107B1 (en) 2008-10-17 2009-10-19 Semiconductor light emitting device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080102236A KR100999689B1 (ko) 2008-10-17 2008-10-17 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치

Publications (2)

Publication Number Publication Date
KR20100042987A KR20100042987A (ko) 2010-04-27
KR100999689B1 true KR100999689B1 (ko) 2010-12-08

Family

ID=42107085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080102236A KR100999689B1 (ko) 2008-10-17 2008-10-17 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치

Country Status (5)

Country Link
US (1) US8399890B2 (ko)
EP (1) EP2311107B1 (ko)
KR (1) KR100999689B1 (ko)
CN (1) CN101849298B (ko)
WO (1) WO2010044645A2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101709992B1 (ko) * 2010-10-13 2017-02-24 엘지이노텍 주식회사 발광소자
KR101693869B1 (ko) * 2010-11-08 2017-01-06 엘지이노텍 주식회사 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
US8536594B2 (en) 2011-01-28 2013-09-17 Micron Technology, Inc. Solid state lighting devices with reduced dimensions and methods of manufacturing
CN102692771B (zh) * 2011-05-09 2014-12-17 京东方科技集团股份有限公司 一种液晶显示器、薄膜晶体管阵列基板及其制造方法
KR101830719B1 (ko) * 2011-09-01 2018-02-21 엘지이노텍 주식회사 발광 소자
KR101902392B1 (ko) * 2011-10-26 2018-10-01 엘지이노텍 주식회사 발광 소자
KR101871372B1 (ko) 2011-10-28 2018-08-02 엘지이노텍 주식회사 발광 소자
CN102412353B (zh) * 2011-11-23 2012-11-28 俞国宏 一种可直接连接在交流电上的led芯片组制作方法
JP6186380B2 (ja) * 2012-02-23 2017-08-23 センサー エレクトロニック テクノロジー インコーポレイテッド 半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を形成することを含む方法および半導体層に対するオーミックコンタクトを含むデバイスヘテロ構造を含むデバイス
CN103311420B (zh) * 2012-03-06 2017-04-12 三星电子株式会社 具有多单元阵列的半导体发光器件
CN102637681B (zh) 2012-04-28 2014-07-30 厦门市三安光电科技有限公司 垂直式发光器件及其制作方法
CN103681725A (zh) * 2012-09-11 2014-03-26 旭明光电股份有限公司 发光二极管
TWI638962B (zh) 2014-03-06 2018-10-21 晶元光電股份有限公司 發光裝置
KR101529934B1 (ko) * 2014-07-01 2015-06-18 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
JP6637703B2 (ja) * 2015-09-10 2020-01-29 アルパッド株式会社 半導体発光装置
JP6476478B2 (ja) * 2017-02-21 2019-03-06 鼎元光電科技股▲ふん▼有限公司 発光素子及び発光素子の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080441A (ja) 2004-09-13 2006-03-23 Rohm Co Ltd 半導体発光装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE525755T1 (de) * 2001-10-12 2011-10-15 Nichia Corp Lichtemittierendes bauelement und verfahren zu seiner herstellung
KR20060065954A (ko) 2004-12-11 2006-06-15 서울옵토디바이스주식회사 다수의 셀이 결합된 발광 소자 및 이의 제조 방법
EP2733744A1 (en) * 2004-06-30 2014-05-21 Seoul Viosys Co., Ltd Light emitting element comprising a plurality of vertical-type LEDs connected in series on the same carrier substrate
US7378288B2 (en) * 2005-01-11 2008-05-27 Semileds Corporation Systems and methods for producing light emitting diode array
US7221044B2 (en) * 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
US7535028B2 (en) * 2005-02-03 2009-05-19 Ac Led Lighting, L.Lc. Micro-LED based high voltage AC/DC indicator lamp
US8076680B2 (en) 2005-03-11 2011-12-13 Seoul Semiconductor Co., Ltd. LED package having an array of light emitting cells coupled in series
KR20060121454A (ko) 2005-05-24 2006-11-29 엘지전자 주식회사 발광소자 어레이 제조방법
KR100599012B1 (ko) 2005-06-29 2006-07-12 서울옵토디바이스주식회사 열전도성 기판을 갖는 발광 다이오드 및 그것을 제조하는방법
DE112006002927B4 (de) 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
JP2006135367A (ja) 2006-02-20 2006-05-25 Rohm Co Ltd 半導体発光装置
US7714348B2 (en) * 2006-10-06 2010-05-11 Ac-Led Lighting, L.L.C. AC/DC light emitting diodes with integrated protection mechanism
KR100974923B1 (ko) 2007-03-19 2010-08-10 서울옵토디바이스주식회사 발광 다이오드
KR100838197B1 (ko) * 2007-08-10 2008-06-16 서울옵토디바이스주식회사 개선된 전류분산 성능을 갖는 발광 다이오드
US20090287085A1 (en) * 2008-05-15 2009-11-19 Shmuel Ben-Ezra Device, system, and method of determining an acoustic contact between an ultrasonic transducer and a body

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080441A (ja) 2004-09-13 2006-03-23 Rohm Co Ltd 半導体発光装置

Also Published As

Publication number Publication date
US8399890B2 (en) 2013-03-19
WO2010044645A3 (en) 2010-07-29
US20100096646A1 (en) 2010-04-22
EP2311107A4 (en) 2011-11-09
EP2311107A2 (en) 2011-04-20
CN101849298B (zh) 2013-08-28
CN101849298A (zh) 2010-09-29
KR20100042987A (ko) 2010-04-27
WO2010044645A2 (en) 2010-04-22
EP2311107B1 (en) 2013-04-17

Similar Documents

Publication Publication Date Title
KR100999689B1 (ko) 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치
EP2950359B1 (en) A light emitting device
KR100986570B1 (ko) 반도체 발광소자 및 그 제조방법
KR101891257B1 (ko) 반도체 발광장치 및 그 제조방법
JP4325412B2 (ja) 発光装置及び発光装置の製造方法
KR101154758B1 (ko) 반도체 발광소자 및 이를 구비한 발광소자 패키지
US7723736B2 (en) Light emitting device having a plurality of light emitting cells and package mounting the same
KR101106148B1 (ko) 발광 소자
CN102315239B (zh) 光电元件
KR100788265B1 (ko) 다수의 수직형 발광소자를 구비하는 발광 다이오드 패키지
KR100962899B1 (ko) 반도체 발광소자 및 그 제조방법
TWI549322B (zh) 一種結合磊晶結構與封裝基板爲一體之整合式ｌｅｄ元件及其製作方法
KR101711961B1 (ko) 발광 디바이스
CN103828078A (zh) 半导体发光单元连接体
KR100716645B1 (ko) 수직으로 적층된 발광 다이오드들을 갖는 발광 소자
US9257616B2 (en) Molded LED package and method of making same
US8999737B2 (en) Method of making molded LED package
US20080217628A1 (en) Light emitting device
KR20120011174A (ko) 발광모듈 및 이를 포함하는 패키지
US9589940B2 (en) Light emitting device
KR101171331B1 (ko) 발광 소자
US9142745B2 (en) Packaged LED device with castellations
KR20060069375A (ko) 반도체 엘이디 소자 및 그 제조 방법
KR100447029B1 (ko) 반도체 엘이디 소자 및 그 제조 방법
KR20120088985A (ko) 발광소자

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131105

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151105

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161104

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 9