JP6637703B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP6637703B2
JP6637703B2 JP2015178165A JP2015178165A JP6637703B2 JP 6637703 B2 JP6637703 B2 JP 6637703B2 JP 2015178165 A JP2015178165 A JP 2015178165A JP 2015178165 A JP2015178165 A JP 2015178165A JP 6637703 B2 JP6637703 B2 JP 6637703B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
light emitting
light
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015178165A
Other languages
English (en)
Other versions
JP2017054942A (ja
JP2017054942A5 (ja
Inventor
広持 加賀
広持 加賀
純平 田島
純平 田島
俊行 岡
俊行 岡
宮部　主之
主之 宮部
Original Assignee
アルパッド株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アルパッド株式会社 filed Critical アルパッド株式会社
Priority to JP2015178165A priority Critical patent/JP6637703B2/ja
Priority to US15/056,339 priority patent/US9722162B2/en
Priority to CN201810687787.1A priority patent/CN108807358B/zh
Priority to TW105107408A priority patent/TWI612695B/zh
Priority to TW106129390A priority patent/TWI697140B/zh
Priority to CN201610137827.6A priority patent/CN106531758B/zh
Publication of JP2017054942A publication Critical patent/JP2017054942A/ja
Priority to US15/636,218 priority patent/US10134806B2/en
Publication of JP2017054942A5 publication Critical patent/JP2017054942A5/ja
Application granted granted Critical
Publication of JP6637703B2 publication Critical patent/JP6637703B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

実施形態は、半導体発光装置に関する。
発光ダイオード（Light Emitting Diode：ＬＥＤ）を光源とする半導体発光装置がある。このような半導体発光装置は、複数のＬＥＤを基板上に集積化することにより、高輝度化を実現できる。また、複数のＬＥＤを直列に接続することにより、例えば、並列接続されたＬＥＤを同じ電力で駆動する場合に比べて駆動電流を低減し、半導体発光装置の信頼性を向上できる。しかし、複数のＬＥＤを直列接続するためには、それらを基板から電気的に絶縁する必要があり、また、外部回路に接続するためのボンディングパッドも基板上に配置する必要がある。このため、ＬＥＤの熱放散が阻害され、また、装置の小型化が難しくなる場合がある。
特開２０１４−１５８０２０号公報
実施形態は、直列接続されたＬＥＤの熱放散を向上させ、小型が可能な半導体発光装置を提供する。
実施形態に係る半導体発光装置は、導電性の基板と、前記基板上に並設され、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、をそれぞれ含む２以上の発光体と、を備える。２以上の発光体は、前記基板に電気的に接続された第１発光体と、前記第１発光体に直列接続された第２発光体と、を含む。さらに、前記第１発光体と前記基板との間に設けられ、前記第１発光体の第１半導体層および前記基板に電気的に接続された第１電極と、前記第２発光体と前記基板との間に設けられ、前記第２発光体の第１半導体層に電気的に接続された第２電極と、前記第２発光体における第２半導体層の表面から前記第２発光体を貫き前記第２電極に連通するコンタクトホールを介して前記第１発光体の第２半導体層と前記第２電極とを電気的に接続する第１配線と、を備える。
第１実施形態に係る半導体発光装置を示す断面図である。 第１実施形態に係る半導体発光装置を示す上面図および等価回路である。 第１実施形態の変形例に係る半導体発光装置を示す上面図である。 第１実施形態に係る半導体発光装置の製造過程を示す断面図である。 図４に続く製造過程を示す断面図である。 図５に続く製造過程を示す断面図である。 図６に続く製造過程を示す断面図である。 第２実施形態に係る半導体発光装置を示す断面図である。 第３実施形態に係る半導体発光装置を示す断面図である。 第３実施形態の変形例に係る半導体発光装置を示す断面図である。 第４実施形態に係る半導体発光装置を示す断面図である。 発光体に対するボンディングパッドの面積比を示すグラフである。
以下、実施の形態について図面を参照しながら説明する。図面中の同一部分には、同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
さらに、各図中に示すＸ軸、Ｙ軸およびＺ軸を用いて各部分の配置および構成を説明する。Ｘ軸、Ｙ軸、Ｚ軸は、相互に直交し、それぞれＸ方向、Ｙ方向、Ｚ方向を表す。また、Ｚ方向を上方、その反対方向を下方として説明する場合がある。
実施形態の記載は例示であって、発明をそれに限定するものではない。また、各実施形態に記載の構成要素は、技術的に可能であれば、共通に適用され得るものである。以下、第１導電形をｎ形、第２導電形をｐ形として説明するが、第１導電形をｐ形、第２導電形をｎ形としても良い。
［第１実施形態］
図１は、第１実施形態に係る半導体発光装置１を示す断面図である。図２（ａ）は、半導体発光装置１を示す上面図である。図１は、図２（ａ）中に示すＡ−Ａ線に沿った断面図である。また、図２（ｂ）は、半導体発光装置１を示す等価回路である。
図１に示すように、半導体発光装置１は、基板１０と、第１発光体（以下、発光体２０ａ）と、第２発光体（以下、発光体２０ｂ）と、を備える。基板１０は、導電性を有し、例えば、シリコン基板である。発光体２０ａおよび２０ｂは、ｎ形半導体層２１、発光層２３およびｐ形半導体層２５をそれぞれ含む。発光層２３は、ｎ形半導体層２１とｐ形半導体層２５との間に設けられる。
ｎ形半導体層２１は、例えば、ｎ形窒化ガリウム層（ＧａＮ層）を含む。また、ｎ形半導体層２１は、ＧａＮ、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）などを含むバッファ層をさらに含んでも良い。その場合、ｎ形ＧａＮ層は、バッファ層と発光層２３との間に設けられる。
発光層２３は、例えば、窒化インジウムガリウム（ＩｎＧａＮ）からなる井戸層と、ＧａＮからなる障壁層と、により構成される量子井戸を含む。また、発光層２３は、複数の量子井戸を含む多重量子井戸構造を有しても良い。
ｐ形半導体層２５は、例えば、ｐ形ＡｌＧａＮ層とｐ形ＧａＮ層とを積層した構造を有する。ｐ形ＡｌＧａＮ層は、発光層２３の上に形成され、ｐ形ＧａＮ層は、ｐ形ＡｌＧａＮ層の上に形成される。
半導体発光装置１は、ｐ側コンタクト層２７、ｐ側電極３０ａおよびｐ側電極３０ｂをさらに備える。ｐ側コンタクト層２７は、発光体２０ａおよび２０ｂのｐ形半導体層２５にそれぞれ電気的に接続される。ｐ側電極３０ａおよび３０ｂは、ｐ形半導体層２５の表面上においてそれぞれｐ側コンタクト層２７を覆う。ｐ側電極３０ａは、ｐ側コンタクト層２７を介して発光体２０ａのｐ形半導体層２５に電気的に接続される。ｐ側電極３０ｂは、別のｐ側コンタクト層２７を介して発光体２０ｂのｐ形半導体層２５に電気的に接続される。
ｐ側コンタクト層２７は、ｐ形半導体層２５に対するコンタクト抵抗が小さく、発光層２３の放射光に対する反射率が高い材料を用いることが好ましい。ｐ側コンタクト層２７は、例えば、銀（Ａｇ）を含む金属層である。ｐ側電極３０ａおよび３０ｂには、発光層２３の放射光に対する反射率が高い材料、例えば、アルミニウムを用いる。
発光体２０ａおよび２０ｂは、接合層４０および絶縁層５０を介して基板１０の上に設けられる。接合層４０は、導電性を有し、基板１０と絶縁層５０との間に設けられる。ｐ側電極３０ａおよびｐ側コンタクト層２７は、絶縁層５０と発光体２０ａとの間に位置する。ｐ側電極３０ｂおよびｐ側コンタクト層２７は、絶縁層５０と発光体２０ｂとの間に位置する。
絶縁層５０は、ｐ側電極３０ａに連通するコンタクトホール５０ａを有する。コンタクトホール５０ａの内部には、例えば、ｐ側電極３０ａに接続された導電体４５が設けられる。すなわち、発光体２０ａは、ｐ側コンタクト層２７、ｐ側電極３０ａ、導電体４５および接合層４０を介して基板１０に電気的に接続される。一方、発光体２０ｂは、絶縁層５０により接合層４０および基板１０から電気的に絶縁される。実施形態は、これに限定される訳ではなく、例えば、導電体４５を設けず、接合層４０の一部がコンタクトホール５０ａの内部に延び、ｐ側電極３０ａに接続される構造でも良い。
半導体発光装置１は、発光体２０ａのｎ形半導体層２１とｐ側電極３０ｂとを電気的に接続する配線３５をさらに備える。発光体２０ｂは、その上面からｐ側電極３０ｂに連通するコンタクトホール３１を有する。配線３５の一方の端は、発光体２０ｂに設けられたコンタクトホール３１中に延び、ｐ側電極３０ｂに接続される。また、配線３５の他方の端は、発光体２０ａ側に延び、発光体２０ａのｎ形半導体層２１に接続される。これにより、発光体２０ｂは、発光体２０ａに直列接続される。
配線３５は、絶縁層３３の上に形成される。絶縁層３３は、発光体２０ａおよび２０ｂのそれぞれの上面の一部、それぞれの側面およびコンタクトホール３１の内壁を覆う。配線３５は、絶縁層３３により発光体２０ｂのｎ形半導体層２１、発光層２３およびｐ形半導体層２５から電気的に絶縁される。また、配線３５は、絶縁層３３により発光体２０ａの発光層２３およびｐ形半導体層２５から電気的に絶縁される。配線３５は、好ましくは、その最表面に、例えば、金（Ａｕ）層を有する。
図２（ａ）は、半導体発光装置１の上面（以下、チップ面）の配置を示す模式図である。半導体発光装置１は、複数の発光体２０と、ｎ側ボンディングパッド６０と、を備える。隣接する発光体２０は、配線３５により電気的に接続される。また、隣接する発光体２０間において、２つ以上の配線３５を配置しても良い。これにより、配線３５のそれぞれを流れる電流を低減できる。
複数の発光体２０は、例えば、発光体２０に直列接続された第３発光体（以下、発光体２０ｃ）をさらに含む。基板１０と発光体２０ｃとの間には、ｐ側電極３０ｃが設けられる。そして、 発光体２０ｂのｎ形半導体層２１は、配線３５によりｐ側電極３０ｃに電気的に接続される。配線３５は、発光体２０ｃに設けられたコンタクトホール３１を介してｐ側電極３０ｃに接続される。
図２（ｂ）に示すように、複数の発光体２０は、例えば、２つの発光体群ＧＡおよびＧＢを含む。発光体群ＧＡおよびＧＢは、直列接続された８つの発光体２０をそれぞれ含む。発光体群ＧＡおよびＧＢは、基板１０およびｎ側ボンディングパッド６０に並列接続される。例えば、発光体２０ａおよび２０ｄは、発光体群ＧＡおよびＧＢの一方の端に位置し、基板１０に電気的に接続される。
発光体２０ａおよび２０ｄは同じ構造を有し、それぞれ導電体４５を介して基板１０に電気的に接続される（図１参照）。また、発光体２０ｆおよび２０ｇは、それぞれ発光体群ＧＡおよびＧＢの他方の端に位置し、ｎ側ボンディングパッド６０に電気的に接続される。
図２（ａ）に示すように、ｎ側ボンディングパッド６０は、発光体２０ｆおよび２０ｇの上に跨って設けられる。ボンディングパッド６０は、発光体２０ｆおよび２０ｇのカソード側、例えば、ｎ形半導体層２１に電気的に接続される。
このように、半導体発光装置１では、直列接続された発光体２０の一方の端が基板１０に電気的に接続され、他方の端がチップ面上に配置されたｎ側ボンディングパッド６０に電気的に接続される。これにより、アノード側もしくはカソード側のボンディングパッドをチップ面から省くことが可能となり、発光体２０の発光面積を拡大できる。例えば、直径１００マイクロメートル（μｍ）のボンディングパッドをチップ面上に配置するには、直径１４０μｍ程度の非発光領域を設ける必要がある。これは、１ｍｍ角のチップサイズを有する半導体発光装置において、発光領域の面積の３％に相当する。
図１２（ａ）〜図１２（ｄ）は、発光体２０に対するボンディングパッドの面積比を示すグラフである。横軸は、基板１０の上に配置される発光体２０の数である。縦軸は、1つの発光体２０に対するボンディングパッドの面積比である。各図のＰＡ１は、基板１０の上に配置されるボンディングパッドの数が１つの場合を示す。ＰＡ２は、基板１０の上に配置されるボンディングパッドの数が２つの場合を示す。
図１２（ａ）は、基板１０の１辺の寸法、すなわち、チップサイズが３ｍｍである場合を表わしている。図１２（ｂ）〜図１２（ｄ）のチップサイズは、それぞれ２．５ｍｍ、２．０ｍｍおよび１．５ｍｍである。図１２（ａ）〜図１２（ｄ）に示すように、発光体２０の数が増えるほど、ボンディングパッドの面積の比率は大きくなる。そして、ボンディングパッドの数を１つにすると、ボンディングパッドの面積比は低減される。また、チップサイズが小さくなるほど、ボンディングパッドの面積比は大きくなる。
図２（ａ）に示すように、発光体２０のサイズは、同じであることが好ましい。例えば、直列接続された各発光体２０の発光層２３の面積を同じにすることにより、各発光層２３に流れる駆動電流の密度を同じにすることが好ましい。これにより、各発光体２０の輝度が均等になり、チップ面上の発光分布を均一にすることができる。例えば、サイズが異なる複数の発光体２０を配置すると、小さいサイズの発光体２０において電流密度が高くなり輝度が低下する場合がある。また、電流密度の高い部分では、エレクトロマイグレーション等が生じ易くなる。このため、発光体２０のサイズを同じにすることにより、半導体発光装置１の発光を均一化し、その信頼度を向上させることができる。
さらに、隣接する発光体２０間の間隔ＷＥは、複数の発光体２０を囲むダイシングラインＤＬの幅ＷＤよりも狭くすることが望ましい。これにより、半導体発光装置のサイズを小さくすることができる。また、隣接する発光体２０間の低輝度領域を少なくし、発光の均一化を図ることができる。また、ｐ側電極３０の外縁３０ｐは、例えば、チップ面上において発光体２０の内側に位置するように形成することが望ましい。
図３は、第１実施形態の変形例に係る半導体発光装置２を示す上面図である。半導体発光装置２は、複数の発光体２０と、ｎ側ボンディングパッド６５と、を備える。複数の発光体２０は、発光体群ＧＡおよびＧＢを含む。発光体群ＧＡおよびＧＢは、図示しない基板１０とｎ側ボンディングパッド６５とに並列接続される（図２（ｂ）参照）。
ｎ側ボンディングパッド６５は、発光体２０ｆおよび２０ｇに隣接して配置される。そして、ｎ側ボンディングパッド６５は、配線６５ａおよび６５ｂを介して発光体２０ｆおよび２０ｇのｎ形半導体層２１にそれぞれ電気的に接続される。
また、この例では、発光体２０ａは、発光体２０ｄとｐ側電極３０ｈを共有する。ｐ側電極３０ｈは、基板１０と発光体２０ａとの間、および、基板１０と発光体２０ｄとの間に設けられる。また、ｐ側電極３０ｈは、絶縁層５０のコンタクトホール５０ａを介して基板１０に電気的に接続される（図１参照）。
さらに、複数の発光体２０は、発光体２０ｄに直列接続された発光体２０ｅを含む。基板１０と発光体２０ｅとの間には、ｐ側電極３０ｅが設けられる。そして、発光体２０ｄのｎ形半導体層２１は、配線３５によりｐ側電極３０ｅに電気的に接続される。配線３５は、発光体２０ｅに設けられたコンタクトホール３１を介してｐ側電極３０ｅに接続される。
次に、図４（ａ）〜図７（ｂ）を参照して、第１実施形態に係る半導体発光装置１の製造方法を説明する。図４（ａ）〜図７（ｂ）は、半導体発光装置１の製造過程を順に示す断面図である。
図４（ａ）に示すように、基板１００の上にｎ形半導体層２１、発光層２３およびｐ形半導体層２５を順に積層する。本明細書において、積層される状態は、直接接している状態に加え、間に別の要素が挿入される状態も含む。
基板１００は、例えば、シリコン基板またはサファイア基板である。ｎ形半導体層２１、発光層２３およびｐ形半導体層２５は、それぞれ窒化物半導体を含む。ｎ形半導体層２１、発光層２３およびｐ形半導体層２５は、例えば、ＡｌｘＧａ１−ｘ−ｙＩｎｙＮ（ｘ≧０、ｙ≧０、ｘ＋ｙ≦１）を含む。
ｎ形半導体層２１は、例えば、ｎ形不純物であるシリコン（Ｓｉ）をドーピングしたｎ形ＧａＮコンタクト層と、Ｓｉをドーピングしたｎ形ＡｌＧａＮクラッド層と、を含む。ｎ形ＡｌＧａＮクラッド層は、例えば、ｎ形ＧａＮコンタクト層と発光層２３との間に配置される。ｎ形半導体層２１は、バッファ層をさらに含んでも良い。例えば、ｎ形ＧａＮコンタクト層は、バッファ層とｎ形ＡｌＧａＮクラッド層との間に配置される。バッファ層は、例えば、ＡｌＮ、ＡｌＧａＮおよびＧａＮの少なくともいずれか１つを含む。
発光層２３は、例えば、多重量子井戸（ＭＱＷ）構造を有する。ＭＱＷ構造においては、例えば、複数の障壁層と、複数の井戸層と、が交互に、積層される。例えば、井戸層には、ＡｌＧａＩｎＮもしくは、ＧａＩｎＮが用いられる。障壁層には、例えば、Ｓｉをドーピングしたｎ形ＡｌＧａＮ、もしくは、Ｓｉをドーピングしたｎ形Ａｌ０．１Ｇａ０．９Ｎが用いられる。障壁層の厚さは、例えば、２ナノメートル（ｎｍ）以上、３０ｎｍ以下である。複数の障壁層のうちで、最もｐ形半導体層２５に近い障壁層（ｐ側障壁層）は、他の障壁層とは、組成もしくは厚さが異なっても良い。
発光層２３から放出される光（発光光）の波長（ピーク波長）は、例えば、２１０ｎｍ以上７００ｎｍ以下である。発光光のピーク波長は、例えば、３７０ｎｍ以上４８０ｎｍ以下でもよい。
ｐ形半導体層２５は、例えば、ノンドープのＡｌＧａＮスペーサ層と、ｐ形不純物であるマグネシウム（Ｍｇ）をドーピングしたｐ形ＡｌＧａＮクラッド層と、Ｍｇをドーピングしたｐ形ＧａＮ層と、Ｍｇをより高濃度にドーピングしたｐ形ＧａＮコンタクト層と、を含む。ｐ形ＧａＮコンタクト層と発光層２３との間に、ｐ形ＧａＮ層が配置される。ｐ形ＧａＮ層と発光層２３との間に、ｐ形ＡｌＧａＮクラッド層が配置される。ｐ形ＡｌＧａＮクラッド層と発光層２３との間に、ＡｌＧａＮスペーサ層が配置される。例えば、ｐ形半導体層２５は、Ａｌ０．１１Ｇａ０．８９Ｎスペーサ層、ｐ形Ａｌ０．２８Ｇａ０．７２Ｎクラッド層、ｐ形ＧａＮ層、および、ｐ形ＧａＮコンタクト層を含む。
さらに、ｐ形半導体層２５の上にｐ側コンタクト層２７およびｐ側電極３０ａ、３０ｂを選択的に形成する。ｐ側コンタクト層２７は、例えば、Ａｇを含む金属層であり、真空蒸着法を用いて形成される。ｐ側電極３０ａおよび３０ｂは、それぞれｐ側コンタクト層２７を覆う。ｐ側電極３０ａおよび３０ｂは、例えば、アルミニウム（Ａｌ）を含む金属層であり、真空蒸着法を用いて形成される。
図４（ｂ）に示すように、ｐ側電極３０ａ、３０ｂおよびｐ形半導体層２５の表面を覆う絶縁層５０を形成する。絶縁層５０は、例えば、ＣＶＤ（Chemical Vapor Deposition）を用いて形成されるシリコン酸化層もしくはシリコン窒化層である。また、絶縁層５０は、例えば、シリコン酸化層とシリコン窒化層とを積層した構造を有しても良い。
図４（ｃ）に示すように、絶縁層５０にコンタクトホール５０ａを形成し、導電体４５を埋め込む。導電体４５は、例えば、アルミニウム（Ａｌ）もしくは窒化チタニウム（ＴｉＮ）を含む。
図５（ａ）に示すように、絶縁層５０および導電体４５の上に金属層４１および４３を形成する。金属層４１は、例えば、Ｔｉ、Ｐｔ、Ｎｉの少なくともいずれか１つを含む。また、金属層４３は、例えば、ハンダ材などの接合金属を含む。金属層４３は、例えば、Ｎｉ−Ｓｎ系、Ａｕ−Ｓｎ系、Ｂｉ−Ｓｎ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｉｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｐｂ系、Ｐｂ−Ｓｎ−Ｓｂ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｐｂ−Ｂｉ系、Ｓｎ−Ｐｂ−Ｃｕ系、Ｓｎ−Ｐｂ−Ａｇ系、およびＰｂ−Ａｇ系のハンダ材の少なくともいずれか１つを含む。
図５（ｂ）に示すように、金属層４３の上方に基板１０を配置する。基板１０は、金属層４３と向き合う表面上に金属層４７および４９を有する。金属層４７は、例えば、Ｔｉ、Ｐｔ、Ｎｉの少なくともいずれか１つを含む。また、金属層４９は、例えば、ハンダ材などの接合金属を含む。金属層４３は、例えば、Ｎｉ−Ｓｎ系、Ａｕ−Ｓｎ系、Ｂｉ−Ｓｎ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｉｎ系、Ｓｎ−Ａｇ系、Ｓｎ−Ｐｂ系、Ｐｂ−Ｓｎ−Ｓｂ系、Ｓｎ−Ｓｂ系、Ｓｎ−Ｐｂ−Ｂｉ系、Ｓｎ−Ｐｂ−Ｃｕ系、Ｓｎ−Ｐｂ−Ａｇ系、およびＰｂ−Ａｇ系のハンダ材の少なくともいずれか１つを含む。
続いて、金属層４３に金属層４９を接合させる。例えば、金属層４３に金属層４９を圧着させ、接合金属の融点以上の温度に昇温する。これにより、金属層４３と金属層４９とが融合し、基板１０は、基板１００の上方に接合される。
図６（ａ）に示すように、基板１００を除去し、基板１０の上方にｎ形半導体層２１、発光層２３およびｐ形半導体層２５を移載する。接合層４０は、金属層４１、４３、４７および４９を含む。金属層４３と金属層４７は、融合され、一体化される。
基板１００は、例えば、研削及びドライエッチング（例えば、ＲＩＥ：Reactive Ion Etching）などの方法を用いて除去する。また、基板１００がサファイア基板の場合には、例えば、ＬＬＯ（Laser Lift Off）を用いて除去する。
図６（ｂ）に示すように、ｎ形半導体層２１の表面を、例えば、塩素ガスを用いたドライエッチング処理により選択的にエッチングする。この処理に加えて、ウェットエッチングを実施することで、発光体２０の表面となる部分（表面２０ｓ）を粗面化する。これにより、光取り出し効率を向上させることができる。また、配線３５を形成する部分（配線部２９）も掘り下げられ、ｎ形半導体層２１のＺ方向の厚さが他の部分よりも薄くなる。これにより、配線３５を形成することが容易となり、段差切れ等の不具合を防ぐことができる。
図７（ａ）に示すように、ｎ形半導体層２１、発光層２３およびｐ形半導体層２５を選択的に除去し、複数の発光体２０に分割する。例えば、ＲＩＥまたはウェットエッチングなどの方法を用いてｎ形半導体層２１、発光層２３およびｐ形半導体層２５を選択的にエッチングし、分離溝３７を形成する。分離溝３７の底面には、絶縁層５０の表面が露出する。好ましくは、コンタクトホール３１を同時に形成する。コンタクトホール３１は、例えば、発光体２０ｂの上面からｐ側電極３０に至る深さに形成される。コンタクトホール３１は、ｐ側電極３０の延在部３０ｋに連通する。
図７（ｂ）に示すように、発光体２０を直列接続する配線３５を形成する。同時に、図示しないｎ側ボンディングパッド６０（図２（ａ）参照）を形成する。例えば、複数の発光体２０および絶縁層５０の表面を覆う絶縁層３３を形成する。絶縁層３３は、例えば、プラズマＣＶＤを用いて形成されるシリコン酸化層である。続いて、例えば、異方性ドライエッチングを用いて絶縁層３３を選択的にエッチングし、発光体２０の表面２０ｓを露出させる。同時に、ｐ側電極３０の表面をコンタクトホール３１の底面に露出させる。次に、配線３５となる金属層を形成した後、その金属層を選択的にエッチングすることにより、配線３５および側ボンディングパッド６０を形成する。配線３５およびｎ側ボンディングパッド６０は、例えば、複数の金属層を積層した構造を有し、その最表面にＡｕ層を含むように形成する。
さらに、基板１０の裏面に金属層１５を形成する。例えば、基板１０の裏面側を研削し、所定の厚さにした後、チタニウム（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）を順に蒸着し、金属層１５を形成する。
本実施形態では、導電性の基板１０を用いることにより、発光体２０のジュール熱を基板１０および金属層１５を介して放散させることができる。また、チップ面に形成されるボンディングパッドを１つにすることにより、半導体発光装置１の小型化を容易にする。
［第２実施形態］
図８は、第２実施形態に係る半導体発光装置３を示す模式断面図である。半導体発光装置３は、基板１０と、発光体２０ｘと、発光体２０ｙと、を備える。発光体２０ｘおよび２０ｙは、ｎ形半導体層２１、発光層２３およびｐ形半導体層２５をそれぞれ含む。
半導体発光装置３は、ｐ側コンタクト層２７、ｐ側電極３０ｘおよびｐ側電極３０ｙをさらに備える。ｐ側コンタクト層２７は、発光体２０ｘおよび２０ｙのｐ形半導体層２５にそれぞれ電気的に接続される。ｐ側電極３０ｘおよび３０ｙは、ｐ形半導体層２５の表面上においてそれぞれｐ側コンタクト層２７を覆う。ｐ側電極３０ｘは、ｐ側コンタクト層２７を介して発光体２０ｘのｐ形半導体層２５に電気的に接続される。ｐ側電極３０ｙは、別のｐ側コンタクト層２７を介して発光体２０ｙのｐ形半導体層２５に電気的に接続される。
発光体２０ｘおよび２０ｙは、接合層４０および絶縁層５０を介して基板１０の上に設けられる。接合層４０は、導電性を有し、基板１０と絶縁層５０との間に設けられる。ｐ側電極３０ｘおよびｐ側コンタクト層２７は、絶縁層５０と発光体２０ｘとの間に位置する。ｐ側電極３０ｙおよびｐ側コンタクト層２７は、絶縁層５０と発光体２０ｙとの間に位置する。
さらに、発光体２０ｙは、ｐ形半導体層２５の表面から発光層２３を貫通しｎ形半導体層２１に至るリセス部８１を有する。そして、ｎ側電極８３が、リセス部８１の底面に設けられる。ｎ側電極８３は、ｎ形半導体層２１に電気的に接続される。ｎ側電極８３は、例えば、アルミニウムを含む金属層である。絶縁層５０は、リセス部８１中に延在し、その壁面を覆う。また、接合層４０は、リセス部８１中に延在する部分（延在部４０ｇ）を有する。延在部４０ｇは、ｎ側電極８３に電気的に接続される。すなわち、発光体２０ｙのｎ形半導体層２１は、ｎ側電極８３および接合層４０を介して基板１０に電気的に接続される。
一方、発光体２０ｘと基板１０との間に設けられたｐ側電極３０ｘは、絶縁層５０により接合層４０および基板１０から電気的に絶縁される。すなわち、発光体２０ｘは、基板１０から電気的に絶縁される。また、ｐ側電極３０ｘは、ｐ側ボンディングパッド７０に電気的に接続された延在部３０ｋを有する。
半導体発光装置３は、発光体２０ｘのｎ形半導体層２１とｐ側電極３０ｙとを電気的に接続する配線３５をさらに備える。発光体２０ｙは、その上面からｐ側電極３０ｙに連通するコンタクトホール３１を有する。配線３５の一方の端は、発光体２０ｙに設けられたコンタクトホール３１中に延び、ｐ側電極３０ｙに電気的に接続される。また、配線３５の他方の端は、発光体２０ｘ側に延び、発光体２０ｘのｎ形半導体層２１に電気的に接続される。これにより、発光体２０ｙは、発光体２０ｘに直列接続される。
上記の例では、発光体２０ｙは、発光体２０ｘに直接接続されるが、発光体２０ｙと発光体２０ｘとの間に別の発光体２０を介在させ、３つ以上の発光体２０を直列接続しても良い。
このように、発光体２０のｎ形半導体層２１を基板１０に電気的に接続し、ｐ側電極３０に電気的に接続されたｐ側ボンディングパッド７０をチップ面上に配置しても良い。これにより、ｎ形半導体層２１に電気的に接続されるボンディングパッドを省略し、チップ面に占める発光領域の面積を拡大することができる。これにより、半導体発光装置３を容易に小型化することができる。
［第３実施形態］
図９は、第３実施形態に係る半導体発光装置４を示す模式断面図である。半導体発光装置４は、基板１１０と、発光体１２０ａと、発光体１２０ｂと、を備える。基板１１０は、導電性を有する。基板１１０は、シリコン基板である。発光体１２０ａおよび１２０ｂは、基板１１０の上に設けられる。基板１１０の裏面側には、金属層１１５が設けられる。発光体１２０ａおよび発光体１２０ｂは、例えば、窒化物半導体を含む。金属層１１５は、例えば、チタニウム（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）を含む。
発光体１２０ａおよび１２０ｂは、ｎ形半導体層１２１、発光層１２３およびｐ形半導体層１２５をそれぞれ含む。発光層１２３は、ｎ形半導体層１２１とｐ形半導体層１２５との間に設けられる。発光体１２０ａおよび１２０ｂは、発光部１２０ｅおよび非発光部１２０ｎをそれぞれ有する。発光部１２０ｅは、ｎ形半導体層１２１、発光層１２３およびｐ形半導体層１２５を含む。非発光部１２０ｎは、ｎ形半導体層１２１の一部であり、発光層１２３およびｐ形半導体層１２５を含まない。発光体１２０ａおよび１２０ｂの基板１１０とは反対側の表面１２０ｓは、粗面化される。
半導体発光装置４は、ｐ側コンタクト層１２７、ｐ側キャップ層１２９ａ、１２９ｂ、ｎ側電極１３０ａおよび１３０ｂをさらに備える。ｐ側コンタクト層１２７は、発光体１２０ａおよび１２０ｂのｐ形半導体層１２５にそれぞれ電気的に接続される。ｐ側コンタクト層１２７は、例えば、銀（Ａｇ）を含む金属層である。
ｐ側キャップ層１２９ａは、発光体１２０ａのｐ形半導体層１２５に電気的に接続されたｐ側コンタクト層１２７を覆う。ｐ側キャップ層１２９ｂは、発光体１２０ｂのｐ形半導体層１２５に電気的に接続されたｐ側コンタクト層１２７を覆う。ｐ側キャップ層１２９ａおよび１２９ｂは、例えば、アルミニウム（Ａｌ）、チタニウム（Ｔｉ）、白金（Ｐｔ）およびニッケル（Ｎｉ）のうちの少なくとも１つを含む金属層であり、真空蒸着法を用いて形成される。
ｎ側電極１３０ａは、発光体１２０ａの非発光部１２０ｎにおいて、ｎ形半導体層１２１に電気的に接続される。ｎ側電極１３０ｂは、発光体１２０ｂの非発光部１２０ｎにおいてｎ形半導体層１２１に電気的に接続される。ｎ側電極１３０ａおよび１３０ｂは、例えば、アルミニウム（Ａｌ）を含む金属層である。
発光体１２０ａおよび１２０ｂは、接合層１４０および絶縁層１５０を介して基板１１０の上に設けられる。接合層１４０は、基板１１０と絶縁層１５０との間に設けられ、導電性を有する。接合層１４０は、例えば、ハンダ材などの接合金属を含む。絶縁層１５０は、例えば、シリコン酸化層である。
一方のｐ側コンタクト層１２７およびｐ側キャップ層１２９ａは、絶縁層１５０と発光体１２０ａとの間に設けられる。他方のｐ側コンタクト層１２７およびｐ側キャップ層１２９ｂは、絶縁層１５０と発光体１２０ｂとの間に設けられる。ｎ側電極１３０ａは、発光体１２０ａの非発光部１２０ｎと、絶縁層１５０と、の間に設けられる。ｎ側電極１３０ｂは、発光体１２０ｂの非発光部１２０ｎと、絶縁層１５０と、の間に設けられる。
さらに、半導体発光装置４は、配線１３１、１３３、１３５およびｐ側ボンディングパッド１７０を含む。配線１３１は、発光体１２０ａとｐ側ボンディングパッド１７０とを電気的に接続する。配線１３３は、発光体１２０ａと発光体１２０ｂとを電気的に接続する。配線１３５は、発光体１２０ｂと基板１１０とを電気的に接続する。配線１３１、１３３および１３５は、例えば、アルミニウム（Ａｌ）を含む金属層である。
配線１３１は、絶縁層１５０中に設けられ、基板１１０から電気的に絶縁されている。配線１３１は、ｐ側キャップ層１２９ａに接続される。また、配線１３１は、導電体１３７を介してｐ側ボンディングパッド１７０に電気的に接続される。導電体１３７は、絶縁層１５０に形成されたコンタクトホール中に設けられる。
配線１３３は、絶縁層１５０中に設けられ、基板１１０から電気的に絶縁されている。配線１３３は、ｎ側電極１３０ａと、ｐ側キャップ層１２９ｂと、に接続される。
配線１３５は、ｎ側電極１３０ｂと接合層１４０とを介して発光体１２０ｂと基板１１０とを電気的に接続する。配線１３５は、絶縁層１５０中に設けられ、基板１１０から電気的に絶縁されている。配線１３５は、ｎ側電極１３０ｂに接続される。また、配線１３５は、導電体１３９を介して接合層１４０に電気的に接続される。導電体１３９は、絶縁層１５０に形成されたコンタクトホール中に設けられる。
このように、半導体発光装置４は、ｐ側ボンディングパッド１７０と基板１１０との間において直列接続された発光体１２０ａおよび１２０ｂを備える。半導体発光装置４では、ｎ側ボンディングパッドを省くことにより、チップ面に占める発光領域の面積を拡大することができる。この例では、発光体１２０ａは、発光体１２０ｂに直接接続されるが、発光体１２０ａと発光体１２０ｂとの間に別の発光体１２０を介在させ、３つ以上の発光体１２０を直列接続しても良い。
図１０は、第３実施形態の変形例に係る半導体発光装置５を示す模式断面図である。半導体発光装置５は、基板１１０と、発光体１２０ａと、発光体１２０ｂと、を備える。この例では、発光体１２０ａおよび１２０ｂは、基板１１０と、ｎ側ボンディングパッド１８０と、の間において直列接続される。
図１０に示すように、発光体１２０ａは、導電体１４１および接合層１４０を介して基板１１０に電気的に接続される。導電体１４１は、絶縁層１５０に形成されたコンタクトホール中に設けられ、ｐ側キャップ層１２９ａおよび接合層１４０に接する。
配線１３３は、ｎ側電極１３０ａおよびｐ側キャップ層１２９ｂに接続され、発光体１２０ａと発光体１２０ｂとを電気的に接続する。配線１３５は、発光体１２０ｂとｎ側ボンディングパッド１８０とを電気的に接続する。配線１３５は、発光体１２０ｂのｎ形半導体層１２１に電気的に接続されたｎ側電極１３０ｂに接続される。また、配線１３５は、導電体１４３を介してｎ側ボンディングパッド１８０に電気的に接続される。導電体１４３は、絶縁層１５０に形成されたコンタクトホール中に設けられ、配線１３５およびｎ側ボンディングパッド１８０に接する。
このように、半導体発光装置４では、ｐ側ボンディングパッドを省くことにより、チップ面に占める発光領域の面積を拡大することができる。また、発光体１２０ａと発光体１２０ｂとの間に別の発光体１２０を介在させ、３つ以上の発光体１２０を直列接続しても良い。
［第４実施形態］
図１１は、第４実施形態に係る半導体発光装置６を示す模式断面図である。半導体発光装置６は、発光体２２０ａと、発光体２２０ｂと、を備える。発光体２２０ａおよび２２０ｂは、例えば、窒化物半導体を含む。
発光体２２０ａおよび２２０ｂは、ｎ形半導体層２２１、発光層２２３およびｐ形半導体層２２５をそれぞれ含む。発光層２２３は、ｎ形半導体層２２１とｐ形半導体層２２５との間に設けられる。発光体２２０ａおよび２２０ｂは、例えば、接合層２４０および絶縁層２５０を介して基板２１０の上に設けられる。発光体２２０ａおよび２２０ｂの基板２１０とは反対側の表面２２０ｓは、粗面化される。
基板２１０は、導電性を有する。基板２１０の裏面側には、金属層２１５が設けられる。基板２１０は、例えば、シリコン基板である。接合層２４０は、例えば、ハンダ材などの接合金属を含み、導電性を有する。絶縁層２５０は、例えば、シリコン酸化層である。金属層２１５は、例えば、チタニウム（Ｔｉ）、白金（Ｐｔ）、金（Ａｕ）を含む。
半導体発光装置６は、ｐ側電極２３０ａ、２３０ｂ、ｎ側電極２６０ａ、２６０ｂおよび絶縁層２７０をさらに備える。ｐ側電極２３０ａは、発光体２２０ａのｐ形半導体層２２５に電気的に接続される。ｐ側電極２３０ｂは、発光体２２０ｂのｐ形半導体層２２５に電気的に接続される。ｐ側電極２３０ａおよび２３０ｂは、それぞれｐ側コンタクト層２３１とｐ側キャップ層２３３とを含む。ｐ側コンタクト層２３１は、ｐ形半導体層２２５に電気的に接続される。ｐ側キャップ層２３３は、ｐ形半導体層２２５の表面上においてｐ側コンタクト層２３１を覆う。
絶縁層２７０は、ｐ側電極２３０ａおよび２３０ｂをそれぞれ覆う。絶縁層２７０は、ｐ側電極２３０ａとｎ側電極２６０ａとの間を電気的に絶縁する。また、絶縁層２７０は、ｐ側電極２３０ｂとｎ側電極２６０ｂとの間を電気的に絶縁する。
ｎ側電極２６０ａおよび２６０ｂは、絶縁層２５０と絶縁層２７０との間に設けられる。ｎ側電極２６０ａは、発光体２２０ａに設けられたリセス部２６１ａを介してｎ形半導体層２２１に電気的に接続される。ｎ側電極２６０ｂは、発光体２２０ｂに設けられたリセス部２６１ｂを介してｎ形半導体層２２１に電気的に接続される。リセス部２６１ａおよび２６１ｂは、ｐ形半導体層２２５および発光層２２３を貫通し、ｎ形半導体層２２１に至る深さを有するように設けられる。絶縁層２７０は、発光体２２０ａおよび２２０ｂのそれぞれにおいて、リセス部２６１ａおよび２６１ｂの内壁に沿って延在し、発光層２２３およびｐ形半導体層２２５をｎ側電極２６０ａおよび２６０ｂから電気的に絶縁する。
ｎ側電極２６０ａおよび２６０ｂは、例えば、ｎ側コンタクト層２６５と埋め込み層２６７とをそれぞれ含む。ｎ側コンタクト層２６５は、例えば、アルミニウム（Ａｌ）層と、ニッケル（Ｎｉ）層と、銅（Ｃｕ）層と、を含む多層構造を有する。アルミニウム（Ａｌ）層は、ｎ形半導体層２２１に接し、電気的に接続される。銅（Ｃｕ）層は、例えば、Ｃｕメッキのシード層として機能する。埋め込み層２６７は、例えば、Ｃｕメッキ層である。
半導体発光装置６は、ｐ側ボンディングパッド２８０と、配線２９０と、導電体２９５と、をさらに備える。ｐ側ボンディングパッド２８０は、ｐ側電極２３０ａの延出部２３３ｅａの上に設けられる。延出部２３３ｅａは、絶縁層２７０に沿って発光体２２０ａの外側に延出したｐ側キャップ層２３３の一部である。
配線２９０は、発光体２２０ａと発光体２２０ｂとを電気的に接続する。配線２９０は、絶縁層２７０中に設けられ、ｐ側電極２３０ｂの延出部２３３ｅｂおよびｎ側電極２６０ａに接続される。延出部２３３ｅｂは、絶縁層２７０に沿って発光体２２０ｂの外側に延出したｐ側キャップ層２３３の一部である。すなわち、配線２９０は、ｐ側電極２３０ｂとｎ側電極２６０ａとを電気的に接続する。
導電体２９５は、接合層２４０を介して基板２１０に電気的に接続される。また、導電体２９５は、ｎ側電極２６０ｂを介して発光体２２０ｂに電気的に接続される。導電体２９５は、絶縁層２５０に形成されたコンタクトホール中に形成され、接合層２４０およびｎ側電極２６０ｂに接する。
この例では、発光体２２０ａおよび発光体２２０ｂは、ｐ側ボンディングパッド２８０と基板２１０との間において直列接続される。実施形態は、これに限定される訳ではなく、発光体２２０ａと発光体２２０ｂとの間に別の発光体２２０を介在させ、３つ以上の発光体２２０を直列接続しても良い。
上記の第１〜第４実施形態に係る半導体発光装置１〜６では、チップ面に配置されるボンディングパッドの面積を縮小し、発光領域の面積、すなわち、発光体の占有面積を大きくすることができる。さらに、発光体において発生するジュール熱を、導電性を有する基板を用いることにより効率良く放散させることができる。例えば、サファイアなどの絶縁基板上に発光体２０を設けた場合には、放熱性が阻害され、発光体２０の発光効率および信頼性の低下を招く場合がある。また、窒化アルミニウムなどの熱伝導率の高い基板を用いることもできるが、それらは高価である。
なお、本願明細書において、「窒化物半導体」とは、ＢｘＩｎｙＡｌｚＧａ１−ｘ−ｙ−ｚＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、０≦ｘ＋ｙ＋ｚ≦１）のIII−Ｖ族化合物半導体を含み、さらに、Ｖ族元素としては、Ｎ（窒素）に加えてリン（Ｐ）や砒素（Ａｓ）などを含有する混晶も含むものとする。また、上記の組成において、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１〜６・・・半導体発光装置、 １０、１００、１１０、２１０・・・基板、 １５、４１、４３、４７、４９、１１５、２１５・・・金属層、 ２０、２０ａ、２０ｂ、２０ｃ、２０ｄ、２０ｅ、２０ｘ、２０ｙ、１２０ａ、１２０ｂ、２２０ａ、２２０ｂ・・・発光体、 ２０ｓ、１２０ｓ、２２０ｓ・・・表面、 ２１、１２１、２２１・・・ｎ形半導体層、 ２３、１２３、２２３・・・発光層、 ２５、１２５、２２５・・・ｐ形半導体層、 ２７、１２７、２３１・・・ｐ側コンタクト層、 ２９・・・配線部、 ３０、３０ａ、３０ｂ、３０ｃ、３０ｄ、３０ｅ、３０ｈ、３０ｘ、３０ｙ、２３０ａ、２３０ｂ・・・ｐ側電極、 ３０ｋ、４０ｇ・・・延在部、 ３０ｐ・・・外縁、 ３１、５０ａ・・・コンタクトホール、 ３３、５０、１５０、２５０、２７０・・・絶縁層、 ３５、６５ａ、１３１、１３３、１３５、２９０・・・配線、 ３７・・・分離溝、 ４０、１４０、２４０・・・接合層、 ４５、１３７、１４１、１４３、２９５・・・導電体、 ６０、６５、１８０・・・ｎ側ボンディングパッド、 ７０、１７０、２８０・・・ｐ側ボンディングパッド、 ８１、２６１ａ、２６１ｂ・・・リセス部、 ８３、１３０ａ、１３０ｂ、２６０ａ、２６０ｂ・・・ｎ側電極、 １２０ｅ・・・発光部、 １２０ｎ・・・非発光部、 １２９ａ、１２９ｂ、２３３・・・ｐ側キャップ層、 ２３３ｅａ、２３３ｅｂ・・・延出部、 ２６５・・・ｎ側コンタクト層、 ２６７・・・埋め込み層、 ＤＬ・・・ダイシングライン、 ＧＡ、ＧＢ・・・発光体群

Claims (8)

  1. 導電性の基板と、
    前記基板上に並設され、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、をそれぞれ含む２以上の発光体であって、前記基板に電気的に接続された第１発光体と、前記第１発光体に直列接続された第２発光体と、を含む２以上の発光体と、
    前記第１発光体と前記基板との間に設けられ、前記第１発光体の第１半導体層および前記基板に電気的に接続された第１電極と、
    前記第２発光体と前記基板との間に設けられ、前記第２発光体の第１半導体層に電気的に接続された第２電極と、
    前記第２発光体における第２半導体層の表面から前記第２発光体を貫き前記第２電極に連通するコンタクトホールを介して前記第１発光体の第２半導体層と前記第２電極とを電気的に接続する第１配線と、
    を備えた半導体発光装置。
  2. 前記第２電極と前記基板との間に設けられた絶縁層をさらに備えた請求項１記載の半導体発光装置。
  3. 前記第１電極と前記基板との間、および、前記第２電極と前記基板との間に設けられた絶縁層と、
    前記絶縁層を貫通し、前記第１電極に接続された導電体と、
    をさらに備え、
    前記第１発光体は、前記導電体を介して前記基板に電気的に接続される請求項１記載の半導体発光装置。
  4. 前記２以上の発光体は、前記第２発光体に直列接続された第３発光体と、
    前記第３発光体と前記基板との間に設けられ、前記第３発光体の第１半導体層に電気的に接続された第３電極と、
    前記第３発光体における第２半導体層の表面から前記第３発光体を貫き前記第３電極に連通するコンタクトホールを介して前記第２発光体の第２半導体層と前記第３電極とを電気的に接続する第２配線と、
    をさらに備えた請求項１〜３のいずれか１つに記載の半導体発光装置。
  5. 前記２以上の発光体は、前記第１発光体と前記第１電極を共有する第４発光体と、前記第４発光体に直列接続された第５発光体と、をさらに含む請求項１〜４のいずれか１つに記載の半導体発光装置。
  6. 導電性の基板と、
    前記基板上に並設され、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、をそれぞれ含む２以上の発光体であって、前記基板に電気的に接続された第１発光体と、前記第１発光体に直列接続された第２発光体と、を含む２以上の発光体と、
    前記第１発光体と前記基板との間に設けられ、前記第１発光体の第１半導体層に電気的に接続された第１電極と、
    前記第１発光体における第２半導体層の表面から前記第１発光体を貫き前記第１電極に連通するコンタクトホールを介して前記第２発光体の第２半導体層と前記第１電極とを電気的に接続する配線と、
    前記第１発光体において前記第１半導体層と発光層とを貫通し第２半導体層に至るリセス部中に設けられ、前記第１発光体の第２半導体層および前記基板に電気的に接続された第２電極と、
    を備えた半導体発光装置。
  7. 導電性の基板と、
    前記基板上に並設され、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、をそれぞれ含む２以上の発光体であって、第１発光体と、前記第１発光体に直列接続された第２発光体と、を含む２以上の発光体と、
    前記基板と前記第１発光体との間、および、前記基板と前記第２発光体との間に設けられた絶縁層と、
    前記第１発光体の第１半導体層と、前記第２発光体の第２半導体層と、を電気的に接続する配線であって、その全体が前記絶縁層中に設けられた配線と、
    を備え、
    前記基板は、前記第１発光体の第２半導体層および前記第２発光体の第１半導体層のいずれか一方に電気的に接続された半導体発光装置。
  8. 導電性の基板と、
    前記基板上に並設され、第１導電形の第１半導体層と、第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、をそれぞれ含む２以上の発光体であって、第１発光体と、前記第１発光体に直列接続された第２発光体と、を含む２以上の発光体と、
    前記第１発光体と前記基板との間に設けられ、前記第１発光体の第１半導体層に電気的に接続された第１電極と、
    前記第１発光体において、第１半導体層と発光層とを貫通し第２半導体層に至る第１リセス部を介して前記第１発光体の第２半導体層に電気的に接続された第２電極と、
    前記第２発光体と前記基板との間に設けられ、前記第２発光体の第１半導体層に電気的に接続された第３電極と、
    前記第２発光体において、第１半導体層と発光層とを貫通し第２半導体層に至る第２リセス部を介して前記第２発光体の第２半導体層に電気的に接続された第４電極であって、前記基板に電気的に接続された第４電極と、
    前記第２電極と前記第３電極とを電気的に接続した配線と、
    を備え、
    前記第２電極は、前記第１発光体の前記第２半導体層に接する第１層と、前記第１リセス部内を埋め込んだ第２層と、を含み、
    前記第４電極は、前記第２発光体の前記第２半導体層に接する第１層と、前記第２リセス部内を埋め込んだ第２層と、を含む半導体発光装置。
JP2015178165A 2015-09-10 2015-09-10 半導体発光装置 Active JP6637703B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2015178165A JP6637703B2 (ja) 2015-09-10 2015-09-10 半導体発光装置
US15/056,339 US9722162B2 (en) 2015-09-10 2016-02-29 Semiconductor light emitting device
TW105107408A TWI612695B (zh) 2015-09-10 2016-03-10 半導體發光裝置
TW106129390A TWI697140B (zh) 2015-09-10 2016-03-10 半導體發光裝置
CN201810687787.1A CN108807358B (zh) 2015-09-10 2016-03-10 半导体发光装置
CN201610137827.6A CN106531758B (zh) 2015-09-10 2016-03-10 半导体发光装置
US15/636,218 US10134806B2 (en) 2015-09-10 2017-06-28 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015178165A JP6637703B2 (ja) 2015-09-10 2015-09-10 半導体発光装置

Publications (3)

Publication Number Publication Date
JP2017054942A JP2017054942A (ja) 2017-03-16
JP2017054942A5 JP2017054942A5 (ja) 2018-10-18
JP6637703B2 true JP6637703B2 (ja) 2020-01-29

Family

ID=58237214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015178165A Active JP6637703B2 (ja) 2015-09-10 2015-09-10 半導体発光装置

Country Status (4)

Country Link
US (2) US9722162B2 (ja)
JP (1) JP6637703B2 (ja)
CN (2) CN106531758B (ja)
TW (2) TWI697140B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105702821B (zh) * 2016-03-29 2018-01-30 苏州晶湛半导体有限公司 半导体发光器件及其制造方法
JP6380512B2 (ja) * 2016-11-16 2018-08-29 富士ゼロックス株式会社 発光素子アレイ、および光伝送装置
TWI646377B (zh) * 2017-11-03 2019-01-01 友達光電股份有限公司 顯示裝置及其製造方法
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device
CN110473975A (zh) * 2019-07-29 2019-11-19 吉林大学 一种交流驱动的双微腔顶发射白光有机电致发光器件

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3303154B2 (ja) 1994-09-30 2002-07-15 ローム株式会社 半導体発光素子
WO2005062389A2 (en) 2003-12-24 2005-07-07 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting device, lighting module, lighting apparatus, display element, and manufacturing method for semiconductor light emitting device
US20060017060A1 (en) * 2004-07-26 2006-01-26 Nai-Chuan Chen Vertical conducting nitride diode using an electrically conductive substrate with a metal connection
TWI374553B (en) * 2004-12-22 2012-10-11 Panasonic Corp Semiconductor light emitting device, illumination module, illumination apparatus, method for manufacturing semiconductor light emitting device, and method for manufacturing semiconductor light emitting element
KR101047683B1 (ko) * 2005-05-17 2011-07-08 엘지이노텍 주식회사 와이어 본딩이 불필요한 발광소자 패키징 방법
DE112006002927B4 (de) * 2006-01-09 2010-06-02 Seoul Opto Device Co. Ltd., Ansan Licht emittierende Diode mit ITO-Schicht und Verfahren zur Herstellung einer solchen
JP5123269B2 (ja) * 2008-09-30 2013-01-23 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
KR100999689B1 (ko) * 2008-10-17 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법, 이를 구비한 발광장치
KR101533817B1 (ko) * 2008-12-31 2015-07-09 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
KR101557362B1 (ko) * 2008-12-31 2015-10-08 서울바이오시스 주식회사 복수개의 비극성 발광셀들을 갖는 발광 소자 및 그것을 제조하는 방법
JP2010165983A (ja) * 2009-01-19 2010-07-29 Sharp Corp 発光チップ集積デバイスおよびその製造方法
US9093293B2 (en) * 2009-04-06 2015-07-28 Cree, Inc. High voltage low current surface emitting light emitting diode
US20110018013A1 (en) 2009-07-21 2011-01-27 Koninklijke Philips Electronics N.V. Thin-film flip-chip series connected leds
CN102201426B (zh) * 2010-03-23 2016-05-04 展晶科技(深圳)有限公司 发光二极管及其制作方法
JP2011199221A (ja) * 2010-03-24 2011-10-06 Hitachi Cable Ltd 発光ダイオード
JP5426481B2 (ja) * 2010-05-26 2014-02-26 株式会社東芝 発光装置
DE102010048159B4 (de) * 2010-10-11 2023-10-05 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Leuchtdiodenchip
CN102593113B (zh) * 2011-01-10 2015-04-01 展晶科技(深圳)有限公司 发光二极管封装结构
JP4989773B1 (ja) 2011-05-16 2012-08-01 株式会社東芝 半導体発光素子
TW201310703A (zh) * 2011-08-17 2013-03-01 Ritedia Corp 垂直式發光二極體結構及其製備方法
TW201347233A (zh) * 2012-05-08 2013-11-16 Phostek Inc 發光二極體裝置及其製造方法
DE102012215524A1 (de) * 2012-08-31 2014-03-06 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleiterbauteil
KR101956101B1 (ko) * 2012-09-06 2019-03-11 엘지이노텍 주식회사 발광소자
CN104737310B (zh) * 2012-10-15 2017-09-01 首尔伟傲世有限公司 半导体装置及其制造方法
WO2014081243A1 (en) * 2012-11-23 2014-05-30 Seoul Viosys Co., Ltd. Light emitting diode having a plurality of light emitting units
US8963121B2 (en) * 2012-12-07 2015-02-24 Micron Technology, Inc. Vertical solid-state transducers and high voltage solid-state transducers having buried contacts and associated systems and methods
KR102065390B1 (ko) 2013-02-15 2020-01-13 엘지이노텍 주식회사 발광소자, 발광소자 패키지 및 라이트 유닛
TWI549322B (zh) * 2013-04-10 2016-09-11 映瑞光電科技（上海）有限公司 一種結合磊晶結構與封裝基板爲一體之整合式ｌｅｄ元件及其製作方法
JP2014170977A (ja) 2014-06-27 2014-09-18 Toshiba Corp 発光装置
TWI552394B (zh) * 2014-11-18 2016-10-01 隆達電子股份有限公司 發光二極體結構與發光二極體模組

Also Published As

Publication number Publication date
US20170301725A1 (en) 2017-10-19
US9722162B2 (en) 2017-08-01
JP2017054942A (ja) 2017-03-16
TW201743478A (zh) 2017-12-16
CN108807358B (zh) 2022-05-03
CN106531758B (zh) 2018-09-28
TWI612695B (zh) 2018-01-21
US10134806B2 (en) 2018-11-20
US20170077366A1 (en) 2017-03-16
CN106531758A (zh) 2017-03-22
TW201711232A (zh) 2017-03-16
TWI697140B (zh) 2020-06-21
CN108807358A (zh) 2018-11-13

Similar Documents

Publication Publication Date Title
US10297719B2 (en) Micro-light emitting diode (micro-LED) device
EP1935038B1 (en) Light emitting device having vertically stacked light emitting diodes
US10134806B2 (en) Semiconductor light emitting device
KR101647000B1 (ko) 발광 다이오드
US8450765B2 (en) Light emitting diode chip and method for manufacturing the same
US10103305B2 (en) High efficiency light emitting device
US9444014B2 (en) Solid state lighting devices with accessible electrodes and methods of manufacturing
JP2013201156A (ja) 半導体発光素子及びその製造方法
KR100716645B1 (ko) 수직으로 적층된 발광 다이오드들을 갖는 발광 소자
JP2023100814A (ja) 発光ダイオードデバイス及びその製作方法
JP2017055045A (ja) 半導体発光装置
US20210226088A1 (en) Light-emitting diode chip and manufacturing method thereof
CN112802953B (zh) 一种发光二极管及制备方法
JP2017054963A (ja) 半導体発光装置およびその製造方法
KR101090178B1 (ko) 반도체 발광소자
KR20160093789A (ko) 반도체 발광소자
KR20120069048A (ko) 발광 소자 및 그 제조 방법
JP2017011016A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20171130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180903

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180903

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191223

R150 Certificate of patent or registration of utility model

Ref document number: 6637703

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250