KR100995795B1

KR100995795B1 - 질화물 발광소자

Info

Publication number: KR100995795B1
Application number: KR20080078474A
Authority: KR
Inventors: 유태경
Original assignee: 주식회사 세미콘라이트
Priority date: 2008-08-11
Filing date: 2008-08-11
Publication date: 2010-11-22
Also published as: KR20100019761A

Abstract

본 발명에 의한 질화물계 발광소자는 n형 전극이 형성된 하나 이상의 제1질화물반도체층과, 이 반도체층 상부의 활성층과, p형 전극이 형성된 상기 활성층 상부의 하나 이상의 제2질화물반도체층을 포함한 질화물 발광소자에 있어서, 상기 제1질화물반도체층 및 상기 제2질화물반도체층을 전기적으로 연결하는 전도성 스트립을 더 포함하고, 상기 전도성 스트립은 그 경계면이 상기 p형 전극의 경계면과 소정 거리만큼 이격되도록 형성되며 이로써 노출된 상기 제2질화물반도체층 영역은 상기 발광소자에 병렬연결된 저항으로 기능한다.

질화물발광소자, 내정전압, ESD

Description

질화물 발광소자 {NITRIDE LIGHT EMITTING DEVICE}

본 발명은 질화물 발광소자에 관한 것으로, 특히 질화물 발광소자의 내정전압특성의 개선에 관한 것이다.

일반적으로 질화물계 발광소자는 기판 상부에 저온 버퍼층, 언도프층이 형성되고 그 상부에 질화물층들이 형성되는 구조를 갖는다.

도 1a는 일반적인 질화물계 발광소자의 개략 단면도를 나타낸다.

도 1a를 참조하면서 일반적인 질화물계 발광소자(1)의 구조를 개략적으로 설명하면, 먼저 기판(2) 상부에 저온 버퍼층(3), N형 질화물 반도체층(4), 발광영역인 활성층(6), P형 질화물 반도체층(7) 및 P형 전극(8)이 순차적으로 배치된다. 또한, P형 전극(8) 상에는 P형 패드전극(9)이, N형 질화물 반도체층(4) 상에는 N형 패드전극(5)이 각각 배치된다. 특히, 일반적으로 P형 질화물의 전기전도성이 매우 낮기 때문에 구동전류를 이의 전면에 균일하게 흘리기 위하여 상기 P형 전극(8)이 P형 질화물 반도체층(7)의 전면에 투명전극으로 형성된다.

한편, 이러한 발광소자는 기판(2)으로서 제조가 어렵고 비용도 높은 동종기판(예를 들어, GaN 기판) 대신에 사파이어나 실리콘카바이드와 같은 이종기판을 일 반적으로 사용한다. 이때, 이종기판과 질화물 반도체 간에는 큰 격자 부정합(예를 들어, 사파이어 기판과 GaN 반도체층 간에는 약 13.7%의 격자 부정합이 존재한다)이 존재하므로, 이종기판상에 성장된 질화물 반도체층은 품질이 낮고 많은 결정결함을 내포하게 되고, 또한 이러한 결정결함은 발광소자의 내정전압특성(Electrostatic Discharge(ESD) resistive property)의 심각한 저하를 초래한다. 즉, 외부로부터 정전기가 발생할 때, 인가된 정전전하가 발광소자의 상대적으로 결정결함이 많은 부분으로 집중되어 특정부분의 파손을 초래한다. 이에 관련된 연구논문으로서, Microelectronics Reliability 41 (2001) 1609-1614 및 IEEE Transactions on Device and Materials Reliability Vol.5, No 2, June 2005, 277-281에서는 질화물계 발광소자의 내정전압특성은 결정결함과 불균일한 전류밀도에 의하여 결정된다고 기술하고 있다.

특히, 이러한 내정전압특성은 최근 질화물계 발광소자의 용도가 옥외와 같은 혹독한 환경으로 확장됨에 따라 매우 중요한 관건으로 되고 있으며, 이 특성의 개선을 위한 연구가 진행되고 있다. 그 일 예로서, IEEE Electron device letters Vol.24, No.3, March 2003, 129-131에서는 질화물계 발광소자와 질화물 쇼트키다이오드를 연결함으로써 내정전압특성을 개선하는 방안을 제시한다. 또한, 좀더 실질적인 접근방법으로는 10⁸cm^-2 이상의 매우 높은 결정결함 밀도와 같은 근본적인 질화물 반도체 발광소자의 한계를 감안하여 도 1b와 같이 실리콘 제너다이오드를 질화물계 발광소자와 역방향으로 병렬연결함으로써 내정전압특성을 개선한다. 도 1b 를 참조하면, 역방향 정전기가 소자에 인가되는 경우에는 제너다이오드(10)를 통하여 방전되고, 순방향 정전기가 인가되는 경우에는 발광소자(1)를 통하여 방전되므로, 정전기로부터의 보호가 가능하다. 그러나, 이 경우 실리콘 제너다이오드로 인하여 추가 비용이 발생할 뿐만 아니라 광흡수가 발생하여 발광효율이 약 10% 내외로 저하된다는 문제점이 있다. 또한, 순방향 정전기의 경우 발광소자를 통하여 방전되므로 소자가 파손될 우려가 여전히 존재한다.

이에, 본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 내정전압특성이 크게 향상된 질화물 발광소자를 제공하는 데 있다.

상기 목적을 달성하기 위하여 본 발명에 의한 질화물계 발광소자는 n형 전극이 형성된 하나 이상의 제1질화물반도체층과, 이 반도체층 상부의 활성층과, p형 전극이 형성된 상기 활성층 상부의 하나 이상의 제2질화물반도체층을 포함한 질화물 발광소자에 있어서, 상기 제1질화물반도체층 및 상기 제2질화물반도체층을 전기적으로 연결하는 전도성 스트립을 더 포함하고, 상기 전도성 스트립은 그 경계면이 상기 p형 전극의 경계면과 소정 거리만큼 이격되도록 형성되며 이로써 노출된 상기 제2질화물반도체층 영역은 상기 발광소자에 병렬연결된 저항으로 기능할 수 있다. 또한, 상기 제2질화물반도체층은 p형 질화물을 포함하고 부가적으로 n형 질화물을 더 포함할 수 있다. 또한, 상기 소정 거리는 1㎛ 내지 100㎛의 범위로 될 수 있다. 또한, 상기 전도성 스트립은 전도성 금속 또는 전도성 산화물로 될 수 있다. 또한, 상기 전도성 스트립의 하부에 실리콘옥사이드(SiO_x) 또는 실리콘나이트라이드(SiN_x) 절연체가 위치될 수 있다.

본 발명에 의하면, 질화물 발광소자의 P형 질화물 반도체층과 N형 질화물 반 도체층을 전도성 스트립으로 연결하여 P형 질화물 일부를 저항으로 사용하는 구조로서, 기능적으로 발광소자에 병렬저항을 연결함으로써 정전기로부터 발광소자를 안정하게 보호할 수 있는 고 내정전압 특성을 갖는 발광소자를 구현할 수 있다.

이하, 본 발명을 도면을 참조하며 상세히 설명한다.

먼저, 본 발명자는 질화물계 발광소자에 소정의 큰 저항값을 갖는 저항을 병렬연결하여 이 저항을 통해 외부로부터 인가된 정전기가 방전되도록 함으로써 질화물계 발광소자의 내정전압특성을 개선하는 접근방식을 채택하였다.

도 2a 및 2b는 이러한 본 발명의 접근방식을 설명하는 개략회로도이다.

즉, 도 2a를 참조하면, 발광소자(100)의 순방향 내부저항은 일반적으로 약 10Ω으로 매우 작은 반면, 이 발광소자(100)에 병렬연결된 병렬저항(200: 예를 들어, 10㏀)은 발광소자에 비해 상대적으로 크므로, 순방향의 정전기 인가시 인가된 대부분의 전류는 발광소자(100)로 흐르게 되고 이 발광소자(100)가 발광되면서 이를 통해 인가된 정전전하가 방전된다. 뿐만 아니라, 정상적인 발광소자(100)의 구동시(순방향)에 있어서도, 예를 들어 10㏀의 고저항(200)에는 20㎃ 전류구동시 약 0.1%에 해당하는 0.02㎃에 불과한 극미한 누설전류가 흐르므로, 병렬연결된 고저항(200)으로의 누설전류손실은 거의 무시될 수 있다.

반대로, 도 2b를 참조하면, 역방향으로의 발광소자(100)의 내부저항은 일반적으로 수 10⁶Ω으로 매우 크므로, 역방향의 정전기 인가시 인가된 대부분의 전류는 병렬저항(200)을 통해 방전되고, 이로써 발광소자(100)가 보호된다. 이는 일반적으로 발광소자가 역방향 내정전압특성이 순방향 내정전압특성에 비해 매우 나쁘다는 점에서 매우 중요하다. 왜냐면, 순방향으로 정전압이 인가될 경우 발광소자(100)가 발광하면서 이를 통해 정전전하가 흘러 방전되므로 소자가 손상을 입지 않게 되나, 역방향으로 정전기가 인가되었을 경우 발광소자(100)의 역방향으로는 전류가 흐를 수 없으므로 발광소자(100) 내부의 제일 약한 부분이 파손이 되면서 방전되기 때문이다.

그러나, 이러한 접근방식으로 소자를 실제 구성할 경우, 회로구성이 복잡해지고 제조비용과 칩 크기가 증가하며, 또한 외부 연결된 병렬저항(200)으로 인해 광흡수 및/또는 광산란이 발생하여 발광특성이 저해되는 등 오히려 여러 문제가 발생할 수 있다. 이에, 본 발명자는 발광소자(100) 내의 P형 질화물 반도체층이 일반적으로 매우 큰 저항을 가짐에 착안하여 외부 병렬저항(200)을 사용하지 않고 P형 질화물 반도체층 자체를 병렬저항으로 사용함으로써 상술한 문제들을 해결해냈다.

즉, P형 질화물은 일반적으로 Mg 원소를 GaN계 질화물에 불순물로 첨가하여 구현된다. 그러나, GaN계 물질의 매우 큰 에너지 밴드폭으로 인해 Mg 원소의 이온화에너지는 수백meV에 이를 만큼 매우 크고, 따라서 실질적으로 정공을 형성하는 Mg원소의 이온화률이 매우 낮다. 뿐만 아니라, Mg는 수소(H) 원자와 잘 결합하여 Mg-H 결합체를 형성함으로써 P형 구현에 문제를 야기하므로, 이러한 Mg-H 결합체를 끊고 상기 수소를 질화물층으로부터 추출하기 위해 통상적으로 질소 분위기에서의 열처리와 같은 후속 활성화를 실시한다. 하지만, 이러한 방법을 사용한다 하더라 도, 근본적으로는 Mg가 GaN 내에서 깊은 에너지 레벨을 형성하기 때문에, 최종 얻을 수 있는 정공의 농도는 고작 약 5x10¹⁷cm^-3이하에 불과하며, 이는 실질적으로 도핑되어 있는 Mg 농도(~5x10¹⁹cm^-3)의 약 1%에 그치는 극미량이다. 뿐만 아니라, P형 GaN층 내에서 정공의 이동도는 10cm²/(V·s)이하로 매우 낮다.

이러한 지식을 바탕으로, 실질적인 P형 질화물층의 특정한 조건을 이용하여 P형 질화물의 전도도를 간략히 계산해 보면, 예를 들어 P형 질화물층의 두께를 200nm, 폭을 100㎛, 길이를 20㎛, 정공농도를 5x10¹⁷cm^-3, 이동도 10cm²/(V·s), 전하 1.6x10^-19 C이라고 가정할 경우;-

전도도 〓 전하량 × 이동도 × 전공 농도

〓 1.6×10^-19 × 10 × 5×10¹⁷

〓 0.16 Ω·㎝ 이고,

저항 〓 1/(전도도) × 길이 / 단면적

〓 1/0.16 × (20x10^-4) / (200x10^-7×100x10^-4)

〓 63 ㏀ 이다.

상기 예에서도 P형 질화물 반도체층은 낮은 이동도와 낮은 정공 농도에 의해서 63㏀이라는 매우 큰 저항을 가짐을 알 수 있다.

따라서, 상술한 바대로 본 발명은 외부 병렬저항을 사용하지 않고 질화물계 발광소자 내의 P형 질화물 반도체층 자체를 병렬저항으로 활용한다. 이의 일 구현예로서, 도 3a는 본 발명에 의한 질화물 발광소자의 개략 평면도를 나타내며, 도 3b는 그의 개략적인 등가회로도이다.

도 3a 및 도 3b를 참조하며 본 발명을 설명하면, 본 발명에 의한 질화물 발광소자(100)는 종래 구조와 마찬가지로 기판(미도시) 상부에 저온 버퍼층(미도시)과, N-전극(150; 즉, N형 패드전극)이 형성된 질화물층(110)과, 활성층(미도시)과, P-전극(130, 140; 즉, 투명전극인 P형 전극(130) 및 P형 패드전극(140))이 형성된 질화물층(120)이 순차적으로 배치된다.

특히, 본 발명의 주된 특징은 도 3a에 도시된 점선원형부분(160)이다. 즉, N-전극(150)이 형성된 질화물층(110)과 P-전극(130, 140)이 형성된 질화물층(120)을 소정 폭의 전도성 스트립(165)이 전기적으로 연결하고, 또한 P-전극(130, 140)이 형성된 질화물층(120) 상의 전도성 스트립(165) 접촉영역에서 P형 전극(130) 또는 P형 패드전극(140)과 전도성 스트립(165)의 경계면 간을 최단 소정거리(도 3a의 "d") 만큼 이격시켜 질화물층(120)을 노출함으로써 이 노출된 질화물층(120)이 저항역할을 하게 한다. 이때, 상기 P-전극(130, 140)이 형성된 질화물층(120)은 P형 질화물 반도체층으로 될 수 있고, 이 외에도 터널링 개념을 이용한 P형 질화물층 상에 형성되는 N형 질화물층일 수도 있다.

또한, 상기 전도성 스트립(165)은 전도성 금속이나 ITO(Indium Tin Oxide) 등의 전도성 산화물로 될 수 있다. 또한, 본 발명의 특징은 발광소자(100)와 병렬로 저항을 연결하는 것이므로, 본 발명의 다른 구현예에서는 상기 활성층 상에 형 성되는 다른 정공 공급층에 질화물층(110)과 잇는 전도성 스트립(165)이 위치할 수도 있다.

또한, 상기 전도성 스트립(165)의 위치는 발광소자(100)의 어떠한 부분에 놓여도 무관하나, 발광소자의 발광효율을 고려하여 발광소자(100) 내 전류밀도가 낮아 발광 기여가 낮은 부분의 가장자리에 전도성 스트립(165)을 위치시킴으로써 발광효율의 저하를 최소화함이 바람직하다. 또한, 전도성 스트립(165)의 폭, 두께 및 개수 등은 별도의 제한 없이 임의로 조절가능하며, 다만 폭 및 개수는 발광되는 빛을 최소한으로 가리도록 설계함이 바람직하다. 또한, 전도성 스트립(165)은 해당 분야에서 공지된 모든 방법으로 형성될 수 있으며, 일 예를 들어 N형 패드전극(150) 또는 P형 패드전극(140)의 금속 증착시 마스킹 패턴을 통해 메사 에칭 경계면과 함께 증착하여 매우 용이하게 형성할 수 있다. 또한, 본 발명의 일 실시예로서 상기 전도성 스트립(165) 하부에 실리콘옥사이드(SiO_x) 또는 실리콘나이트라이드(SiN_x) 등의 절연물질이 위치될 수 있다.

또한, 상기 질화물층(120) 상에 위치된 전도성 스트립(165)과 P형 전극(130) 또는 P형 패드전극(140)의 경계면 간 최단 이격거리 d는 실질적으로 병렬로 연결되는 저항값을 결정하며, 1-100㎛의 범위로 됨이 바람직하다. 왜냐면, 최단 이격거리 d가 1㎛ 미만일 경우에는 발광소자의 실제구동에 있어 누설전류가 크게 발생하거나 및/또는 단락(short)이 발생할 수 있으며, 반대로 d가 100㎛를 초과할 경우에는 저항값이 과도해져 오히려 내정전압특성이 저하하고 P형 전극(130)이 형성되지 않아 발광에 기여하지 못하는 면적이 커지므로 소자의 발광효율이 크게 저하되기 때문이다.

이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하며 상세히 설명한다. 다만, 본 발명이 하술하는 실시예는 본 발명의 전반적인 이해를 돕기 위하여 제공되는 것이며, 본 발명은 하기 실시예로만 한정되는 것은 아니다.

실시예

먼저, 사파이어 기판상에 저온 버퍼층과, 2㎛ 두께의 의도적으로 도핑이 되지 않은 GaN과, 2㎛ 두께의 n형 GaN층(5×10¹⁸cm^-3)과, InGaN/GaN 다중우물층으로 구성된 활성층 및 0.2㎛ 두께의 p형 GaN층(5x10¹⁷cm^-3)으로 구성된 도 3a와 같은 구조의 발광소자의 패턴을 형성하였다. 메사에칭의 깊이는 1.2㎛로 하였고, 투명전극으로는 120nm 정도 두께의 Indium Tin Oxide를 사용하였으며, P-GaN와 N-GaN을 연결하는 전도성 스트립의 폭은 3㎛으로, 그 두께는 패드 금속(Cr/Ni/Au= 400A/300A/13000A)과 동일하게 형성하였다. 전도성 스트립과 투명전극 사이의 간격은 20㎛로 하였다. 원리적으로 병렬로 연결된 저항에 의해 순방향 및 역방향으로 누설전류가 발생하였으나, 그 양은 전도성 스트립과 투명전극 사이의 간격을 조절함으로 줄일 수 있었다.

상기와 같이 병렬저항이 형성된 본 실시예와, 본 실시예와 발광소자의 박막층 구성은 동일하지만 다만 상기 병렬저항이 없는 비교예의 각 내정전압특성을 조사하였다. 내정전압특성의 검사는 1.5㏀의 저항과 100㎊이 등가로 연결된 인체모드 (Human body mode) ESD 검사기를 사용하였다. 또한, 내정전압특성 검사방법으로서, 상기 인체모드 ESD 검사기를 이용하여 전압당 100개의 발광소자에 인가한 후 측정 전후의 역방향 누설전류값을 비교하여 그 값이 증가하였으면 "파손"으로, 그 값이 동일하면 "합격"으로 분류하였다.

도 4의 (a) 및 (b)는 내정전압 검사를 수행한 비교예의 발광소자에 있어서 그 일부의 확대사진이며, 도 4로부터 정전기로 인하여 질화물 발광층이 정전기가 집중된 작은 영역에서 심하게 파손이 되어 있는 것을 확인할 수 있다.

도 5는 종래의 발광소자와 본 발명에 따른 발광소자의 ESD 검사 통과율을 나타낸 그래프이다. 비교예로서 종래의 발광소자의 경우, 500V 이상의 인가 정전기에 의해서 급격히 수율이 떨어졌으며 3000V 이상에서는 모든 발광소자가 파손되었다. 그러나, 본 실시예에 의한 발광소자는 4000V(이는 본 발명에서 사용한 ESD 검사기 기종의 한계전압이었음)까지 97% 이상의 발광소자가 ESD 검사를 통과하였으며, 이는 종래의 발광 소자에 비해서 매우 획기적인 ESD 수율 개선을 의미한다.

이상 전술한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구 범위에 속하는 것으로 보아야 한다.

도 1a는 일반적인 질화물계 발광소자의 개략 단면도.

도 1b는 도 1a의 발광소자에 제너다이오드를 병렬연결한 개략 등가회로도.

도 2a 및 도 2b는 본 발명에 의한 소정 저항이 병렬연결된 질화물계 발광소자의 동작 개요를 설명하기 위한 개략 등가회로도.

도 3a는 본 발명에 의한 질화물 발광소자의 개략 평면도.

도 3b는 도 3a에 의한 발광소자의 개략 등가회로도.

도 4는 내정전압 검사를 수행한 비교예의 발광소자에 있어서 그 일부의 확대사진.

도 5는 종래의 발광소자와 본 발명에 따른 발광소자의 ESD 검사 통과율을 나타낸 그래프.

Claims

n형 전극이 형성된 하나 이상의 제1질화물반도체층과, 상기 제1질화물반도체층 상부의 활성층과, p형 전극이 형성된 상기 활성층 상부의 하나 이상의 제2질화물반도체층을 포함한 질화물 발광소자에 있어서,

상기 제1질화물반도체층 및 상기 제2질화물반도체층을 전기적으로 연결하는 전도성 스트립을 더 포함하고, 상기 전도성 스트립은 그 경계면이 상기 p형 전극의 경계면과 소정 거리만큼 이격되도록 형성되며 이로써 노출된 상기 제2질화물반도체층 영역은 상기 발광소자에 병렬연결된 저항으로서 기능하고, 상기 전도성 스트립의 하부에 배치된 실리콘옥사이드(SiO_x) 또는 실리콘나이트라이드(SiN_x) 절연체를 더 포함하는 것을 특징으로 하는 질화물 발광소자.
삭제
제1항에 있어서,

상기 소정 거리는 1㎛ 내지 100㎛의 범위로 되는 것을 특징으로 하는 질화물 발광소자.
제1항에 있어서,

상기 전도성 스트립은 전도성 금속 또는 전도성 산화물로 되는 것을 특징으로 하는 질화물 발광소자.
삭제