KR101350923B1 - 반도체 발광 소자 및 그 제조 방법 - Google Patents
반도체 발광 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR101350923B1 KR101350923B1 KR1020120062401A KR20120062401A KR101350923B1 KR 101350923 B1 KR101350923 B1 KR 101350923B1 KR 1020120062401 A KR1020120062401 A KR 1020120062401A KR 20120062401 A KR20120062401 A KR 20120062401A KR 101350923 B1 KR101350923 B1 KR 101350923B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- type semiconductor
- semiconductor layer
- light emitting
- resistance
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 175
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 37
- 230000004048 modification Effects 0.000 claims abstract description 37
- 238000012986 modification Methods 0.000 claims abstract description 37
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 229910002601 GaN Inorganic materials 0.000 claims description 48
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 48
- 238000004381 surface treatment Methods 0.000 claims description 15
- 230000009467 reduction Effects 0.000 claims description 13
- 150000002500 ions Chemical class 0.000 claims description 11
- 229910052718 tin Inorganic materials 0.000 claims description 9
- 229910052725 zinc Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052790 beryllium Inorganic materials 0.000 claims description 7
- 230000007423 decrease Effects 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 229910052734 helium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- 229910052745 lead Inorganic materials 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 5
- 229910052717 sulfur Inorganic materials 0.000 claims description 5
- 229910052714 tellurium Inorganic materials 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000008569 process Effects 0.000 description 17
- 239000000758 substrate Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 9
- 239000012535 impurity Substances 0.000 description 8
- 239000011701 zinc Substances 0.000 description 8
- 239000000203 mixture Substances 0.000 description 6
- 229910052749 magnesium Inorganic materials 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000003574 free electron Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000005516 deep trap Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- -1 gallium nitride compound Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
- H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
Abstract
본 발명은 이온 주입 또는 플라즈마 도핑 방법을 통해 p형 반도체층, 활성층 및 n형 반도체층의 노출된 표면 상에 표면개질층을 형성하여 누설전류 현상을 방지할 수 있는 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
Description
본 발명은 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 보다 구체적으로, 반도체 발광 소자의 누설전류를 최대한 감소시켜 소자의 발광 효율을 개선시킬 수 있는 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
발광다이오드(Light Emitting Diode, LED)는 전기에너지를 빛에너지로 변환시켜주는 반도체 발광 소자로써, 화합물 반도체 단자에 전류를 흘려서 p-n접합 부근 또는 활성층에서 전자와 홀의 결합에 의해 빛을 방출하는 소자이다.
상기 발광다이오드는 화합물 반도체의 조성비를 조절함으로써 다양한 색상 구현이 가능하며, 광 변환효율이 높아 소비전력이 낮고, 수명이 1만 내지 5만 시간에 이르며 점등 및 소등시 응답속도가 빠르다. 또한, 점광원으로 다양한 형태로 집적화시킬 수 있고, 작은 사이즈로 만들 수 있어 정교한 디자인이 가능하며 환경친화적이라는 특성이 있어차세대 조명용 광원으로 평가받고 있다. 현재 발광다이오드는 대형 옥외 전광판, 액정 디스플레이의 백라이트 등으로 응용 범위를 넓혀가고 있는 실정이다.
상기 발광 다이오드는 현재 Ⅲ-Ⅴ족 화합물 반도체를 이용한 것이 주류를 이루고 있다. 질화갈륨계 화합물 반도체(GaN)는 높은 열정 안정성과 폭 넓은 밴드갭을 가지고 있어, 발광다이오드를 포함한 반도체 발광 소자 및 고출력 전자부품 소자 개발 분야에서 많은 주목을 받아왔다.
도 1에는 종래의 반도체 발광 소자의 일반적인 구조가 도시되어 있다.
도 1을 참조하면, 종래의 반도체 발광 소자는 금속 또는 실리콘 기판(100) 상에 n형 반도체층(110), 활성층(120) 및 p형 반도체층(130)이 순차적으로 적층되어 있고, 상기 p형 반도체층(130) 및 n형 반도체층(110)의 표면에 각각 p형 전극(140) 및 n형 전극(150)이 전기적으로 접촉되어 있는 구조를 가진다. 도면 부호 ITO는 투명전극층이다.
종래 공정에서는 n형 반도체층, 활성층 및 p형 반도체층을 순차적으로 적층한 후, 포토리소그라피 공정을 이용하여 적층된 반도체층들을 식각하여 상기 n형 반도체층의 일부를 노출시키는 공정을 제안하고 있다. 그런데, 상기의 종래 기술에 따르면 상기 포토리소그라피 공정에 의한 식각 공정시, 상기 p형 반도체층에서 n형 반도체층까지 약 1㎛ 가량 건식 식각을 진행하게 되는데, 이때, 상기 반도체 발광 소자에서 발생된 GaxCl1 -x 이 식각면 표면에 달라붙게 되는 현상이 나타나게 된다. 이와 같이 식각 공정시 발생된 GaxCl1-x 이, 특히, p형 반도체층 및 활성층 상에 달라붙게 되면 이러한 이유로 발광 다이오드의 동작을 위한 전류주입 중에 상당한 누설전류가 발생하게 되고, 이에 따른 소자의 수명 단축, 광학적 및 전기적 특성의 저하로 고품질의 발광다이오드를 제작하는데 많은 어려움이 있다.
이러한, 누설전류는 전극단자에 전압을 인가할 경우 소자의 표면 및 계면을 통해 흐르게 되는 것으로서, 소자의 성능에 중대한 영향을 미치며 경우에 따라 소자의 파괴를 유발할 수 있으므로, 소자의 광학적 및 전기적 특성을 향상시키기 위해서 누설전류를 감소하기 위한 연구는 반드시 필요한 실정이다.
이에, 종래 기술에서는 발광다이오드의 누설전류를 효율적으로 억제하기 위해서 한국등록특허 제10-0988194호와 같이 반도체 표면에 패시베이션층(passivation layer)을 형성하는 방법을 사용하여 발광다이오드의 누설전류를 줄일 수 있는 방법을 제시하고 있다.
한편, 상기의 한국등록특허 제10-0988194호와 같이 반도체 표면에 Si02, Si3N4와 같은 패시베이션층을 형성하는 기술은 공정 특성상 플라즈마로 인한 데미지가 유발되기 때문에 여전히 발광 소자의 누설전류 감소 현상을 방지하기가 어려운 실정이다.
따라서, 당 기술 분야에서는 상기와 같이 반도체 표면에 Si02, Si3N4와 같은 보호막을 형성하는 기술과는 달리, 반도체 소자의 표면처리를 통해 소자의 표면 및 계면을 통해 흐르는 누설전류를 방지할 수 있는 새로운 방안이 요구되고 있다.
본 발명은 질화갈륨계 반도체 적층 구조의 표면 상에 이온 주입 또는 플라즈마 도핑 방법에 의해 표면개질층이 형성된 반도체 발광 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 질화갈륨계 반도체 적층 구조의 p형 반도체층 및 활성층의 표면 상에 절연 역할의 저항증가층이 형성되고, n형 반도체층의 표면 상에 오믹 콘택 역할의 저항감소층이 형성된 반도체 발광 소자 및 그 제조 방법을 제공하는데 그 다른 목적이 있다.
본 발명은 n형 반도체층과 활성층 및 p형 반도체층이 적층된 질화갈륨계 반도체 적층 구조; 상기 p형 반도체층 및 상기 n형 반도체층에 각각 접속되는 p형 전극 및 n형 전극; 및 상기 질화갈륨계 반도체 적층 구조의 노출된 표면 상에 형성된 표면개질층;을 포함하고, 상기 표면개질층은 저항증가층 및 저항감소층으로 이루어진 반도체 발광 소자를 제공한다.
상기 저항증가층은 상기 활성층 및 상기 p형 반도체층의 노출된 표면 상에 형성되고, 상기 저항감소층은 상기 n형 반도체층의 노출된 표면 상에 형성되며,
상기 저항증가층 및 저항감소층은 동시에 형성되고,
상기 표면개질층은 이온 주입 또는 플라즈마 도핑 방법으로 표면 처리되어 형성되고,
상기 표면개질층은 Si, C, Ge, Sn, Pb, O, S, Se, Te, N, P, As, Sb, Bi, Zn, Ca, Ar, Be, Ti, H, He, Al, In 및 B 중에서 선택된 어느 하나를 포함하는 이온으로 표면 처리하여 형성된다.
또한, 본 발명은 n형 반도체층, 활성층 및 p형 반도체층의 적층으로 이루어진 질화갈륨계 반도체 적층 구조를 형성하는 단계; 상기 반도체 적층 구조의 p형 반도체층 및 상기 n형 반도체층과 각각 컨택하는 p형 전극 및 n형 전극을 형성하는 단계; 및 상기 질화갈륨계 반도체 적층 구조의 노출된 표면 상에 저항증가층 및 저항감소층으로 이루어진 표면개질층을 형성하는 단계;를 포함하는 것을 반도체 발광 소자 제조 방법을 제공한다.
상기 저항증가층은 상기 활성층 및 상기 p형 반도체층의 노출된 표면 상에 형성하고, 상기 저항감소층은 상기 n형 반도체층의 노출된 표면 상에 형성하고,
상기 저항증가층 및 저항감소층은 동시에 형성하고,
상기 표면개질층은 상기 질화갈륨계 반도체 적층 구조에 대해 이온 주입 또는 플라즈마 도핑 방법으로 표면 처리하여 형성하고,
상기 표면개질층은 Si, C, Ge, Sn, Pb, O, S, Se, Te, N, P, As, Sb, Bi, Zn, Ca, Ar, Be, Ti, H, He, Al, In 및 B 중에서 선택된 어느 하나를 포함하는 이온으로 표면 처리하여 형성한다.
본 발명은 p형 반도체층 및 활성층의 표면에 표면개질층으로 절연 특성의 저항증가층을 형성함으로써, 상기 저항증가층에 의하여 질화갈륨계 반도체 적층 구조의 표면에서의 누설전류 경로를 차단하여 표면 누설전류를 감소시킬 수 있어 소자의 발광 효율 향상을 기대할 수 있다.
또한, 본 발명은 n형 반도체층의 표면에 표면개질층으로 오믹 콘택 특성 및 전류 확산 특성을 더욱 향상시킬 수 있는 저항감소층을 형성함으로써, 상기 저항감소층에 의하여 상기 n형 반도체층의 저항 감소가 이루어지게 되어 이로 인해 n형 반도체층의 전기적 특성을 높일 수 있는 효과를 가지게 된다.
도 1은 종래의 반도체 발광 소자를 나타낸 도면.
도 2는 본 발명의 실시예에 따른 반도체 발광 소자를 나타낸 도면.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 발광 소자의 제조 방법을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 반도체 발광 소자의 이온 주입을 통한 표면처리시 p형 반도체층과 n형 반도체층의 전기적 특성 및 절연 특성을 나타낸 그래프.
도 2는 본 발명의 실시예에 따른 반도체 발광 소자를 나타낸 도면.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 반도체 발광 소자의 제조 방법을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 반도체 발광 소자의 이온 주입을 통한 표면처리시 p형 반도체층과 n형 반도체층의 전기적 특성 및 절연 특성을 나타낸 그래프.
이하, 첨부된 도면을 참조하여 반도체 발광 소자 및 그 제조 방법에 대한 바람직한 실시의 예를 상세히 설명한다.
본 발명은 n형 반도체층과 활성층 및 p형 반도체층이 적층된 질화갈륨계 반도체 적층 구조의 노출된 표면 상에 저항증가층 및 저항감소층으로 이루어진 표면개질층이 형성된 반도체 발광 소자에 관한 것이다.
도 2는 본 발명의 실시예에 따른 수평 구조를 갖는 반도체 발광 소자를 나타낸 도면이다.
도 2를 참조하면, 본 발명의 실시예에 따른 수평 구조를 갖는 반도체 발광 소자는 기판(200) 상에 n형 반도체층(210)과 활성층(220) 및 p형 반도체층(230)이 적층된 질화갈륨계 반도체 적층 구조(230S)가 형성되고, 상기 p형 반도체층(230) 및 상기 n형 반도체층(210)에 각각 접속되는 p형 전극(240) 및 n형 전극(250)이 형성되며, 상기 질화갈륨계 반도체 적층 구조(230S)의 노출된 표면 상에 저항증가층(261) 및 저항감소층(262)으로 이루어진 표면개질층(260)이 형성된 구조를 갖는다.
상기 기판(200)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로 형성되며, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하거나 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이트(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN) 중 어느 하나를 이용하여 형성될 수 있다. 한편, 상기 기판 상에 사파이어와 같은 물질로 형성된 기판과의 격자정합을 향상시키기 위한 층으로, 일반적으로 AlN/GaN층 또는 GaN층으로 이루어진 버퍼층이 형성될 수 있으나, 본 발명의 실시예에서는 상기 버퍼층을 생략하기로 한다.
상기 n형 반도체층(210)과 활성층(220) 및 p형 반도체층(230)은 각 도전형 불순물이 도핑된 InxAlyGa1 -x- yN 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질로 형성될 수 있다. 상기 n형 반도체층(210)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있으며, 상기 n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용할 수 있고, 바람직하게는 Si를 주로 사용한다.
상기 활성층(220)은 하나의 양자우물층 또는 더블헤테로(double heterostructure) 구조 또는 InGaN/GaN층으로 구성된 다중양자우물층(Multi-Quantum-Well)으로 형성될 수 있다.
상기 p형 반도체층(230)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성될 수 있으며, 상기 p형 도전형 불순물 도핑으로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다. 상기 p형 반도체층과 상기 활성층의 일부는 메사 식각(mesa etching)으로 제거되어, 저면에 n형 반도체층의 일부를 노출시키게 된다.
상기 p형 전극(240)은 투명전극(241)과 본딩전극(242)의 적층 구조로 형성될 수 있다. 상기 p형 전극(240)의 투명전극(241)은 산화인듐에 Sn, Zn, Mg, Cu, Ag 및 Al으로 이루어진 그룹에서 선택되는 하나 이상의 원소를 첨가하여 형성된 혼합물로 이루어진 것이 바람직하며, 상기 첨가 원소는 전체 혼합물의 중량을 기준으로 1 내지 30 중량%의 양을 첨가되는 것이 바람직하다. 상기 본딩전극(242)은 골드와이어 본딩을 위한 전극으로서, p형 전극(240)의 전기 전도도를 높이기 위하여 추가적으로 마련할 수 있는 전극이다.
상기 표면개질층(260)은 이온 주입 또는 플라즈마 도핑 방법을 사용하며, Si, C, Ge, Sn, Pb, O, S, Se, Te, N, P, As, Sb, Bi, Zn, Ca, Ar, Be, Ti, H, He, Al, In 및 B 중에서 선택된 어느 하나의 이온을 이용하여 표면처리하는 방법으로 형성되고, 바람직하게는 해당 반도체층에 대해 H(Hydrogen) 등의 이온을 이온 주입하여 표면처리하는 방법으로 형성될 수 있다. 그러나, 상기 주입되는 이온의 종류에 특별히 한정되는 것이 아니다.
그리고, 상기 표면개질층(260)은 해당 반도체층의 물질에 따라 그 특징이 다르게 이루어질 수 있게 되는데, 바람직하게는, 상기 활성층(220) 및 상기 p형 반도체층(230)의 노출된 표면 상에 형성되는 표면개질층은 절연 특성의 저항증가층(261)으로 이루어지게 되고, 상기 n형 반도체층의 노출된 표면 상에 형성되는 표면개질층(260)은 오믹 콘택 특성과 전류 확산 특성을 더욱 향상시키는 저항감소층(262)으로 이루어지게 된다.
여기서, 본 발명의 실시예에 따른 수평 구조를 갖는 반도체 발광 소자의 중요한 특징은 질화갈륨계 반도체 적층 구조(230S)의 노출된 표면에 이온 주입 또는 플라즈마 도핑 방법에 의한 표면처리에 의해 표면개질층(260)이 형성된 것이고, 바람직하게는, 상기 p형 반도체층(230) 및 활성층(220)의 노출된 표면 상에는 표면개질층으로서 저항증가층(261)이 형성되고, 한 번의 표면처리 공정으로 동시에 상기 n형 반도체층(210)의 노출된 표면 상에는 표면개질층으로서 저항감소층(262)이 형성된 것이다.
이처럼, 본 발명은 상기 질화갈륨계 반도체 적층 구조(230S)의 표면 상에 이온 주입 또는 플라즈마 도핑 방법에 의해 저항증가층(261) 및 저항감소층(262)으로 이루어진 표면개질층(260)을 형성함으로써, 상기 질화갈륨계 반도체 적층 구조(230S)에서 발생하게 되는 누설전류를 방지할 수 있게 되고, 더불어 상기 저항감소층(262)의 형성으로 인하여 상기 n형 반도체층(210) 부분에서는 이온 주입을 수행하기 전에 비하여 전기적 특성이 더 향상하게 된다.
구체적으로 설명하면, 이온 주입 또는 플라즈마 도핑 방법을 통해 상기 질화갈륨계 반도체 적층 구조의 표면에 표면개질층(260)이 형성되는 경우, 상기 p형 반도체층(230) 또는 활성층(220)의 표면 부분에서는 전자(electron)와 홀 딥-레벨 트랩(hole deep-level trap) 작용으로 매우 높은 저항 성분의 절연 영역인 저항증가층(261)이 형성하게 되고, 반면, 상기 n형 반도체층(210)의 표면 부분에서는 자유전자의 농도가 증가되어 전기전도도가 향상되는 오믹 콘택 영역인 저항감소층(262)이 형성하게 된다.
종래의 반도체 발광 소자에서는 상기 p형 반도체층과 활성층의 식각을 위한 포토리소그라피 공정시, 이때, 상기 반도체 발광 소자에서 발생된 GaxCl1 -x 이 식각면 표면에 달라붙게 되는 현상이 나타나게 되는데, 특히, 상기 p형 반도체층 및 활성층의 표면에 식각 공정시 발생된 GaxCl1 -x 이 달라붙게 되면 이러한 이유로 발광 다이오드의 동작을 위한 전류주입 중에 상당한 누설전류가 발생하는 현상이 나타나게 된다.
하지만, 본 발명에서와 같이, 상기 p형 반도체층(230), 활성층(220)의 표면에 표면개질층으로 저항증가층(261)이 형성하는 경우 저항이 높아 전류가 잘 흐르지 않게 된다. 따라서, 상기 질화갈륨계 반도체 적층 구조의 표면에서의 누설전류 경로를 차단하여 표면 누설전류를 감소시킬 수 있다. 사실상 누설전류는 발광 소자의 벌크(bulk) 영역 보단 표면과 옆면으로 더 흐르기 때문에 소자의 성능에 중대한 영향을 미치게 된다. 이에, 본 발명에서는 상기 p형 반도체층(230), 활성층(220)의 노출된 표면에 저항증가층(261)으로 이루어진 표면개질층을 형성하여 표면과 옆면으로 흐르는 누설전류를 차단하도록 하였다.
또한, 본 발명은 상기 n형 반도체층(210)의 표면에 저항감소층(262)이 형성됨으로써, 상기 저항감소층(262)으로 인하여 상기 n형 반도체층(210)의 저항 감소가 이루어지게 되어 이로 인해 n형 반도체층의 전기적 특성을 효과적으로 높일 수 있게 된다.
도 3a 내지 도 3d를 참조하여 본 발명의 실시예에 따른 수평 구조를 갖는 반도체 발광 소자의 제조 방법을 설명하도록 한다.
도 3a를 참조하면, 기판(200) 상에 n형 반도체층(210), 활성층(220) 및 p형 반도체층(230)의 적층으로 이루어진 질화갈륨계 반도체 적층 구조(230S)를 형성한 후, 상기 질화갈륨계 반도체 적층 구조(230S)의 p형 반도체층(230) 상에 p형 전극으로 투명전극(241)을 형성한다.
여기서, 상기 기판(200) 상에 사파이어와 같은 물질로 형성된 기판과의 격자정합을 향상시키기 위한 층으로, 일반적으로 AlN/GaN층 또는 GaN층으로 이루어진 버퍼층을 더 형성할 수 있다.
상기 기판(200)은 질화물 반도체 단결정을 성장시키기에 적합한 기판으로 형성하며, 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성하거나 ZnO, GaN, SiC 및 AlN 중에서 선택되는 어느 하나로 형성할 수 있다.
상기 n형 반도체층(210)과 활성층(220) 및 p형 반도체층(230)은 각 도전형 불순물이 도핑된 InxAlyGa1 -x- yN 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1)을 갖는 반도체 물질로 형성할 수 있다. 바람직하게, 상기 n형 반도체층(210)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성할 수 있으며, 상기 n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용할 수 있고, 바람직하게는 Si를 주로 사용한다.
상기 활성층(220)은 하나의 양자우물층 또는 더블헤테로(double heterostructure) 구조 또는 InGaN/GaN층으로 구성된 다중양자우물층(Multi-Quantum-Well)으로 형성할 수 있다.
상기 p형 반도체층(230)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 형성할 수 있으며, 상기 p형 도전형 불순물 도핑으로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다.
상기 투명전극(241)은 산화인듐(In2O3)에 Sn, Zn, Mg, Cu, Ag 및 Al으로 이루어진 그룹에서 선택되는 하나 이상의 원소를 첨가하여 형성된 혼합물로 형성하도록 한다.
도 3b를 참조하면, 상기 투명전극(241)과 상기 p형 반도체층(230) 및 활성층(220)의 일부를 식각하여 상기 n형 반도체층(210)의 일부를 노출시키도록 한다.
도 3c를 참조하면, 상기 식각 공정에 의해 일부가 노출된 질화갈륨계 반도체 적층 구조(230S) 및 투명전극(241) 상에 증착 공정 및 패터닝 공정을 수행해서 상기 투명전극(241) 상에 본딩전극(242)을 형성하여, 이로써, 상기 투명전극(241)과 본딩전극(242)으로 구성된 p형 전극(240)을 형성한 후, 이어서, 상기 식각 공정에 의해 노출된 n형 반도체층(210) 상에 n형 전극(250)을 형성한다.
상기 p형 전극을 이루는 본딩전극(242)은 후속의 회로기판 또는 리드 프레임 등과의 전기적 연결을 해주는 패드이다. 그리고, 상기 n형 반도체층(210) 상에 형성하는 n형 전극(250)은 후속의 회로기판 또는 리드 프레임 등과의 전기적 연결을 해주는 패드로서, Cr, Cu 등과 같은 금속을 이용하여 형성하는 것이 바람직하다.
도 3d를 참조하면, 상기 식각 공정에 의해 노출된 질화갈륨계 반도체 적층 구조(230S)에 대해 이온 주입 또는 플라즈마 도핑 방법으로 표면처리하여 상기 노출된 p형 반도체층(230), 활성층(220) 및 상기 n형 반도체층(210)의 표면 상에 표면개질층(260)을 형성한다.
상기 표면개질층(260)은 이온 주입 방법 또는 플라즈마 도핑 방법을 1회에 걸쳐서 Si, C, Ge, Sn, Pb, O, S, Se, Te, N, P, As, Sb, Bi, Zn, Ca, Ar, Be, Ti, H, He, Al, In 및 B 중에서 선택된 어느 하나의 이온을 이용하여 상기 질화갈륨계 적층 구조(230S)의 노출된 부분에 표면처리 하는 방법으로 형성할 수 있다. 바람직하게는, 상기 질화갈륨계 반도체 적층 구조의 적어도 일부 표면에 H(hydrogen) 등의 이온을 이온 주입하여 형성할 수 있다. 그러나, 상기 주입되는 이온의 종류에 특별히 한정되는 것이 아니다.
여기서, 상기 이온 주입을 통한 표면처리에 의해 형성하는 표면개질층(260)은 상기 질화갈륨계 반도체 적층 구조의 각각 층에 따라 그 특징이 달라지게 되는데, 먼저, InGaN/GaN층으로 성장된 활성층(220)의 경우, 그 노출된 표면 상에는 절연 특성의 저항증가층(261)으로 형성하게 되고, 이와 마찬가지로 p형 반도체층(230) 또한 그 노출된 표면 상에 절연 영역의 저항증가층(261)으로 형성하게 된다. 반면, 상기 n형 반도체층(210)에는 그 노출된 표면 상에 오믹 콘택 특성 및 전류 확산 특성을 더욱 향상시킬 수 있는 저항감소층(262)으로 형성하게 된다.
일반적인 메카니즘에 의하면, 이온 주입 또는 플라즈마 도핑 방법을 통해 상기 질화갈륨계 반도체 적층 구조의 표면에 표면개질층(260)을 형성하는 경우, 상기 p형 반도체층(230)의 표면 부분에는 적은 양의 이온 주입으로도 전자(electron)와 홀 딥-레벨 트랩(hole deep-level trap) 작용으로 매우 높은 저항 성분의 절연 영역이 생성되는 특징이 있고, 이와 마찬가지로 상기 활성층(220)의 표면 부분에서도 높은 저항 성분의 절연 영역이 생성되는 특징이 있다.
상기 p형 반도체층(230)을 형성하는 공정시 열처리 공정에서 Activation 방법에 의하여 Mg와 H의 본딩이 끊어지게 되는데, 이때 p형 반도체층에 홀(hole)이 생기게 되고, p형 반도체층이 형성하게 된다. 이러한 홀이 생성된 p형 반도체층에 상기와 같은 방법으로 이온 주입을 수행하게 되면 p형 반도체층 내에 생성된 홀 내에 이온들이 주입하게 되어 상기 p형 반도체층의 표면에 저항 성분이 증가하는 현상이 나타나게 된다. 또한, 상기 활성층에서도 같은 원리에 의하여 저항 성분이 증가하는 현상이 나타나게 된다.
반면, 상기 n형 반도체층(210)의 경우에서는 상기 n형 반도체층의 형성 공정시 불순물인 Si을 도핑하게 되면서 자유 전자들이 형성하게 되는데, 이러한 자유 전자들이 형성된 n형 반도체층에 대해 상기와 같은 방법으로 이온 주입을 수행하게 되면 자유 전자의 하이 도핑(high doping)이 이루어지게 되면서 n형 반도체층의 표면에는 저항이 감소하는 현상이 나타나게 된다.
이처럼, 본 발명은 상기 질화갈륨계 반도체 적층 구조에 대해 이온 주입 방법을 수행하여 표면처리하는 것으로, 상기 p형 반도체층(230) 및 활성층(220)의 노출된 표면 상에는 표면개질층으로 저항증가층(261)을 형성하고, 한 번의 표면처리 공정으로 상기 n형 반도체층(210)의 노출된 표면 상에는 표면개질층으로 저항감소층(262)을 동시에 형성함으로써, 상기 저항증가층(261)에 의하여 상기 질화갈륨계 반도체 적층 구조의 표면에서의 누설전류 경로를 차단하여 표면 누설전류를 감소시킬 수 있고, 더불어, 상기 저항감소층(262)에 의하여 상기 n형 반도체층 부분에서는 이온 주입을 수행하기 전에 비하여 전기적 특성이 더 향상하게 된다. 결과적으로 본 발명은 소자의 외부양자효율 향상을 기대할 수 있게 된다.
사실상 누설전류는 발광 소자의 벌크(bulk) 영역 보단 표면과 옆면으로 더 흐르기 때문에 소자의 성능에 중대한 영향을 미치게 된다. 이에, 본 발명에서는 상기 식각 공정에 의해 노출된 p형 반도체층, 활성층의 표면에 저항증가층으로 이루어진 표면개질층을 형성하는 방법을 제공함으로써, 표면과 옆면으로 흐르는 누설전류를 차단하도록 하여 소자의 성능 향상을 기대하도록 하였다.
도 4는 본 발명의 실시예에 따른 반도체 발광 소자의 이온 주입을 통한 표면처리시 p형 반도체층(230)과 n형 반도체층(210)의 전기적 특성 및 절연 특성을 나타낸 그래프이다.
도 4를 참조하면, 우선, 본 발명에 따른 이온 주입이 진행된 p형 반도체층에서는 이온 주입이 진행되지 않은 p형 반도체층에 비해 절연 특성이 우수한 것을 볼 수 있고, 그 다음, 상기 n형 반도체층 부분을 살펴 보면, 본 발명에 따른 이온 주입이 진행된 n형 반도체층에서는 이온 주입이 진행되지 않은 n형 반도체층에 비해 전기적 특성이 우수한 것을 볼 수 있다. 이를 통해, 본 발명에 따른 반도체 발광 소자의 누설 전류 특성이 개선됨과 동시에 전기적 특성이 좋아짐을 알 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 도시하고 또한 설명하였으나, 본 발명은 상기한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 본 발명이 속하는 분야에서 통상의 지식을 경은 기재된 청구범위 내에 있게 된다.
200: 기판 210: n형 반도체층
220: 활성층 230: p형 반도체층
230S: 질화갈륨계 반도체 적층 구조
240: p형 전극 241: 투명전극
242: 본딩전극 250: n형 전극
260: 표면개질층 261: 저항증가층
262: 저항감소층
220: 활성층 230: p형 반도체층
230S: 질화갈륨계 반도체 적층 구조
240: p형 전극 241: 투명전극
242: 본딩전극 250: n형 전극
260: 표면개질층 261: 저항증가층
262: 저항감소층
Claims (10)
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- n형 반도체층, 활성층 및 p형 반도체층의 적층으로 이루어진 질화갈륨계 반도체 적층 구조를 형성하는 단계;
상기 반도체 적층 구조의 p형 반도체층 및 상기 n형 반도체층과 각각 컨택하는 p형 전극 및 n형 전극을 형성하는 단계; 및
상기 질화갈륨계 반도체 적층 구조의 노출된 표면 상에 저항증가층 및 저항감소층으로 이루어진 표면개질층을 형성하는 단계;를 포함하고,
상기 저항증가층 및 저항감소층은 동시에 형성되는 것을 포함하는 것을 특징으로 하는 반도체 발광 소자 제조 방법.
- 제 6 항에 있어서,
상기 저항증가층은 상기 활성층 및 상기 p형 반도체층의 노출된 표면 상에 형성하고, 상기 저항감소층은 상기 n형 반도체층의 노출된 표면 상에 형성하는 반도체 발광 소자 제조 방법.
- 삭제
- 제 6 항에 있어서,
상기 표면개질층은 상기 질화갈륨계 반도체 적층 구조에 이온 주입 또는 플라즈마 도핑 방법을 표면 처리하여 형성하는 반도체 발광 소자 제조 방법.
- 제 9 항에 있어서,
상기 표면개질층은 Si, C, Ge, Sn, Pb, O, S, Se, Te, N, P, As, Sb, Bi, Zn, Ca, Ar, Be, Ti, H, He, Al, In 및 B 중에서 선택된 어느 하나를 포함하는 이온으로 표면처리하여 형성하는 반도체 발광 소자 제조 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120062401A KR101350923B1 (ko) | 2012-06-12 | 2012-06-12 | 반도체 발광 소자 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120062401A KR101350923B1 (ko) | 2012-06-12 | 2012-06-12 | 반도체 발광 소자 및 그 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20130138896A KR20130138896A (ko) | 2013-12-20 |
KR101350923B1 true KR101350923B1 (ko) | 2014-01-15 |
Family
ID=49984354
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120062401A KR101350923B1 (ko) | 2012-06-12 | 2012-06-12 | 반도체 발광 소자 및 그 제조 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101350923B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9466765B1 (en) | 2015-05-27 | 2016-10-11 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102434368B1 (ko) * | 2017-11-13 | 2022-08-19 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 반도체 소자 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110138980A (ko) * | 2010-06-22 | 2011-12-28 | 순천대학교 산학협력단 | 발광다이오드 및 이의 제조방법 |
KR20120055958A (ko) * | 2010-11-24 | 2012-06-01 | 엘지이노텍 주식회사 | 발광소자 및 그 발광 소자의 제조 방법 |
-
2012
- 2012-06-12 KR KR1020120062401A patent/KR101350923B1/ko active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20110138980A (ko) * | 2010-06-22 | 2011-12-28 | 순천대학교 산학협력단 | 발광다이오드 및 이의 제조방법 |
KR20120055958A (ko) * | 2010-11-24 | 2012-06-01 | 엘지이노텍 주식회사 | 발광소자 및 그 발광 소자의 제조 방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9466765B1 (en) | 2015-05-27 | 2016-10-11 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor light emitting device |
Also Published As
Publication number | Publication date |
---|---|
KR20130138896A (ko) | 2013-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8089082B2 (en) | Nitride semiconductor LED and fabrication method thereof | |
KR100708936B1 (ko) | 플립칩용 질화물계 반도체 발광소자 | |
JP2012195616A (ja) | 発光素子 | |
KR20070111091A (ko) | 질화물계 반도체 발광다이오드 | |
KR20110062128A (ko) | 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법 | |
US8053794B2 (en) | Nitride semiconductor light emitting device and fabrication method thereof | |
KR20100103866A (ko) | 고성능 헤테로구조 발광 소자 및 방법 | |
US8759815B2 (en) | Nitride based semiconductor light emitting device | |
CN108565319B (zh) | 氮化物半导体结构及半导体发光元件 | |
CN107833956B (zh) | 氮化物半导体结构及半导体发光元件 | |
KR101350923B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
US10777706B2 (en) | Electrochemical removal of aluminum nitride substrates for electronic and optoelectronic devices | |
KR100751632B1 (ko) | 발광 소자 | |
US20140353578A1 (en) | Light-emitting device | |
KR101123012B1 (ko) | 반도체 발광소자 | |
KR100743468B1 (ko) | 3족 질화물 반도체 발광소자 | |
CN111326616A (zh) | 一种半导体发光元件 | |
KR20090108675A (ko) | 플립칩 구조의 그룹 3족 질화물계 반도체 발광다이오드소자 및 이의 제조 방법 | |
KR20120063953A (ko) | 발광 소자 및 발광 소자 패키지 | |
KR101196961B1 (ko) | 발광 다이오드 및 그 제조 방법 | |
TWI762660B (zh) | 半導體結構 | |
KR102330022B1 (ko) | 발광소자 및 발광소자 패키지 | |
KR100558450B1 (ko) | 질화물 반도체 발광소자 | |
KR20090108506A (ko) | 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법 | |
KR20130007033A (ko) | 질화물 반도체 발광 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20170103 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20171220 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20190107 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20200108 Year of fee payment: 7 |