KR100994477B1 - Back grinding and sawing method for wafer - Google Patents

Back grinding and sawing method for wafer Download PDF

Info

Publication number
KR100994477B1
KR100994477B1 KR1020080109120A KR20080109120A KR100994477B1 KR 100994477 B1 KR100994477 B1 KR 100994477B1 KR 1020080109120 A KR1020080109120 A KR 1020080109120A KR 20080109120 A KR20080109120 A KR 20080109120A KR 100994477 B1 KR100994477 B1 KR 100994477B1
Authority
KR
South Korea
Prior art keywords
wafer
backgrinding
sawing
coating layer
top coating
Prior art date
Application number
KR1020080109120A
Other languages
Korean (ko)
Other versions
KR20100050035A (en
Inventor
엄용구
차세웅
김도형
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1020080109120A priority Critical patent/KR100994477B1/en
Publication of KR20100050035A publication Critical patent/KR20100050035A/en
Application granted granted Critical
Publication of KR100994477B1 publication Critical patent/KR100994477B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices

Abstract

본 발명은 웨이퍼 백그라인딩 및 소잉 방법에 관한 것으로서, 더욱 상세하게는 백그라인딩 전에 웨이퍼에 기존의 실리콘가루 침투방지용 테이프를 부착하는 대신에 웨이퍼의 탑 코팅층을 형성하여 재료비 및 공정수를 절감할 수 있도록 한 웨이퍼 백그라인딩 및 소잉 방법에 관한 것이다.

이를 위해, 본 발명은 웨이퍼의 상면에 실리콘가루 침투방지용 탑 코팅층을 형성하는 단계; 상기 웨이퍼를 백그라인딩하는 단계; 상기 백그라인딩된 웨이퍼를 고정척에 고정시키는 단계; 상기 탑코팅층이 형성된 웨이퍼의 절단선을 따라 레이저 발생장치를 이동시켜 개개의 칩으로 소잉하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 백그라인딩 및 소잉방법을 제공한다.

Figure R1020080109120

웨이퍼, 탑코팅층, 백그라인딩, 소잉, 레이저, 소잉휠

The present invention relates to a wafer backgrinding and sawing method, and more particularly, to form a top coating layer of a wafer instead of attaching a conventional silicon powder penetration prevention tape to the wafer before backgrinding so as to reduce material costs and processes. One wafer backgrinding and sawing method is disclosed.

To this end, the present invention comprises the steps of forming a top coating layer for preventing the penetration of silicon powder on the upper surface of the wafer; Backgrinding the wafer; Fixing the backgrind wafer to a fixed chuck; It provides a wafer backgrinding and sawing method comprising the step of moving the laser generating device along the cutting line of the wafer on which the top coating layer is formed and sawing into individual chips.

Figure R1020080109120

Wafer, Top Coating Layer, Backgrinding, Sawing, Laser, Sawing Wheel

Description

웨이퍼 백그라인딩 및 소잉 방법{Back grinding and sawing method for wafer}Back grinding and sawing method for wafer

본 발명은 웨이퍼 백그라인딩 및 소잉 방법에 관한 것으로서, 더욱 상세하게는 백그라인딩 전에 웨이퍼에 기존의 실리콘가루 침투방지용 테이프를 부착하는 대신에 웨이퍼의 탑 코팅층을 형성하여 재료비 및 공정수를 절감할 수 있도록 한 웨이퍼 백그라인딩 및 소잉 방법에 관한 것이다.The present invention relates to a wafer backgrinding and sawing method, and more particularly, to form a top coating layer of a wafer instead of attaching a conventional silicon powder penetration prevention tape to the wafer before backgrinding so as to reduce material costs and processes. One wafer backgrinding and sawing method is disclosed.

반도체 분야에서 사용되고 있는 웨이퍼는 반도체의 재료가 되는 얇은 원판으로서, 실리콘이나 갈륨비소 등 단결정(單結晶) 막대기를 얇게 썬 둥근 판을 말하며, 이 웨이퍼(Wafer)는 개개의 칩(Chip)으로 소잉된 후, 다단계 공정에 의하여 반도체 패키지를 제조하는데 사용된다.A wafer used in the semiconductor field is a thin disk which is a material of a semiconductor, and is a round plate thinly sliced with a single crystal rod such as silicon or gallium arsenide, and the wafer is sawed into individual chips. Then, it is used to manufacture a semiconductor package by a multi-step process.

현재 웨이퍼를 매우 얇은 상태로 하여 웨이퍼 레벨에서 패키징하는 기술로 백그라인딩(back grinding) 기술이 알려져 있다.Background Art [0002] Backgrinding is now known as a technique for packaging wafers at a very thin state and at the wafer level.

상기 백그라인딩은 통상 웨이퍼의 뒷면, 즉 패턴이 형성되지 않은 면을 레이 저, 에칭 또는 기계적 그라인딩 방법 등에 의해 일정 부분을 깍아 내어 매우 얇은 상태로 만들어주는 기술이다.The backgrinding is a technology that usually cuts a portion of the back side of the wafer, that is, the surface on which the pattern is not formed, into a very thin state by laser, etching, or mechanical grinding.

이러한 백그라인딩이 이루어진 웨이퍼를 이용하여, 일례로 웨이퍼 레벨 패키징의 나머지 제조 공정인 기판에 대한 칩부착, 전기적 접속을 위한 와이어 본딩, 수지재의 몰딩 및 입출력단자 형성 및 소잉(sawing) 공정 등을 실시할 수 있다.Using such a backgrinding wafer, for example, chip attaching to a substrate, wire bonding for electrical connection, molding of a resin material and forming an input / output terminal and sawing process, etc., which are the remaining manufacturing processes of wafer level packaging, may be performed. Can be.

상기 웨이퍼의 절단시에는, 웨이퍼 상에 형성된 절단선(break line)을 따라 소잉휠을 통과시켜, 웨이퍼상에 형성된 반도체소자를 개별적으로 분리시키게 된다.In cutting the wafer, a sawing wheel is passed along a break line formed on the wafer to separate the semiconductor elements formed on the wafer individually.

종래의 웨이퍼를 절단하는 방법에는 두가지가 있는데, 첫번째 방법은 모터의 구동력에 의해 회전하는 소잉휠을 이용하여 웨이퍼를 개개의 칩으로 소잉하는 방법이고, 두번째 방법은 레이저를 이용하여 개개의 칩으로 소잉하는 방법이 있다.There are two methods of cutting a conventional wafer. The first method is to saw a wafer into individual chips using a sawing wheel that is rotated by a driving force of a motor, and the second method is to saw into individual chips using a laser. There is a way.

도 1은 종래의 반도체 패키지 제조방법 중 웨이퍼 백그라인딩 및 소잉공정을 설명하는 공정도로서, 웨이퍼 백그라인딩 및 소잉방법을 개략적으로 살펴보면 다음과 같다.1 is a process diagram illustrating a wafer backgrinding and sawing process of a conventional semiconductor package manufacturing method. Referring to the wafer backgrinding and sawing method as follows.

통상 웨이퍼(10)의 상면에 수백개의 반도체 칩들이 가로 및 세로방향으로 배열되어 있으며, 웨이퍼(10)의 하면에는 전기회로 패턴이 형성되어 있지 않다. 먼저 반도체 칩이 배열된 웨이퍼(10)의 상면에 보호용 테이프(11)를 부착한다. 왜냐하면 백그라인딩 하기 전에 보호용 테이프(11)를 부착하지 않으면 백그라인딩 시 발생하는 실리콘 가루가 반도체 칩을 오염시키기 때문이다.Typically, hundreds of semiconductor chips are arranged in the horizontal and vertical directions on the upper surface of the wafer 10, and the electrical circuit pattern is not formed on the lower surface of the wafer 10. First, the protective tape 11 is attached to the upper surface of the wafer 10 on which the semiconductor chips are arranged. This is because if the protective tape 11 is not attached before the backgrinding, the silicon powder generated during the backgrinding contaminates the semiconductor chip.

그 다음은 백그라인딩 공정으로 웨이퍼(10)를 뒤집어서 패턴이 형성되지 않은 웨이퍼(10)의 하면을 그라인더(12)로 깍아 매우 얇은 상태로 만들어준다. 계속 해서 상기 보호용 테이프(11)를 떼어낸 후, 웨이퍼(10)를 고정척(13)에 고정한다.Next, the wafer 10 is inverted by a backgrinding process, and the bottom surface of the wafer 10 having no pattern is cut by the grinder 12 to make it very thin. Subsequently, after removing the protective tape 11, the wafer 10 is fixed to the fixed chuck 13.

다음 공정으로 웨이퍼(10)의 상면에 실장된 수백개의 반도체 칩을 각각 분리하기 위해 웨이퍼(10)를 가로 및 세로방향으로 절단한다. 이때, 웨이퍼(10) 절단방법으로 소잉휠(16)을 이용하거나 레이저를 이용하여 개개의 칩으로 절단할 수 있다.In the next process, the wafer 10 is cut in the horizontal and vertical directions to separate the hundreds of semiconductor chips mounted on the upper surface of the wafer 10. In this case, the sawing wheel 16 may be cut into individual chips using a sawing wheel 16 or a laser.

상기 소잉휠(16)을 이용하여 웨이퍼(10)를 절단할 때에는 웨이퍼(10)를 고정척(13)에 고정한 상태에서 바로 절단선을 따라 절단하면 된다. 하지만 레이저를 이용하여 웨이퍼(10)를 절단할 때에는 웨이퍼(10)를 절단하기 전에 수용성 코팅액(14')을 웨이퍼(10)의 상면에 분사코팅하는 공정(웨이퍼 탑 코팅)이 추가로 진행된다. 왜냐하면, 상기 레이저를 이용한 절단시 웨이퍼(10)의 상면에 실장된 반도체 칩에 실리콘 가루가 튀어올라 묻게 되기 때문이다.When the wafer 10 is cut using the sawing wheel 16, the wafer 10 may be cut along the cutting line immediately while the wafer 10 is fixed to the fixed chuck 13. However, when cutting the wafer 10 using a laser, a step (wafer top coating) of spray coating the water-soluble coating liquid 14 'on the upper surface of the wafer 10 is further performed before cutting the wafer 10. This is because silicon powder is splashed and buried on the semiconductor chip mounted on the upper surface of the wafer 10 when cutting using the laser.

따라서, 상기 실리콘 가루에 의해 반도체 칩의 오염을 막기 위해 웨이퍼(10) 탑 코팅을 한 후, 레이저발생장치(15)를 절단선을 따라 이동시켜 웨이퍼(10)를 바둑판모양으로 절단한다. 이와 같이 웨이퍼(10) 소잉공정을 마친 후에는 후속공정으로 이동시킨다.Therefore, after the top coating of the wafer 10 in order to prevent contamination of the semiconductor chip by the silicon powder, the laser generator 15 is moved along the cutting line to cut the wafer 10 into a checkerboard shape. After the sawing process is completed, the wafer 10 is moved to the subsequent process.

그러나, 상기 웨이퍼 백그라인딩 공정의 전처리단계로 보호용 테이프(11)를 부착하는 공정은 테이프와 같은 재료비와, 테이프를 부착하거나 탈착시키기 위한 공정수의 증가로 인해 제조원가가 증가하는 원인이 된다.However, the process of attaching the protective tape 11 as a pretreatment step of the wafer backgrinding process causes an increase in manufacturing cost due to an increase in material costs such as tape and the number of processes for attaching or detaching the tape.

본 발명은 상기와 같은 점을 감안하여 안출한 것으로서, 백그라인딩 공정시 보호용 테이프를 부착하는 공정 대신에 웨이퍼 상면에 탑 코팅 공정을 수행함으로써, 테이프 등의 재료비를 절감할 수 있고, 레이저로 웨이퍼를 절단하는 경우 웨이퍼의 탑 코팅층을 제거하지 않고 바로 소잉공정을 수행하여 공정수를 절감할 수 있는 웨이퍼 백그라인딩 및 소잉방법을 제공하는데 그 목적이 있다.The present invention has been made in view of the above, by performing a top coating process on the upper surface of the wafer instead of attaching a protective tape during the backgrinding process, it is possible to reduce the material cost, such as tape, the wafer by laser It is an object of the present invention to provide a wafer backgrinding and sawing method that can reduce the number of processes by directly performing a sawing process without removing the top coating layer of the wafer.

상기한 목적은 웨이퍼 백그라인딩 및 소잉방법에 있어서,The above object in the wafer backgrinding and sawing method,

웨이퍼의 상면에 실리콘가루 침투방지용 탑 코팅층을 형성하는 단계; 상기 웨이퍼를 백그라인딩하는 단계; 상기 백그라인딩된 웨이퍼를 고정척에 고정시키는 단계; 상기 탑코팅층이 형성된 웨이퍼의 절단선을 따라 레이저 발생장치를 이동시켜 개개의 칩으로 절단하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 백그라인딩 및 소잉방법에 의해 달성된다.Forming a top coating layer for preventing penetration of silicon powder on the upper surface of the wafer; Backgrinding the wafer; Fixing the backgrind wafer to a fixed chuck; It is achieved by a wafer backgrinding and sawing method comprising the step of moving the laser generator along the cutting line of the wafer on which the top coating layer is formed to cut into individual chips.

또한, 상기 레이저 발생장치를 이동시켜 개개의 칩으로 절단하는 단계 후 상기 탑 코팅층을 워터크리닝하여 제거하는 단계가 더 진행된다.In addition, after the step of moving the laser generator to cut into individual chips, the step of water-cleaning and removing the top coating layer is further performed.

한편, 상기한 목적은 웨이퍼 백그라인딩 및 소잉방법에 있어서,On the other hand, the above object in the wafer backgrinding and sawing method,

웨이퍼의 상면에 실리콘가루 침투방지용 탑 코팅층을 형성하는 단계; 상기 웨이퍼를 백그라인딩하는 단계; 상기 백그라인딩된 웨이퍼를 고정척에 고정시키는 단계; 상기 웨이퍼에 형성된 탑 코팅층을 제거하는 단계; 상기 웨이퍼의 절단선을 따라 소잉휠을 회전이동시켜 개개의 칩으로 절단하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 백그라인딩 및 소잉방법에 의해 달성된다.Forming a top coating layer for preventing penetration of silicon powder on the upper surface of the wafer; Backgrinding the wafer; Fixing the backgrind wafer to a fixed chuck; Removing the top coating layer formed on the wafer; It is achieved by a wafer backgrinding and sawing method comprising the step of cutting the sawing wheel along the cutting line of the wafer to cut into individual chips.

특히, 상기 실리콘가루 침투방지용 탑 코팅층은 수용성 재료의 코팅액을 분사노즐을 이용하여 웨이퍼의 상면에 일정한 두께로 뿌려서 형성된 것을 특징으로 한다.In particular, the top coating layer for preventing the penetration of silicon powder is characterized in that the coating liquid of the water-soluble material is formed by spraying a predetermined thickness on the upper surface of the wafer using a spray nozzle.

이에 따라 본 발명에 따른 웨이퍼 백그라인딩 및 소잉방법에 의하면, 백그라인딩 공정시 보호용 테이프를 부착하는 공정 대신에 웨이퍼 상면에 탑 코팅 공정을 수행함으로써, 테이프 등의 재료비를 절감할 수 있고, 레이저로 웨이퍼를 절단하는 경우 웨이퍼의 탑 코팅층을 제거하지 않고 바로 소잉공정을 수행하여 공정수를 절감할 수 있다.Accordingly, according to the wafer backgrinding and sawing method according to the present invention, by performing a top coating process on the upper surface of the wafer instead of attaching a protective tape during the backgrinding process, material costs such as tape can be reduced, and the wafer is lasered. In the case of cutting, the number of processes can be reduced by performing a sawing process without removing the top coating layer of the wafer.

이하, 본 발명의 바람직한 실시예를 첨부도면을 참조로 상세하게 설명한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

첨부한 도 2는 본 발명에 따른 웨이퍼 백그라인딩 및 소잉방법을 나타내는 공정도이다.2 is a process chart showing a wafer backgrinding and sawing method according to the present invention.

본 발명은 웨이퍼 백그라인딩 및 소잉공정에 관한 것으로서, 백그라인딩 전에 웨이퍼(10) 탑 코팅을 실시하여 기존의 보호용 테이프를 사용하지 않음으로써, 재료비 절감 및 공정수를 절감하여 원가절감에 기여할 수 있도록 한 점에 주안점이 있다.The present invention relates to a wafer backgrinding and sawing process, and the top coating of the wafer 10 before backgrinding does not use a conventional protective tape, thereby reducing the material cost and the number of processes to contribute to cost reduction. The point is the point.

백그라인딩 공정은 그라이딩 기술의 발전으로 웨이퍼(10)를 매우 얇게(예, 0.1mm 정도까지) 만들기 위한 기술이며, 통상 반도체칩의 전자회로는 웨이퍼(10)의 상면으로부터 수㎛~수십㎛ 범위로 형성되어 있기 때문에, 상기와 같이 백그라인딩을 하여도 전자회로에는 어떠한 영향도 미치지 않는다.The backgrinding process is a technology for making the wafer 10 very thin (for example, up to about 0.1 mm) by the development of the grinding technology, and the electronic circuit of the semiconductor chip generally ranges from several micrometers to several tens of micrometers from the upper surface of the wafer 10. Since it is formed of, the back-grinding as described above does not have any effect on the electronic circuit.

상기 백그라인딩 공정은 그라인더(12)로 웨이퍼(10)의 하면을 얇게 깍아내는 작업이므로, 이때 발생하는 실리콘 가루가 반도체 칩의 전자회로에 끼게 되어 반도체 칩의 성능을 저하시키는 요인이 된다.Since the backgrinding process is to grind the lower surface of the wafer 10 with the grinder 12, the silicon powder generated at this time is caught in the electronic circuit of the semiconductor chip, thereby degrading the performance of the semiconductor chip.

따라서, 종래에는 상기 실리콘 가루가 반도체 칩의 전자회로에 침투되는 것을 방지하기 위해 웨이퍼(10)의 상면에 보호용 테이프를 부착하였다. 그러나 상기와 같은 테이프 부착은 재료비 및 공정수의 증가를 가져오므로 본 발명에서는 보호용 테이프 대신 수용성 코팅액(14')을 분사하여 코팅층을 형성한다.Therefore, in the past, a protective tape was attached to the upper surface of the wafer 10 to prevent the silicon powder from penetrating the electronic circuit of the semiconductor chip. However, since the tape attachment as described above results in an increase in the material cost and the number of processes, the present invention forms a coating layer by spraying a water-soluble coating solution 14 'instead of a protective tape.

상기와 같이 웨이퍼(10)에 탑 코팅층을 형성하는 경우 백그라인딩 시 실리콘 가루가 날려 반도체 칩의 전자회로에 침투하는 것을 방지할 수 있고, 백그라인딩 공정 이후에 진행되는 소잉공정에서 특히 레이저를 이용한 웨이퍼(10) 절단공정에서 상기 탑 코팅층을 그대로 사용할 수 있어서 공정수를 절감할 수 있다.As described above, when the top coating layer is formed on the wafer 10, silicon powder may be prevented from penetrating into the electronic circuit of the semiconductor chip during backgrinding, and in particular, a wafer using a laser may be used in the sawing process performed after the backgrinding process. (10) The top coating layer may be used as it is in the cutting process, thereby reducing the number of processes.

본 발명의 일실시예에 따른 웨이퍼 백그라인딩 및 소잉방법을 설명하면 다음과 같다.Referring to the wafer backgrinding and sawing method according to an embodiment of the present invention.

수백개의 반도체 칩이 가로 및 세로방향으로 상면에 배열된 웨이퍼(10) 위로 수용성 코팅액(14')을 일정한 두께로 뿌린다. 이때, 분사노즐(14)은 반도체 공정에서 웨이퍼(10)의 상면에 코팅을 위해 사용되는 일반적인 장치이며, 레이저를 이용한 소잉공정에서 사용가능한 장치이다.Hundreds of semiconductor chips are sprinkled with a constant thickness on the wafer 10 arranged on the top surface in the horizontal and vertical directions. At this time, the injection nozzle 14 is a general apparatus used for coating on the upper surface of the wafer 10 in the semiconductor process, it is a device that can be used in the sawing process using a laser.

상기 수용성 코팅액(14')를 균일하게 뿌려 웨이퍼(10)에 탑 코팅층을 형성한 다음에는 탑 코팅층이 아래로 향하도록 웨이퍼(10)를 뒤집어 그라인더(12)로 백그라인딩을 실시한다. 이때 백그라인딩 공정은 종래의 공지된 백그라인딩 공정과 동일하므로 자세한 설명은 생략하기로 한다.After spraying the water-soluble coating solution 14 'uniformly to form a top coating layer on the wafer 10, the wafer 10 is turned over so that the top coating layer faces downward and backgrinding is performed with the grinder 12. At this time, since the backgrinding process is the same as the conventionally known backgrinding process, detailed description thereof will be omitted.

계속해서 탑 코팅층이 형성된 웨이퍼(10)를 고정척(13) 위에 고정시키고, 웨이퍼(10) 마운팅 작업이 완료된 후 소잉공정으로 이동된다.Subsequently, the wafer 10 on which the top coating layer is formed is fixed on the fixed chuck 13, and after the mounting of the wafer 10 is completed, the wafer 10 is moved to a sawing process.

여기서, 소잉공정에서 레이저를 이용하여 웨이퍼(10)를 절단할 지 또는 소잉휠(16)을 이용하여 웨이퍼(10)를 절단할 지를 선택한다.Here, in the sawing process, the wafer 10 is cut using a laser or the sawing wheel 16 is selected to cut the wafer 10.

만약 레이저를 이용하여 웨이퍼(10)를 절단하는 경우에는 백그라인딩 전에 실리콘가루의 침투를 방지하기 위한 탑 코팅층을 제거하지 않고 소잉공정에서도 이를 사용할 수 있다. 왜냐하면, 상기 탑코팅층은 기존의 레이저를 이용한 소잉공정에서 사용하는 방법과 동일한 방법으로 형성된 것이기 때문이다.If the wafer 10 is cut using a laser, it may be used in a sawing process without removing the top coating layer for preventing the penetration of silicon powder before backgrinding. This is because the top coating layer is formed by the same method as that used in the sawing process using a conventional laser.

따라서, 상기 탑 코팅층을 그대로 둔 상태에서 바로 레어저 발생장치를 절단선을 따라 이동시켜 웨이퍼(10)를 절단하며, 절단된 웨이퍼(10)는 후속공정으로 이동된다.Therefore, the laser generating device is immediately moved along the cutting line in the state where the top coating layer is left as it is to cut the wafer 10, and the cut wafer 10 is moved to a subsequent process.

한편, 소잉휠(16)을 이용하여 웨이퍼(10)를 절단하는 경우에는 백그라인딩 전에 실리콘가루의 침투를 방지하기 위한 탑 코팅층을 제거해야만 한다. 왜냐하면 소잉휠(16)이 절단선을 따라 회전이동하면서 탑 코팅층이 소잉휠(16)에 엉겨붙어서 소잉작업이 원활하게 진행되지 않기 때문이다.On the other hand, when cutting the wafer 10 using the sawing wheel 16, the top coating layer for preventing the penetration of silicon powder must be removed before backgrinding. This is because the sawing wheel 16 rotates along the cutting line and the top coating layer is entangled with the sawing wheel 16 so that the sawing operation does not proceed smoothly.

상기 탑 코팅층을 제거하기 위해 수용성 코팅층 제거액을 이용하여 웨이퍼(10)를 세척한 후 자외선 장치를 이용하여 건조한다.In order to remove the top coating layer, the wafer 10 is washed with a water-soluble coating layer removal solution and then dried using an ultraviolet device.

계속해서, 상기 웨이퍼(10)에 탑코팅층이 제거된 다음에는 소잉휠(16)을 절단선을 따라 회전이동시켜 각 반도체 칩을 절단한 다음 후속공정으로 이송한다.Subsequently, after the top coating layer is removed from the wafer 10, the sawing wheel 16 is rotated along the cutting line to cut each semiconductor chip and then transferred to the subsequent process.

이와 같이 본 발명에 따라 백그라인딩 전에 웨이퍼(10)에 탑코팅을 수행함으로써, 두가지 효과를 얻을 수 있다.As described above, by performing the top coating on the wafer 10 before the backgrinding, two effects can be obtained.

첫번째는 기존의 레이저를 이용한 소잉공정에서 실리콘가루의 침투방지를 위해 형성하는 탑코팅층을 백그라인딩 공정에서 이용함으로써, 별도의 장치나 추가 구성없이 본래의 목적인 실리콘가루 침투방지역할을 하면서 테이프를 사용하지 않으므로 테이프 사용에 따른 재료비용을 절감할 수 있다는 것이다.First, by using the top coating layer formed in the backgrinding process to prevent the penetration of silicon powder in the sawing process using the conventional laser, do not use the tape while limiting the penetration of the original silicon powder without any additional device or additional configuration. Therefore, the material cost of using tape can be reduced.

두번째는 백그라이딩 이후 후속 공정인 소잉공정에서 기존에는 테이프를 탈부착하는 공정과 새로운 탑 코팅층을 형성하는 공정이 필요하였으나, 본 발명은 소잉공정 특히, 레이저를 이용하여 웨이퍼(10)를 절단하는 경우 상기 백그라인딩 공정에서 사용된 탑코팅층을 소잉공정에서도 사용하여 상기 공정을 절감할 수 있다.Secondly, in the sawing process after the back grinding, a process of detaching and attaching a tape and forming a new top coating layer is required. However, the present invention provides a sawing process, in particular, when cutting the wafer 10 using a laser. The top coating layer used in the backgrinding process can also be used in a sawing process to reduce the process.

도 1은 종래기술에 따른 웨이퍼 백그라인딩 및 소잉방법을 나타내는 공정도,1 is a process chart showing a wafer backgrinding and sawing method according to the prior art,

도 2는 본 발명에 따른 웨이퍼 백그라인딩 및 소잉방법을 나타내는 공정도이다.2 is a process chart showing a wafer backgrinding and sawing method according to the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 웨이퍼 11 : 보호용 테이프10 wafer 11: protective tape

12 : 그라인더 13 : 고정축12 grinder 13 fixed shaft

14 : 분사노즐 14' : 코팅액14: spray nozzle 14 ': coating liquid

15 : 레이저발생장치 16 : 소잉휠15: laser generating device 16: sawing wheel

Claims (3)

웨이퍼 백그라인딩 및 소잉방법에 있어서,In the wafer backgrinding and sawing method, 웨이퍼의 상면에 실리콘가루 침투방지를 위한 수용성 재료의 코팅액을 분사노즐을 이용하여 일정한 두께로 뿌려서 탑 코팅층을 형성하는 단계;Forming a top coating layer by spraying a coating liquid of a water-soluble material on the upper surface of the wafer to prevent penetration of silicon powder to a predetermined thickness using a spray nozzle; 상기 웨이퍼를 백그라인딩하는 단계;Backgrinding the wafer; 상기 백그라인딩된 웨이퍼를 고정척에 고정시키는 단계;Fixing the backgrind wafer to a fixed chuck; 상기 탑 코팅층이 형성된 웨이퍼의 절단선을 따라 레이저 발생장치를 이동시켜 개개의 칩으로 절단하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 백그라인딩 및 소잉방법.Wafer backgrinding and sawing method comprising the step of moving the laser generator along the cutting line of the wafer on which the top coating layer is formed to cut into individual chips. 웨이퍼 백그라인딩 및 소잉방법에 있어서,In the wafer backgrinding and sawing method, 웨이퍼의 상면에 실리콘가루 침투방지를 위한 수용성 재료의 코팅액을 분사노즐을 이용하여 일정한 두께로 뿌려서 탑 코팅층을 형성하는 단계;Forming a top coating layer by spraying a coating liquid of a water-soluble material on the upper surface of the wafer to prevent penetration of silicon powder to a predetermined thickness using a spray nozzle; 상기 웨이퍼를 백그라인딩하는 단계;Backgrinding the wafer; 상기 백그라인딩된 웨이퍼를 고정척에 고정시키는 단계;Fixing the backgrind wafer to a fixed chuck; 상기 웨이퍼에 형성된 탑 코팅층을 제거하는 단계;Removing the top coating layer formed on the wafer; 상기 웨이퍼의 절단선을 따라 소잉휠을 회전이동시켜 개개의 칩으로 절단하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 백그라인딩 및 소잉방법.Wafer backgrinding and sawing method comprising the step of rotating the sawing wheel along the cutting line of the wafer to cut into individual chips. 삭제delete
KR1020080109120A 2008-11-04 2008-11-04 Back grinding and sawing method for wafer KR100994477B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080109120A KR100994477B1 (en) 2008-11-04 2008-11-04 Back grinding and sawing method for wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109120A KR100994477B1 (en) 2008-11-04 2008-11-04 Back grinding and sawing method for wafer

Publications (2)

Publication Number Publication Date
KR20100050035A KR20100050035A (en) 2010-05-13
KR100994477B1 true KR100994477B1 (en) 2010-11-16

Family

ID=42276244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109120A KR100994477B1 (en) 2008-11-04 2008-11-04 Back grinding and sawing method for wafer

Country Status (1)

Country Link
KR (1) KR100994477B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823841B1 (en) * 2006-12-21 2008-04-21 동부일렉트로닉스 주식회사 Method for manufacturing image sensor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100823841B1 (en) * 2006-12-21 2008-04-21 동부일렉트로닉스 주식회사 Method for manufacturing image sensor

Also Published As

Publication number Publication date
KR20100050035A (en) 2010-05-13

Similar Documents

Publication Publication Date Title
US5923995A (en) Methods and apparatuses for singulation of microelectromechanical systems
US10026605B2 (en) Method of reducing residual contamination in singulated semiconductor die
CN105514038B (en) Method for cutting semiconductor wafer
US6582983B1 (en) Method and wafer for maintaining ultra clean bonding pads on a wafer
US20100015782A1 (en) Wafer Dicing Methods
US9595504B2 (en) Methods and systems for releasably attaching support members to microfeature workpieces
CN103633022A (en) Semiconductor die singulation method
US6974726B2 (en) Silicon wafer with soluble protective coating
KR20120007524A (en) Dicing before grinding process for preparation of semiconductor
US9346671B2 (en) Shielding MEMS structures during wafer dicing
KR20150141875A (en) Wafer machining method
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
KR100994477B1 (en) Back grinding and sawing method for wafer
US20080242053A1 (en) Integrated circuit system with a debris trapping system
US7071032B2 (en) Material to improve image sensor yield during wafer sawing
JP2004221423A (en) Method for manufacturing semiconductor device
TWI556303B (en) Wafer dicing methods
US11024542B2 (en) Manufacturing method of device chip
CN111128879A (en) Wafer and cutting method thereof
US20060289966A1 (en) Silicon wafer with non-soluble protective coating
JP2004179565A (en) Method for manufacturing electronic component, dicing method, and manufacturing apparatus embodying the method
Martin et al. Dicing of MEMS devices
US6759276B1 (en) Material to improve CMOS image sensor yield during wafer sawing
JP2002043273A (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131104

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141104

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181105

Year of fee payment: 9