JP2002043273A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor deviceInfo
- Publication number
- JP2002043273A JP2002043273A JP2000221616A JP2000221616A JP2002043273A JP 2002043273 A JP2002043273 A JP 2002043273A JP 2000221616 A JP2000221616 A JP 2000221616A JP 2000221616 A JP2000221616 A JP 2000221616A JP 2002043273 A JP2002043273 A JP 2002043273A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- manufacturing
- thickness
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、半導体装置の製
造法に関する。The present invention relates to a method for manufacturing a semiconductor device.
【０００２】[0002]
【従来の技術】一般に、半導体装置の製造の分野におい
ては、半導体ウエハ内に半導体チップ（素子パターン）
を作る工程、いわゆる、前工程（ウエハ工程）と、チッ
プをパッケージングなどして製品に組み立てる工程、い
わゆる、後工程とに大別される。2. Description of the Related Art Generally, in the field of manufacturing semiconductor devices, semiconductor chips (element patterns) are placed in a semiconductor wafer.
, A so-called pre-process (wafer process), and a process of assembling chips into a product by packaging or the like, a so-called post-process.
【０００３】例えば、半導体ウエハとしては、厚さが約
６５０μｍ、外径が約１５０ｍｍ程度のものが多く用い
られている。１枚の半導体ウエハには、数１０〜数１０
０個の半導体チップが形成されるようになっている。上
記半導体チップは、製品の外形厚さ（Ｔ）に応じて、半
導体ウエハの裏面側が研削されて厚さが２５０〜４５０
μｍ程度とされた後、スクライブ線（ダイシングライ
ン）に沿って個々に切り出される。すなわち、半導体ウ
エハより分割（切断／分離）された半導体チップのそれ
ぞれは、リードフレームのアイランド上にエポキシ樹脂
などにより接着（ダイボンディング）される。その後、
半導体チップの内部電極（ボンディングパッド）とリー
ドフレームのインナリードとが、２５〜３０μｍ長程度
の金線により接続（リードボンディング）される。そし
て、この金線を含んで、上記半導体チップの周囲がモー
ルド樹脂により射出成形（封止）された後、さらに、上
記リードフレームのアウタリードが曲げ成形されて最終
製品が完成される。For example, a semiconductor wafer having a thickness of about 650 μm and an outer diameter of about 150 mm is often used. One semiconductor wafer has several tens to several tens.
Zero semiconductor chips are formed. According to the outer thickness (T) of the product, the semiconductor chip is ground on the back side of the semiconductor wafer to have a thickness of 250 to 450.
After having a size of about μm, they are individually cut out along scribe lines (dicing lines). That is, each of the semiconductor chips divided (cut / separated) from the semiconductor wafer is bonded (die-bonded) to the island of the lead frame by using an epoxy resin or the like. afterwards,
The internal electrode (bonding pad) of the semiconductor chip and the inner lead of the lead frame are connected (lead bonding) by a gold wire having a length of about 25 to 30 μm. After the periphery of the semiconductor chip including the gold wire is injection-molded (sealed) with a mold resin, the outer leads of the lead frame are further bent to complete a final product.
【０００４】このうち、配線の形成された半導体チップ
を、薄く研磨し、個別の半導体チップに分割する工程
は、図５（ａ）に示すように、表面に半導体チップ１０
２が形成された半導体ウエハ１０１をワークプレート２
０１上に載せ、この後、半導体ウエハ１０１の表面に、
半導体チップ１０２を保護するための保護テープ２０２
を貼り付け（テープ貼り工程）、次に、図５（ｂ）に示
すように、上記保護テープ２０２を下にして半導体ウエ
ハ１０１を上記ワークプレート２０１上に固定する。そ
して、カップ砥石２０３により半導体ウエハ１０１の裏
面を研削し、所望の厚さにし（裏面研削工程）、次に、
図５（ｃ）に示すように、半導体ウエハ１０１の表面よ
り上記保護テープ２０２を剥離し（テープ剥がし工
程）、次に、図５（ｄ）に示すように、半導体ウエハ１
０１を薬液２０４内に浸し、保護テープ２０２を剥離し
た際に半導体ウエハ１０１の表面に残る接着用の糊や研
削時に発生したシリコン屑を除去し（洗浄工程）、次
に、図５（ｅ）に示すように、半導体ウエハ１０１の裏
面にダイシングテープ２０５を貼り付け（テープマウン
ト工程）、次に、図５（ｆ）に示すように、上記ダイシ
ングテープ２０５を下にして半導体ウエハ１０１をワー
クプレート２０１上に固定し、ブレード（ダイシング・
ソー）２０６によりダイシングライン（図示していな
い）に沿って半導体ウエハ１０１を切断し、個々の半導
体チップ１０２に分離し（ダイシング工程）、そして、
図５（ｇ）に示すように、良品の半導体チップ１０２の
みをダイシングテープ２０５上よりピックアップし、リ
ードフレーム１０３のアイランド１０３ａ上にエポキシ
樹脂１０４などにより接着する（ダイボンディング工
程）。Among these, the step of polishing the semiconductor chip on which the wiring is formed thinly and dividing it into individual semiconductor chips involves, as shown in FIG.
The semiconductor wafer 101 on which the semiconductor wafer 2 is formed
01, and thereafter, on the surface of the semiconductor wafer 101,
Protective tape 202 for protecting semiconductor chip 102
Then, as shown in FIG. 5B, the semiconductor wafer 101 is fixed on the work plate 201 with the protective tape 202 facing down. Then, the back surface of the semiconductor wafer 101 is ground by the cup grindstone 203 to a desired thickness (back surface grinding step).
As shown in FIG. 5C, the protective tape 202 is peeled off from the surface of the semiconductor wafer 101 (tape peeling step). Next, as shown in FIG.
1 is immersed in a chemical solution 204 to remove adhesive glue remaining on the surface of the semiconductor wafer 101 when the protective tape 202 is peeled off and silicon dust generated during grinding (cleaning step). Next, FIG. As shown in FIG. 5, a dicing tape 205 is attached to the back surface of the semiconductor wafer 101 (tape mounting step), and then, as shown in FIG. 201 on the blade (dicing
The semiconductor wafer 101 is cut along a dicing line (not shown) by a saw 206, separated into individual semiconductor chips 102 (dicing step), and
As shown in FIG. 5G, only non-defective semiconductor chips 102 are picked up from the dicing tape 205 and adhered to the islands 103a of the lead frame 103 with an epoxy resin 104 or the like (die bonding step).
【０００５】しかしながら、上記した従来の製造方法に
おいては、裏面研削工程での半導体ウエハ１０１の表面
の保護に保護テープ２０２を用いているので、保護テー
プ２０２を貼り付ける工程および剥がす工程が必要とな
り、これらが生産効率向上の際の合理化・省力化の妨げ
となっていた。However, in the above-described conventional manufacturing method, since the protective tape 202 is used for protecting the surface of the semiconductor wafer 101 in the back surface grinding step, a step of attaching the protective tape 202 and a step of removing the protective tape 202 are required. These hindered rationalization and labor saving when improving production efficiency.
【０００６】そこで、例えば、特開平９−２１３６６１
号に開示されているように、複数の素子パターンが形成
された半導体ウエハに、第一表面側より切り込みを入れ
て溝を形成する工程と、前記半導体ウエハの切り込み溝
内に液体を充填し、この液体を凝固させることによっ
て、前記半導体ウエハの第一表面側をワークプレート上
に固定する工程と、前記半導体ウエハの第二表面側を研
削して前記素子パターンをチップ単位に分割する工程と
からなる半導体装置の製造法が開発されている。Therefore, for example, Japanese Patent Application Laid-Open No. 9-213661 describes
As disclosed in Japanese Patent Application Laid-Open No. H10-163, a step of forming a groove by making a cut from the first surface side on a semiconductor wafer on which a plurality of element patterns are formed, and filling a liquid in the cut groove of the semiconductor wafer, By solidifying this liquid, a step of fixing the first surface side of the semiconductor wafer on the work plate, and a step of grinding the second surface side of the semiconductor wafer to divide the element pattern into chip units Semiconductor device manufacturing methods have been developed.
【０００７】この発明の半導体装置の製造方法によれ
ば、半導体ウエハの表面を保護することなしに加工でき
るようになり、保護のためのテープの貼り付け／剥がし
の工程を不要とすることが可能となるものである。According to the method of manufacturing a semiconductor device of the present invention, processing can be performed without protecting the surface of the semiconductor wafer, and the step of attaching / detaching a tape for protection can be eliminated. It is what becomes.
【０００８】[0008]
【発明が解決しようとする課題】ところが、この方法に
よって、半導体ウエハを２５０μｍ未満まで薄くして、
分割すると、そのままでは何も異常がないように見える
が、カード基板などの薄い基板に搭載すると、わずかの
撓みで半導体チップが破壊してしまうという課題があっ
た。However, according to this method, a semiconductor wafer is thinned to less than 250 μm,
When divided, it looks as if there is no abnormality as it is, but when mounted on a thin substrate such as a card substrate, there is a problem that the semiconductor chip is broken by a slight bending.
【０００９】本発明は、２５０μｍ未満の半導体チップ
を、搭載した後でも破損しないように製造する方法を提
供することを目的とする。An object of the present invention is to provide a method for manufacturing a semiconductor chip having a size of less than 250 μm so that it is not damaged even after mounting.
【００１０】[0010]
【課題を解決するための手段】本発明は、以下のことを
特徴とする。 （１）半導体ウエハの、複数の素子パターンが形成され
た表面の、素子間に、切り込みを入れて溝を形成する工
程と、半導体ウエハの、複数の素子パターンが形成され
た表面を保護し、ワークプレート上に固定する工程と、
半導体ウエハの、複数の素子パターンが形成された表面
の裏面を、スピンエッチングで、半導体チップの厚さが
２５０μｍ未満となるように厚さ方向にエッチング除去
し、前記素子パターンをチップ単位に分割する工程と、
からなる半導体装置の製造法。 （２）前記切り込み溝は、チップとして必要な厚さより
も少し深く形成されることを特徴とする（１）に記載の
半導体装置の製造方法。 （３）前記切り込み溝の形成は、前記半導体ウエハの第
二表面をバキューム吸着した状態で行われることを特徴
とする（１）に記載の半導体装置の製造方法。The present invention is characterized by the following. (1) a step of forming a groove by making a cut between elements on a surface of a semiconductor wafer on which a plurality of element patterns are formed, and protecting a surface of the semiconductor wafer on which a plurality of element patterns are formed; Fixing on the work plate,
The back surface of the front surface of the semiconductor wafer on which the plurality of element patterns are formed is removed by spin etching in the thickness direction so that the thickness of the semiconductor chip is less than 250 μm, and the element pattern is divided into chip units. Process and
A method for manufacturing a semiconductor device comprising: (2) The method of manufacturing a semiconductor device according to (1), wherein the cut groove is formed slightly deeper than a thickness required as a chip. (3) The method of manufacturing a semiconductor device according to (1), wherein the formation of the cut groove is performed in a state where the second surface of the semiconductor wafer is vacuum-adsorbed.
【００１１】本発明者らは、鋭意検討の結果、上記従来
の研磨方法を用いて半導体ウエハを２５０μｍ未満にま
で薄くした場合、研磨面に目には見えないマイクロクラ
ックが発生しており、そのマイクロクラックが原因とな
って、わずかの撓みで半導体チップが破壊されてしまう
という現象を解明し、スピンエッチングすることによ
り、マイクロクラックを発生せずに半導体ウエハを薄く
できるという知見が得られ、本発明を成すに至った。As a result of intensive studies, the present inventors have found that when a semiconductor wafer is thinned to less than 250 μm using the above-described conventional polishing method, invisible microcracks are generated on the polished surface. We have clarified the phenomenon that a micro-crack causes a semiconductor chip to be destroyed by a slight bending, and obtained the knowledge that the semiconductor wafer can be thinned without generating micro-cracks by spin etching. Invented the invention.
【００１２】[0012]
【発明の実施の形態】以下、この発明の実施の形態につ
いて図面を参照して説明する。図１ないし図３は、本発
明の実施の一形態にかかる、製造プロセスの要部を概略
的に示すものである。Embodiments of the present invention will be described below with reference to the drawings. 1 to 3 schematically show a main part of a manufacturing process according to an embodiment of the present invention.
【００１３】まず、前工程で半導体ウエハ１０１上に形
成された半導体チップ（素子パターン）１０２を個々に
切断／分離する場合、例えば図１に示すように、半導体
ウエハ１０１を、半導体チップ１０２が形成されている
表面（第一表面）を上にしてワークプレート１１上に固
定する。First, when the semiconductor chips (element patterns) 102 formed on the semiconductor wafer 101 in the previous step are individually cut / separated, for example, as shown in FIG. It is fixed on the work plate 11 with its surface (first surface) facing up.
【００１４】上記ワークプレート１１には、例えば、そ
の上面に複数のバキューム溝が設けられ、バキューム装
置から所定のバキューム力が供給されるようになってい
る。これにより、半導体ウエハ１０１は、その表面を保
護テープなどにより保護することなく、その裏面（第二
表面）が上記ワークプレート１１の上面に真空吸着され
て固定される。The work plate 11, for example, is provided with a plurality of vacuum grooves on its upper surface so that a predetermined vacuum force is supplied from a vacuum device. Thus, the back surface (second surface) of the semiconductor wafer 101 is fixed to the upper surface of the work plate 11 by vacuum suction without protecting the front surface with a protective tape or the like.
【００１５】また、上記ワークプレート１１は、例え
ば、図示していない駆動機構により、図示矢印方向に所
定の速度にて移動できるように構成されている。次に、
上記ワークプレート１１の上面に半導体ウエハ１０１が
固定されると、その半導体ウエハ１０１のダイシングラ
インに沿って、ブレード（ダイシング・ソー）１２を用
いて、縦／横方向にそれぞれ所定の深さの切り込み溝１
０１ａを形成する。The work plate 11 can be moved at a predetermined speed in a direction indicated by an arrow in the figure by, for example, a drive mechanism (not shown). next,
When the semiconductor wafer 101 is fixed on the upper surface of the work plate 11, the blade (dicing saw) 12 is used to cut a predetermined depth in the vertical / horizontal direction along the dicing line of the semiconductor wafer 101. Groove 1
01a is formed.
【００１６】上記ブレード１２は、上記ワークプレート
１１の上部に、例えば、図示矢印方向に高速回転可能に
設けられている。したがって、高速回転しているブレー
ド１２の下を、半導体ウエハ１０１が固定されているワ
ークプレート１１が移動されることにより、半導体ウエ
ハ１０１は、その表面側より所定の深さで切り込みが入
れられる。The blade 12 is provided on the work plate 11 so as to be rotatable at a high speed, for example, in the direction of the arrow shown in the figure. Therefore, when the work plate 11 on which the semiconductor wafer 101 is fixed is moved under the blade 12 rotating at a high speed, the semiconductor wafer 101 is cut into a predetermined depth from the surface side.
【００１７】この場合、上記切り込み溝１０１ａは、そ
の深さ（切り込み量（Ａ））が、半導体ウエハ１０１の
厚さ（Ｂ）に達することがなく、しかも、パターン表面
厚（Ｃ）を含む、チップとして必要な厚さ（Ｄ）に対し
て数％（例えば、５％程度）深くなるように形成され
る。In this case, the depth of the cut groove 101a (cut amount (A)) does not reach the thickness (B) of the semiconductor wafer 101 and includes the pattern surface thickness (C). The chip is formed so as to be several percent (eg, about 5%) deeper than the thickness (D) required for the chip.
【００１８】半導体ウエハ１０１に切り込み溝１０１ａ
が形成されると、例えば図２に示すように、上記切り込
み溝１０１ａ内に毛細管現象などを利用して、室温以下
の凝固点を持つ液体（水など）１３を充填する。そし
て、例えば図示していない冷却機構によりワークプレー
ト１１を冷やして、上記液体１３を固体化する。A cut groove 101a is formed in the semiconductor wafer 101.
Is formed, for example, as shown in FIG. 2, the cut groove 101a is filled with a liquid (eg, water) 13 having a freezing point equal to or lower than room temperature by utilizing a capillary phenomenon or the like. Then, the work plate 11 is cooled by, for example, a cooling mechanism (not shown) to solidify the liquid 13.
【００１９】これにより、上記半導体ウエハ１０１の表
面の保護およびワークプレート１１への固定と共に、後
のスピンエッチングに用いる溶液の、上記切り込み溝１
０１ａ内への入り込みを防止できる。As a result, the surface of the semiconductor wafer 101 is protected and fixed to the work plate 11, and at the same time, the cut grooves 1
01a can be prevented.
【００２０】さて、液体１３の固体化により、上記半導
体ウエハ１０１が表面を下にしてワークプレート１１の
上面に固定された状態において、例えば図３に示すよう
に、半導体ウエハ１０１の裏面側を、市販のスピンエッ
チャー１４を用いて、厚さ方向にエッチング除去する。In a state where the liquid 13 is solidified and the semiconductor wafer 101 is fixed to the upper surface of the work plate 11 with the front side down, for example, as shown in FIG. Using a commercially available spin etcher 14, the film is etched away in the thickness direction.
【００２１】上記スピンエッチャー１４は、上記ワーク
プレート１１の上部から、スピンエッチング用溶液、例
えば、ふっ化水素酸と硝酸および硫酸の混合液をスプレ
ー噴霧できるようになっており、半導体ウエハ１０１の
裏面側が一様に研削される。The spin etcher 14 can spray a solution for spin etching, for example, a mixed solution of hydrofluoric acid, nitric acid and sulfuric acid, from above the work plate 11. The sides are ground uniformly.
【００２２】この場合、上記スピンエッチャー１４によ
るエッチング量（Ｅ）は、少なくとも上記切り込み溝１
０１ａに達する厚さで、しかも、チップとして必要な厚
さ（Ｄ）を損なうことがない厚さとされる。望ましく
は、チップとして必要な厚さ（Ｄ）だけ残して研削する
ようにすることで、半導体チップ１０２は個々に分割さ
れて、所定の厚さ（チップとして必要な厚さ（Ｄ））に
仕上げられる。In this case, the amount of etching (E) by the spin etcher 14 is at least equal to that of the cut groove 1.
01a, and a thickness which does not impair the thickness (D) required as a chip. Desirably, the semiconductor chip 102 is divided into individual pieces by grinding while leaving only the thickness (D) required as a chip, and finished to a predetermined thickness (thickness (D) required as a chip). Can be
【００２３】しかる後、それぞれの半導体チップ１０２
は、洗浄および乾燥の各工程を経て、次のダイボンディ
ング工程へと送られる。このように、半導体ウエハ１０
１の表面に切り込みを入れて切り込み溝１０１ａを形成
した後に、裏面をスピンエッチングして各半導体チップ
１０２に分割するようにしているため、従来のような、
半導体ウエハ１０１の表面を保護するための保護テープ
を貼り付ける工程および剥がす工程が不要になる。した
がって、工程の簡素化が図れ、生産効率向上の際の合理
化・省力化が達成できるものである。Thereafter, each semiconductor chip 102
Is sent to the next die bonding step through the respective steps of washing and drying. Thus, the semiconductor wafer 10
After the notch 1 is formed in the front surface to form the notch groove 101a, the back surface is spin-etched to be divided into the respective semiconductor chips 102.
The step of attaching a protective tape for protecting the surface of the semiconductor wafer 101 and the step of peeling it off become unnecessary. Therefore, the process can be simplified, and rationalization and labor saving in improving production efficiency can be achieved.
【００２４】しかも、ダイシングの際に、ダイシングテ
ープや接着のための糊までも切り、ブレードの寿命を短
くするといった心配がない。また、必要とするチップ厚
（Ｄ）とほぼ同じだけ切り込むようにしているため、ダ
イシングの際に半導体チップ１０２の裏面にクラックが
発生するのを防止できる。In addition, in dicing, there is no fear that the dicing tape or glue for bonding is cut to shorten the life of the blade. Further, since the cut is made substantially the same as the required chip thickness (D), it is possible to prevent cracks from being generated on the back surface of the semiconductor chip 102 during dicing.
【００２５】さらに、切り込み溝１０１ａ内にスピンエ
ッチャーの溶液が入り込むのを妨げるようにしているた
め、後の洗浄が容易であり、クリーンな作業が可能であ
る。上記したように、半導体ウエハの表面を保護するこ
となしにダイシングできるようにしている。Furthermore, since the solution of the spin etcher is prevented from entering the cut groove 101a, subsequent cleaning is easy and clean work is possible. As described above, dicing can be performed without protecting the surface of the semiconductor wafer.
【００２６】すなわち、半導体ウエハの表面に所定の深
さで切り込み溝を形成した後に、裏面を研削してチップ
単位に分割するようにしている。これにより、半導体ウ
エハの表面を保護することなしに、各半導体チップを切
断／分離できるようになる。したがって、保護のための
テープの貼り付け／剥がしの工程を不要とすることが可
能となり、その分、合理化・省力化を達成できるもので
ある。なお、この発明は上記した本発明の実施の一形態
に限定されるものではなく、発明の要旨を変えない範囲
において、種々の変形実施可能なことは勿論である。That is, after a cut groove is formed at a predetermined depth on the front surface of a semiconductor wafer, the back surface is ground and divided into chips. Thus, each semiconductor chip can be cut / separated without protecting the surface of the semiconductor wafer. Therefore, it is possible to eliminate the need for the step of attaching / detaching the tape for protection, thereby achieving the rationalization and labor saving. Note that the present invention is not limited to the above-described embodiment of the present invention, and it is needless to say that various modifications can be made without departing from the spirit of the invention.
【００２７】[0027]
【発明の効果】以上、詳述したようにこの発明によれ
ば、工程の簡素化が図れ、合理化・省力化を達成するこ
とが可能で、かつ、厚さが２５０μｍ未満であっても、
撓みによる破損の少ない半導体装置の製造方法を提供で
きる。As described above, according to the present invention, the process can be simplified, rationalization and labor saving can be achieved, and even if the thickness is less than 250 μm,
A method for manufacturing a semiconductor device with less damage due to bending can be provided.
【図１】この発明の実施の一形態にかかる、製造プロセ
スの要部を説明するために示す概略図。FIG. 1 is a schematic view illustrating a main part of a manufacturing process according to an embodiment of the present invention.
【図２】同じく、製造プロセスの要部を説明するために
示す概略図。FIG. 2 is a schematic view similarly illustrating a main part of a manufacturing process.
【図３】同じく、製造プロセスの要部を説明するために
示す概略図。FIG. 3 is a schematic view similarly illustrating a main part of a manufacturing process.
【図４】従来技術とその問題点を説明するために示す、
半導体ウエハの概略図。FIG. 4 is shown to explain the prior art and its problems;
FIG. 2 is a schematic view of a semiconductor wafer.
【図５】同じく、従来の製造プロセスを説明するために
示す概略図。FIG. 5 is a schematic view similarly illustrating a conventional manufacturing process.
１１．ワークプレート １２．ブレード １３．液体 １４．スピンエッチャー １０１．半導体ウエハ １０１ａ．切り込み溝 １０２．半導体チップ 11. Work plate 12. Blade 13. Liquid 14. Spin etcher 101. Semiconductor wafer 101a. Notch groove 102. Semiconductor chip
Claims (3)
成された表面の、素子間に、切り込みを入れて溝を形成
する工程と、 半導体ウエハの、複数の素子パターンが形成された表面
を保護し、ワークプレート上に固定する工程と、 半導体ウエハの、複数の素子パターンが形成された表面
の裏面を、スピンエッチングで、半導体チップの厚さが
２５０μｍ未満となるように厚さ方向にエッチング除去
し、前記素子パターンをチップ単位に分割する工程と、
からなる半導体装置の製造法。1. A step of forming a groove by making a cut between elements on a surface of a semiconductor wafer on which a plurality of element patterns are formed, and protecting a surface of the semiconductor wafer on which a plurality of element patterns are formed. Fixing the semiconductor chip on a work plate; and removing the back surface of the surface of the semiconductor wafer, on which a plurality of element patterns are formed, by spin etching in the thickness direction so that the thickness of the semiconductor chip is less than 250 μm. And dividing the element pattern into chips.
A method for manufacturing a semiconductor device comprising:
さよりも少し深く形成されることを特徴とする請求項１
に記載の半導体装置の製造方法。2. The device according to claim 1, wherein said cut groove is formed slightly deeper than a thickness required for a chip.
13. The method for manufacturing a semiconductor device according to item 5.
ハの第二表面をバキューム吸着した状態で行われること
を特徴とする請求項１に記載の半導体装置の製造方法。3. The method of manufacturing a semiconductor device according to claim 1, wherein the notches are formed in a state where the second surface of the semiconductor wafer is vacuum-adsorbed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221616A JP2002043273A (en) | 2000-07-24 | 2000-07-24 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000221616A JP2002043273A (en) | 2000-07-24 | 2000-07-24 | Method of manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002043273A true JP2002043273A (en) | 2002-02-08 |
Family
ID=18715986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000221616A Pending JP2002043273A (en) | 2000-07-24 | 2000-07-24 | Method of manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002043273A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006261515A (en) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | Wet etching method, micro movable element and method for manufacturing the same |
| US20130247372A1 (en) * | 2003-07-02 | 2013-09-26 | Invensas Corporation | Multilayer wiring board for an electronic device |
-
2000
- 2000-07-24 JP JP2000221616A patent/JP2002043273A/en active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130247372A1 (en) * | 2003-07-02 | 2013-09-26 | Invensas Corporation | Multilayer wiring board for an electronic device |
| US9521755B2 (en) | 2003-07-02 | 2016-12-13 | Invensas Corporation | Multilayer wiring board for an electronic device |
| US10104785B2 (en) | 2003-07-02 | 2018-10-16 | Invensas Corporation | Multilayer wiring board for an electronic device |
| JP2006261515A (en) * | 2005-03-18 | 2006-09-28 | Fujitsu Ltd | Wet etching method, micro movable element and method for manufacturing the same |
| JP4504237B2 (en) * | 2005-03-18 | 2010-07-14 | 富士通株式会社 | Wet etching method, micro movable element manufacturing method, and micro movable element |
| US7851976B2 (en) | 2005-03-18 | 2010-12-14 | Fujitsu Limited | Micro movable device and method of making the same using wet etching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184064B1 (en) | Semiconductor die back side surface and method of fabrication | |
| CN1054437C (en) | Wafer-like processing after sawing dmds | |
| US8222120B2 (en) | Method of dicing wafer using plasma | |
| US20030022465A1 (en) | Method of separating semiconductor dies from a wafer | |
| JP2005533376A (en) | Method and wafer for maintaining ultra-clean bonding pads on a wafer | |
| JP2004179622A (en) | Method for manufacturing semiconductor device | |
| JP2001035817A (en) | Method of dividing wafer and manufacture of semiconductor device | |
| US8058150B2 (en) | Particle free wafer separation | |
| KR100435096B1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100452661B1 (en) | Method of dividing wafers and manufacturing semiconductor devices | |
| JP2004146487A (en) | Method for manufacturing semiconductor device | |
| JP2001523046A (en) | Method for thinning a semiconductor wafer with circuits and wafer made by the method | |
| US7498236B2 (en) | Silicon wafer thinning end point method | |
| JP2000091274A (en) | Formation of semiconductor chip and manufacture of semiconductor device using the same | |
| JP2007180252A (en) | Semiconductor device manufacturing method | |
| JP2002043273A (en) | Method of manufacturing semiconductor device | |
| JP2002043254A (en) | Dicing apparatus and dicing method | |
| JP2004221423A (en) | Method for manufacturing semiconductor device | |
| JPH09213661A (en) | Method of manufacturing semiconductor device | |
| JPH04223356A (en) | Manufacture of semiconductor device | |
| KR20110055977A (en) | Apartus for manufacturing semiconductor package and method for fabricating semiconductor package by using the same | |
| JP2000340530A (en) | Semiconductor device and manufacture thereof | |
| JP2008244132A (en) | Semiconductor device, and manufacturing method therefor | |
| CN112117186A (en) | Wafer cutting method | |
| KR100289403B1 (en) | Semiconductor package manufacturing method |