KR100993823B1 - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
KR100993823B1
KR100993823B1 KR1020030092431A KR20030092431A KR100993823B1 KR 100993823 B1 KR100993823 B1 KR 100993823B1 KR 1020030092431 A KR1020030092431 A KR 1020030092431A KR 20030092431 A KR20030092431 A KR 20030092431A KR 100993823 B1 KR100993823 B1 KR 100993823B1
Authority
KR
South Korea
Prior art keywords
switching element
liquid crystal
capacitance
voltage
gate
Prior art date
Application number
KR1020030092431A
Other languages
Korean (ko)
Other versions
KR20050060730A (en
Inventor
백승수
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030092431A priority Critical patent/KR100993823B1/en
Publication of KR20050060730A publication Critical patent/KR20050060730A/en
Application granted granted Critical
Publication of KR100993823B1 publication Critical patent/KR100993823B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

시야각에 따라 발생되는 시인성 왜곡을 최소화하기 위한 액정 표시 장치가 개시된다. 제1 및 제2 스위칭 소자는 게이트 라인 및 데이터 라인 각각에 연결되고, 제1 서브 픽셀은 제1 액정 캐패시터 및 제1 스토리지 캐패시터를 포함하고, 커플링 캐패시터는 제2 스위칭 소자에 연결되며, 제2 서브 픽셀은 제2 액정 캐패시터 및 제2 스토리지 캐패시터를 포함한다. 이때, 제2 서브 픽셀에는 인가되는 전압은

Figure 112010037718269-pat00020
(여기서, 상기 Vsd1은 상기 제1 서브 픽셀에 인가되는 전압이고, 상기 Cc는 커플링 커패시턴스이며, 상기 Cl2는 제2 액정 커패시턴스이고, 상기 Cs2는 제2 스토리지 커패시턴스)를 만족한다. 이에 따라, 서브 픽셀간의 화상신호 전압차이는 그대로 유지하면서, 두 서브 픽셀간의 킥백 전압 차이가 없도록 하여 플리커를 개선할 수 있다.A liquid crystal display device for minimizing visibility distortion generated according to a viewing angle is disclosed. The first and second switching elements are connected to the gate line and the data line, respectively, and the first subpixel includes the first liquid crystal capacitor and the first storage capacitor, and the coupling capacitor is connected to the second switching element. The subpixel includes a second liquid crystal capacitor and a second storage capacitor. At this time, the voltage applied to the second sub-pixel
Figure 112010037718269-pat00020
(Where, Vsd1 is a voltage applied to the first sub-pixel, Cc is a coupling capacitance, Cl2 is a second liquid crystal capacitance, and Cs2 is a second storage capacitance). Accordingly, the flicker can be improved by keeping the difference in the kickback voltage between the two sub pixels while maintaining the difference in the image signal voltage between the sub pixels.

액정 표시 장치, 시인성, 픽셀 분할, 커플링 캐패시터Liquid crystal display, visibility, pixel division, coupling capacitor

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}[0001] LIQUID CRYSTAL DISPLAY [0002]

도 1은 본 발명에 따른 액정 표시 장치를 설명하기 위한 도면이다.1 is a view for explaining a liquid crystal display device according to the present invention.

도 2는 본 발명의 일 실시예에 따른 단위 픽셀을 설명하기 위한 도면이다.2 is a diagram illustrating a unit pixel according to an exemplary embodiment of the present invention.

도 3은 본 발명의 다른 실시예에 따른 단위 픽셀을 설명하기 위한 도면이다.3 is a diagram for describing a unit pixel according to another exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 타이밍 제어부 200 : 데이터 구동부100: timing controller 200: data driver

300 : 게이트 구동부 400 : 전압 발생부300: gate driver 400: voltage generator

500 : 액정 패널 SP1 : 제1 서브 픽셀500: liquid crystal panel SP1: first sub pixel

SP2 : 제2 서브 픽셀 Ccp : 커플링 캐패시터SP2: Second Sub-pixel Ccp: Coupling Capacitor

본 발명은 액정 표시 장치에 관한 것으로, 보다 상세하게는 시야각에 따라 발생되는 시인성 왜곡을 최소화하기 위한 액정 표시 장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device for minimizing visibility distortion generated according to a viewing angle.

일반적으로 액정 표시 장치(Liquid Crystal Display)는 슬림한 디자인, 저소비전력, 고해상도 등의 장점을 바탕으로, 노트북 컴퓨터용, 모니터용 등의 각종 응용 제품이 출시되고 있다. 특히, 액정 패널의 대형화가 가능해지면서 TV용으로 급 격이 부각되고 있다.In general, a liquid crystal display (Liquid Crystal Display) based on the advantages of a slim design, low power consumption, high resolution, etc., various applications such as for notebook computers, monitors have been released. In particular, as the size of liquid crystal panels becomes larger, the sharp rise in use for TVs is emerging.

이러한 액정 표시 장치는 화면을 관찰하는 방향에 따라서 명암과 색상이 바뀌는 시야각 특성에 큰 단점이 있다. 이러한 단점을 극복하는 방법들이 제안되고 있다.Such a liquid crystal display has a big disadvantage in viewing angle characteristics in which contrast and color are changed according to the direction of viewing the screen. Methods to overcome this disadvantage have been proposed.

예를들어, 상기 액정 표시 장치의 시야각 특성을 향상을 위해서는 도광판 표면에 프리즘판을 붙여 백라이트로부터 입사광의 직진성을 향상시켜, 수직 방향의 휘도를 30% 이상 향상시키는 방식이 실용화되고 있고, 네거티브 광보상판을 부착하여 시야각을 넓히는 방법을 적용 중에 있다.For example, in order to improve the viewing angle characteristic of the liquid crystal display device, a method of attaching a prism plate to the surface of the light guide plate to improve the linearity of incident light from the backlight and improving the luminance in the vertical direction by 30% or more has been put into practical use. A method of widening the viewing angle by attaching a plate is being applied.

또한, 인 플레인 스위칭(In Plane Switching) 모드가 개발되어 상하좌우 시야각이 160°로 거의 CRT 수준의 광시야각화가 이루어졌으나, 개구율이 상대적으로 낮아 이에 대한 개선이 필요하다.In addition, in-plane switching (In Plane Switching) mode has been developed to achieve a wide viewing angle of about CRT level with a vertical viewing angle of 160 °, but the aperture ratio is relatively low, and improvement is required.

이밖에도 OCB(Optical Compensated Birefringency)방식, PDLC(Polymer DispersedLiquid Crystal)방식, DHF(Deformed Helix Ferroelectric)방식 등을 TFT로 구동하여 시야각을 개선하는 노력 등 많은 시도가 이루어지고 있다. In addition, many efforts have been made to improve the viewing angle by driving an optically-competed fringefringe (OCB) method, a polymer dispersed liquid crystal (PDLC) method, a deformed helix ferroelectric (DHF) method, and the like.

이에 본 발명의 기술적 과제는 이러한 점에 착안한 것으로, 본 발명의 목적은 시야각에 따라 발생되는 시인성 왜곡을 최소화하기 위한 액정 표시 장치를 제공하는 것이다.Accordingly, the technical problem of the present invention has been made in view of the above, an object of the present invention is to provide a liquid crystal display device for minimizing the visibility distortion caused by the viewing angle.

상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 액정 표시 장치 는, 게이트 신호를 전달하는 게이트 라인과, 데이터 신호를 전달하는 데이터 라인간에 연결되어, 상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 스위칭부; 일단이 상기 스위칭부에 연결되어, 상기 데이터 신호에 대응하여 화상을 표시하는 제1 서브 픽셀; 일단이 상기 스위칭부에 연결되어, 상기 데이터 신호에 대응하는 전압을 다운시키는 커플링 캐패시터; 및 일단이 상기 커플링 캐패시터에 연결되어, 상기 커플링 캐패시터에 저장된 데이터 신호에 대응하여 화상을 표시하는 제2 서브 픽셀을 포함한다.According to an aspect of the present invention, a liquid crystal display device is connected between a gate line for transmitting a gate signal and a data line for transmitting a data signal to receive the data signal in response to the gate signal. Output switching unit; A first sub pixel whose one end is connected to the switching unit to display an image corresponding to the data signal; A coupling capacitor having one end connected to the switching unit, the coupling capacitor lowering a voltage corresponding to the data signal; And a second subpixel, one end of which is connected to the coupling capacitor to display an image in response to a data signal stored in the coupling capacitor.

또한, 상기한 본 발명의 목적을 실현하기 위한 다른 하나의 특징에 따른 액정 표시 장치는, 제어 전극이 게이트 라인에 연결되고, 제1 전류 전극이 데이터 라인에 연결된 제1 스위칭 소자; 제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 제2 스위칭 소자; 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 액정 캐패시터와, 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 스토리지 캐패시터를 포함하는 제1 서브 픽셀; 일단이 상기 제2 스위칭 소자에 연결된 커플링 캐패시터; 및 상기 커플링 캐패시터의 타단에 연결된 제2 액정 캐패시터와, 상기 커플링 캐패시터의 타단에 연결된 제2 스토리지 캐패시터를 포함하는 제2 서브 픽셀을 포함하고, 상기 제2 서브 픽셀에는 인가되는 전압은

Figure 112010037718269-pat00021
(여기서, 상기 Vsd1은 상기 제1 서브 픽셀에 인가되는 전압이고, 상기 Cc는 커플링 커패시턴스이며, 상기 Cl2는 제2 액정 커패시턴스이고, 상기 Cs2는 제2 스토리지 커패시턴스)를 만족하는 것을 특징으로 한다.In addition, according to another aspect of the present invention, a liquid crystal display device includes: a first switching element having a control electrode connected to a gate line and a first current electrode connected to a data line; A second switching element having a control electrode connected to the gate line and a first current electrode connected to the data line; A first sub pixel including a first liquid crystal capacitor connected to a second current electrode of the first switching element, and a first storage capacitor connected to a second current electrode of the first switching element; A coupling capacitor, one end of which is connected to the second switching element; And a second subpixel including a second liquid crystal capacitor connected to the other end of the coupling capacitor and a second storage capacitor connected to the other end of the coupling capacitor, wherein a voltage applied to the second subpixel is
Figure 112010037718269-pat00021
(Wherein Vsd1 is a voltage applied to the first sub-pixel, Cc is a coupling capacitance, Cl2 is a second liquid crystal capacitance, and Cs2 is a second storage capacitance).

이러한 액정 표시 장치에 의하면, 서브 픽셀간의 화상신호 전압차이는 그대로 유지하면서, 두 서브 픽셀간의 킥백 전압 차이가 없도록 하여 플리커를 개선할 수 있다.According to the liquid crystal display, the flicker can be improved by keeping the difference in the kickback voltage between the two subpixels while maintaining the difference in the image signal voltage between the subpixels.

이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, with reference to the accompanying drawings, it will be described in detail the present invention.

도 1은 본 발명에 따른 액정 표시 장치를 설명하기 위한 도면이다.1 is a view for explaining a liquid crystal display device according to the present invention.

도 1을 참조하면, 본 발명의 실시예에 따른 액정 표시 장치는 타이밍 제어부(100), 데이터 구동부(200), 게이트 구동부(300), 전압 발생부(400) 및 액정 패널(500)을 포함한다.Referring to FIG. 1, a liquid crystal display according to an exemplary embodiment of the present invention includes a timing controller 100, a data driver 200, a gate driver 300, a voltage generator 400, and a liquid crystal panel 500. .

타이밍 제어부(100)는 데이터 구동용 신호(LOAD, STH, R, G, B)를 데이터 구동부(200)에 출력하고, 게이트 구동용 신호(Gate Clk, STV)를 게이트 구동부(300)에 출력하며, 외부로부터 인가되는 수직 동기 신호(Vsync)와, 수평 동기 신호(Hsync)와 메인 클럭 신호(MCLK)에 따라 공통 전압(VCOM)의 주기와 진폭을 정의하는 제1 타이밍 신호(101)를 전압 발생부(400)에 출력한다.The timing controller 100 outputs data driving signals LOAD, STH, R, G, and B to the data driver 200, and outputs gate driving signals Gate Clk and STV to the gate driver 300. The voltage generator generates a first timing signal 101 that defines the period and amplitude of the common voltage VCOM according to the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync and the main clock signal MCLK. Output to unit 400.

데이터 구동부(200)는 상기 데이터 구동용 신호(LOAD, STH, R, G, B)를 근거로 데이터 신호(D1, D2, ..., Dm)를 액정 패널(500)에 각각 출력한다.The data driver 200 outputs the data signals D1, D2,..., And Dm to the liquid crystal panel 500 based on the data driving signals LOAD, STH, R, G, and B, respectively.

게이트 구동부(300)는 상기 게이트 구동용 신호(Gate Clk, Vstart)와 전압 발생부(400)로부터 제공되는 게이트 온 전압(VON), 게이트 오프 전압(VOFF)을 근거로 게이트 신호(G1, G2, ..., Gn)를 액정 패널(500)에 출력한다.The gate driver 300 may include the gate signals G1, G2, and G2 based on the gate driving signals Gate Clk and Vstart, the gate on voltage VON, and the gate off voltage VOFF provided from the voltage generator 400. ..., Gn) is output to the liquid crystal panel 500.

전압 발생부(400)는 공통 전압(VCOM)의 주기와 진폭을 정의하는 제1 타이밍 신호(101)를 제공받아 상기 제1 타이밍 신호(101)의 전압 레벨을 업 또는 다운하 며, 상기 게이트 신호(G1, G2, ..., Gn)에 일정 주기로 동조하여 공통 전압(VCOM)을 출력한다.The voltage generator 400 receives the first timing signal 101 that defines the period and amplitude of the common voltage VCOM, and increases or decreases the voltage level of the first timing signal 101. The common voltage VCOM is output by tuning to (G1, G2, ..., Gn) at regular intervals.

액정 패널(500)은 게이트 신호를 전달하는 하나 이상의 게이트 라인(GL)과, 상기 게이트 라인(GL)과 교차하여 데이터 신호를 전송하는 하나 이상의 데이터 라인(DL)과, 게이트 라인(GL) 및 상기 데이터 라인(DL)에 의해 둘러싸인 영역에 형성되어 각각의 게이트 라인(GL) 및 데이터 라인(DL)에 연결된 스위칭부(S/W)를 포함한다.The liquid crystal panel 500 may include one or more gate lines GL for transmitting a gate signal, one or more data lines DL for intersecting the gate lines GL, and transmit data signals. It is formed in an area surrounded by the data line DL and includes a switching unit S / W connected to each gate line GL and the data line DL.

또한, 액정 패널(500)은 일단이 상기 스위칭부(S/W)에 연결된 제1 서브 픽셀(SP1)과, 일단이 상기 스위칭부(S/W)에 연결된 커플링 캐패시터(Ccp)와, 일단이 상기 커플링 캐패시터(Ccp)의 타단에 연결된 제2 서브 픽셀(SP2)을 포함한다.In addition, the liquid crystal panel 500 includes a first sub-pixel SP1 connected to the switching unit S / W, a coupling capacitor Ccp connected to the switching unit S / W, and one end thereof. The second sub pixel SP2 is connected to the other end of the coupling capacitor Ccp.

구체적으로, 제1 서브 픽셀(SP1)은 상기 스위칭부(TFT)의 턴-온 동작에 따라 상기 데이터 신호에 대응하는 데이터 전압에 비례하여 화상을 표시한다. 커플링 캐패시터(Ccp)는 일단이 상기 스위칭 소자(TFT)에 연결되고, 타단이 제2 서브 픽셀(SP2)에 연결되어, 상기 데이터 전압의 레벨을 다운시켜 제2 서브 픽셀(SP2)에 제공한다. 제2 서브 픽셀(SP2)의 일단은 상기 커플링 캐패시터(Ccp)의 타단에 연결되어, 레벨 다운된 데이터 전압에 비례하여 화상을 표시한다.In detail, the first sub-pixel SP1 displays an image in proportion to the data voltage corresponding to the data signal according to the turn-on operation of the switching unit TFT. One end of the coupling capacitor Ccp is connected to the switching element TFT, and the other end thereof is connected to the second subpixel SP2 to lower the level of the data voltage to provide it to the second subpixel SP2. . One end of the second sub-pixel SP2 is connected to the other end of the coupling capacitor Ccp to display an image in proportion to the leveled down data voltage.

또한, 액정 패널(500)은 상기 액정 캐패시터(Clc)의 타단에 연결되어, 상기 전압 발생부(400)로부터 제공되는 제1 공통 전압(VCOM1) 또는 제2 공통 전압(VCOM2)을 전달하는 공통 라인(COML)과, 상기 스토리지 캐패시터(Cst)의 타단에 연결되어, 상기 스토리지 기준 전압(VST)을 전달하는 스토리지 라인(STL)을 포 함한다. 상기 공통 라인(COML)은 통상적으로 액정 패널(500)을 구성하는 컬러 필터 기판에 형성되고, 상기 데이터 라인과 평행하게 형성되는 것이 바람직하다.In addition, the liquid crystal panel 500 is connected to the other end of the liquid crystal capacitor Clc and transmits a common line transferring the first common voltage VCOM1 or the second common voltage VCOM2 provided from the voltage generator 400. And a storage line STL connected to the other end of the storage capacitor Cst and transmitting the storage reference voltage VST. The common line COML is typically formed on the color filter substrate constituting the liquid crystal panel 500, and is preferably formed in parallel with the data line.

도 2는 본 발명의 일 실시예에 따른 단위 픽셀을 설명하기 위한 도면이다.2 is a diagram illustrating a unit pixel according to an exemplary embodiment of the present invention.

도 2를 참조하면, 본 발명의 일 실시예에 따른 단위 픽셀은 제1 서브 픽셀(SP1), 커플링 캐패시터(Ccp) 및 제2 서브 픽셀(SP2)을 포함하여, 스위칭 소자(QS)에 연결된다.Referring to FIG. 2, a unit pixel according to an exemplary embodiment of the present invention includes a first subpixel SP1, a coupling capacitor Ccp, and a second subpixel SP2 and is connected to the switching element QS. do.

스위칭 소자(QS)는 서로 인접하는 2개의 데이터 라인(DLp, DLp+1)과 서로 인접하는 2개의 게이트 라인(GLp, GLp+1)에 의해 정의되는 영역에 형성되어, 게이트를 통해 인가되는 게이트 신호에 응답하여 턴-온되어 소오스를 통해 인가되는 데이터 신호를 제1 서브 픽셀(SP1) 및 커플링 캐패시터(Ccp)에 제공한다.The switching element QS is formed in a region defined by two data lines DLp and DLp + 1 adjacent to each other and two gate lines GLp and GLp + 1 adjacent to each other and applied through a gate. The data signal, which is turned on in response to the signal and applied through the source, is provided to the first subpixel SP1 and the coupling capacitor Ccp.

제1 서브 픽셀(SP1)은 일단이 상기 스위칭 소자의 드레인에 연결되고, 타단이 공통 전압(VCOM)에 연결되어, 상기 스위칭 소자(QS)의 턴-온 동작에 따라 데이터 신호에 비례하여 광을 투과하는 제1 액정 캐패시터(Clc1)와, 일단이 상기 스위칭 소자(QS)에 연결되고 타단이 스토리지 전압(VST)에 연결되어, 상기 스위칭 소자(QS)의 턴-온시 상기 데이터 신호, 즉, 데이터 구동 전압을 축적하고, 상기 스위칭 소자(QS)의 턴-오프시 축적된 데이터 구동 전압을 제1 액정 캐패시터(Clc1)에 인가하는 제1 스토리지 캐패시터(Cst1)를 포함한다.One end of the first sub-pixel SP1 is connected to the drain of the switching element, and the other end thereof is connected to the common voltage VCOM, so that light is proportional to the data signal according to the turn-on operation of the switching element QS. The first liquid crystal capacitor Clc1 passing through and one end thereof are connected to the switching element QS and the other end thereof are connected to the storage voltage VST, so that the data signal, that is, data, is turned on when the switching element QS is turned on. The first storage capacitor Cst1 accumulates a driving voltage and applies the accumulated data driving voltage to the first liquid crystal capacitor Clc1 when the switching element QS is turned off.

커플링 캐패시터(Ccp)는 일단이 상기 스위칭 소자(QS)에 연결되고, 타단이 제2 서브 픽셀(SP2)에 연결된다.One end of the coupling capacitor Ccp is connected to the switching element QS, and the other end thereof is connected to the second sub pixel SP2.

제2 서브 픽셀(SP2)은 일단이 상기 커플링 캐패시터(Ccp)에 연결되고, 타단 이 공통 전압(VCOM)에 연결되어, 상기 스위칭 소자(QS)의 턴-온 동작에 따라 레벨 다운된 데이터 신호에 비례하여 광을 투과하는 제2 액정 캐패시터(Clc2)와, 일단이 상기 스위칭 소자(QS)에 연결되고 타단이 스토리지 전압(VST)에 연결되어, 상기 스위칭 소자(QS)의 턴-온시 상기 레벨 다운된 데이터 신호, 즉, 레벨 다운된 데이터 구동 전압을 축적하고, 상기 스위칭 소자(QS)의 턴-오프시 축적된 데이터 구동 전압을 제2 액정 캐패시터(Clc2)에 인가하는 제2 스토리지 캐패시터(Cst2)를 포함한다.One end of the second sub-pixel SP2 is connected to the coupling capacitor Ccp, and the other end thereof is connected to the common voltage VCOM, and the data signal leveled down according to the turn-on operation of the switching element QS. A second liquid crystal capacitor Clc2 that transmits light in proportion to and one end thereof is connected to the switching element QS and the other end thereof is connected to a storage voltage VST so that the level is turned on when the switching element QS is turned on. A second storage capacitor Cst2 that accumulates the down data signal, that is, the down level data driving voltage, and applies the accumulated data driving voltage to the second liquid crystal capacitor Clc2 when the switching element QS is turned off. ).

도 2에 도시한 바와 같이, 단위 픽셀을 제1 서브 픽셀(SP1)과 제2 서브 픽셀(SP2)로 분할하고, 분할된 두 개의 서브 픽셀(SP1, SP2)을 커플링 캐패시터(Ccp)로 연결한다. 이때, 제2 서브 픽셀(SP2)에 인가되는 전압은 하기하는 수학식 1과 같다.As shown in FIG. 2, a unit pixel is divided into a first subpixel SP1 and a second subpixel SP2, and the two divided subpixels SP1 and SP2 are connected to a coupling capacitor Ccp. do. In this case, the voltage applied to the second sub-pixel SP2 is expressed by Equation 1 below.

Figure 112010037718269-pat00022
Figure 112010037718269-pat00022

여기서, Vd1은 제1 서브 픽셀(SP1)에 인가되는 전압이고, Vd2는 제2 서브 픽셀(SP2)에 인가되는 전압이며, Cc는 커플링 캐패시턴스이고, Cl2는 제2 서브 픽셀(SP2)에 구비되는 액정 캐패시턴스이며, Cst2는 제2 서브 픽셀(SP2)에 구비되는 스토리지 캐패시턴스이다.Here, Vd1 is a voltage applied to the first subpixel SP1, Vd2 is a voltage applied to the second subpixel SP2, Cc is a coupling capacitance, and Cl2 is provided at the second subpixel SP2. Cst2 is a storage capacitance provided in the second sub-pixel SP2.

상기한 수학식 1에서 알 수 있듯이, 제2 서브 픽셀(SP2)에 인가되는 전압(Vd2)은 제1 서브 픽셀(SP1)에 인가되는 전압(Vd1)보다 낮아지게 된다. As can be seen from Equation 1, the voltage Vd2 applied to the second sub-pixel SP2 is lower than the voltage Vd1 applied to the first sub-pixel SP1.                     

따라서, 노멀리 블랙 모드(Normally Black-Mode)의 경우, 제2 서브 픽셀(SP2)이 제1 서브 픽셀(SP1)에 비해 휘도가 저감되고, 노멀리 화이트 모드(Normally White-Mode)의 경우, 제2 서브 픽셀(SP2)이 제1 서브 픽셀(SP1)에 비해 휘도가 높아지게 된다.Therefore, in the case of the normally black mode, the brightness of the second sub-pixel SP2 is reduced compared to the first sub-pixel SP1, and in the case of the normally white mode, The brightness of the second sub-pixel SP2 is higher than that of the first sub-pixel SP1.

이와 같은 방식으로 단위 픽셀을 2개의 서브 픽셀로 구분하고, 두 서브 픽셀 사이에 커플링 캐패시터(Ccp)만으로 형성하는 것으로 두 서브 픽셀간에 차등 전압을 인가할 수 있게 된다. 하지만, 상기한 구조는 간단한 구조이나, 구조적으로 플리커 등에 취약한 구조이다.In this way, the unit pixel is divided into two subpixels, and a coupling capacitor Ccp is formed only between the two subpixels so that a differential voltage can be applied between the two subpixels. However, the above structure is a simple structure, or a structure that is vulnerable to flicker.

그 이유를 설명하면 다음과 같다.The reason for this is as follows.

2개의 서브 픽셀에 걸리는 전압의 차이는 단순히 화상 신호에 국한되는 것이 아니라, 킥백 전압의 경우에도 2개의 서브 픽셀간에 차이가 발생하게 된다. 이를 표현하면 하기하는 수학식 2와 같다.The difference in voltage across the two subpixels is not limited to the image signal, but a difference occurs between the two subpixels even in the case of the kickback voltage. This is expressed as Equation 2 below.

Figure 112010037718269-pat00023
Figure 112010037718269-pat00023

상기한 수학식 2에서 알 수 있듯이, Ccp를 통해 스위칭 소자(QS)의 소오스와 연결된 제2 서브 픽셀의 킥백 전압은 항상 제1 서브 픽셀의 킥백 전압보다 낮아지게 된다.As can be seen from Equation 2, the kickback voltage of the second subpixel connected to the source of the switching element QS through Ccp is always lower than the kickback voltage of the first subpixel.

이러한 현상은 결국 2개의 서브 픽셀간의 최적의 공통전극 전압(VCOM)의 레벨에 차이로 나타나고, 결국 플리커에 취약하다. This phenomenon results in a difference in the level of the optimum common electrode voltage VCOM between two subpixels, which is vulnerable to flicker.                     

그러면, 단위 픽셀에 형성된 제1 및 제2 서브 픽셀에 서로 다른 데이터 전압을 인가하더라도 상기한 플리커를 극복하기 위한 실시예를 설명한다.Next, an embodiment for overcoming the above-described flicker will be described even if different data voltages are applied to the first and second sub-pixels formed in the unit pixel.

도 3은 본 발명의 다른 실시예에 따른 단위 픽셀을 설명하기 위한 도면이다.3 is a diagram for describing a unit pixel according to another exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 다른 실시예에 따른 단위 픽셀은 제1 서브 픽셀(SP1), 커플링 캐패시터(Ccp) 및 제2 서브 픽셀(SP2)을 포함하되, 제1 서브 픽셀(SP1)은 제1 스위칭 소자(QS1)에 연결되고, 제2 서브 픽셀(SP2)은 커플링 캐패시터(Ccp)를 경유하여 제2 스위칭 소자(QS2)에 연결된다.Referring to FIG. 3, a unit pixel according to another embodiment of the present invention includes a first subpixel SP1, a coupling capacitor Ccp, and a second subpixel SP2, but includes a first subpixel SP1. Is connected to the first switching element QS1, and the second sub-pixel SP2 is connected to the second switching element QS2 via the coupling capacitor Ccp.

제1 스위칭 소자(QS1)는 서로 인접하는 2개의 데이터 라인(DLp, DLp+1)과 서로 인접하는 2개의 게이트 라인(GLp, GLp+1)에 의해 정의되는 영역에 형성되어, 게이트를 통해 인가되는 게이트 신호에 응답하여 턴-온되어 소오스를 통해 인가되는 데이터 신호를 제1 서브 픽셀(SP1)에 제공한다.The first switching element QS1 is formed in an area defined by two data lines DLp and DLp + 1 adjacent to each other and two gate lines GLp and GLp + 1 adjacent to each other and applied through the gate. The data signal is turned on in response to the gate signal to be applied to the first sub-pixel SP1.

제1 서브 픽셀(SP1)은 일단이 상기 제1 스위칭 소자(QS1)의 드레인에 연결되고, 타단이 공통 전압(VCOM)에 연결되어, 상기 제1 스위칭 소자(QS1)의 턴-온 동작에 따라 데이터 신호에 비례하여 광을 투과하는 제1 액정 캐패시터(Clc1)와, 일단이 상기 스위칭 소자(QS)에 연결되고 타단이 스토리지 전압(VST)에 연결되어, 상기 제1 스위칭 소자(QS1)의 턴-온시 상기 데이터 신호, 즉, 데이터 구동 전압을 축적하고, 상기 제1 스위칭 소자(QS1)의 턴-오프시 축적된 데이터 구동 전압을 제1 액정 캐패시터(Clc1)에 인가하는 제1 스토리지 캐패시터(Cst1)를 포함한다.One end of the first sub-pixel SP1 is connected to the drain of the first switching element QS1 and the other end is connected to the common voltage VCOM, and according to the turn-on operation of the first switching element QS1. A first liquid crystal capacitor Clc1 that transmits light in proportion to a data signal, one end of which is connected to the switching element QS, and the other end of which is connected to a storage voltage VST, thereby turning on the first switching element QS1. A first storage capacitor Cst1 that accumulates the data signal at the time of on, that is, the data driving voltage, and applies the data driving voltage accumulated at the turn-off of the first switching element QS1 to the first liquid crystal capacitor Clc1. ).

제2 스위칭 소자(QS2)는 서로 인접하는 2개의 데이터 라인(DLp, DLp+1)과 서로 인접하는 2개의 게이트 라인(GLp, GLp+1)에 의해 정의되는 영역에 형성되어, 게 이트를 통해 인가되는 게이트 신호에 응답하여 턴-온되어 소오스를 통해 인가되는 데이터 신호를 커플링 캐패시터(Ccp)에 제공한다.The second switching element QS2 is formed in an area defined by two data lines DLp and DLp + 1 adjacent to each other and two gate lines GLp and GLp + 1 adjacent to each other, and through a gate The data signal is turned on in response to the applied gate signal to provide the coupling capacitor Ccp with the data signal applied through the source.

커플링 캐패시터(Ccp)는 일단이 상기 제2 스위칭 소자(QS2)에 연결되고, 타단이 제2 서브 픽셀(SP2)에 연결된다.One end of the coupling capacitor Ccp is connected to the second switching element QS2, and the other end thereof is connected to the second sub pixel SP2.

제2 서브 픽셀(SP2)은 일단이 상기 커플링 캐패시터(Ccp)에 연결되고, 타단이 공통 전압(VCOM)에 연결되어, 상기 제2 스위칭 소자(QS2)의 턴-온 동작에 따라 레벨 다운된 데이터 신호에 비례하여 광을 투과하는 제2 액정 캐패시터(Clc2)와, 일단이 상기 제2 스위칭 소자(QS2)에 연결되고 타단이 스토리지 전압(VST)에 연결되어, 상기 제2 스위칭 소자(QS2)의 턴-온시 상기 레벨 다운된 데이터 신호, 즉, 레벨 다운된 데이터 구동 전압을 축적하고, 상기 제2 스위칭 소자(QS2)의 턴-오프시 축적된 데이터 구동 전압을 제2 액정 캐패시터(Clc2)에 인가하는 제2 스토리지 캐패시터(Cst2)를 포함한다.One end of the second sub-pixel SP2 is connected to the coupling capacitor Ccp, and the other end thereof is connected to the common voltage VCOM to be leveled down according to the turn-on operation of the second switching element QS2. A second liquid crystal capacitor Clc2 that transmits light in proportion to a data signal, one end of which is connected to the second switching element QS2, and the other end of which is connected to a storage voltage VST, and thus the second switching element QS2. Accumulate the leveled down data signal, that is, the leveled down data driving voltage at turn-on, and store the data driving voltage accumulated at turn-off of the second switching element QS2 to the second liquid crystal capacitor Clc2. And applying a second storage capacitor Cst2.

이처럼, 제1 및 제2 스위칭 소자(QS1, QS2)는 서로 다른 서브 픽셀을 별도로 구동한다. 제1 실시예에 따른 구조에서는 제1 및 제2 서브 픽셀간에 직접 커플링 캐패시터를 형성하여 하나의 스위칭 소자로 구동하였으나, 제2 실시예에 따른 구도에서는 제1 및 제2 서브 픽셀을 별도의 스위칭 소자로 구동하므로써, 최적의 공통전극 전압(VCOM)의 레벨 차이를 최소화할 수 있어 플리커가 발생하는 것을 차단할 수 있다.As such, the first and second switching elements QS1 and QS2 separately drive different subpixels. In the structure according to the first embodiment, a coupling capacitor is directly formed between the first and second subpixels to drive a single switching element. In the composition according to the second embodiment, the first and second subpixels are separately switched. By driving the device, it is possible to minimize the level difference between the optimum common electrode voltage VCOM and to prevent flicker from occurring.

동작시, 2개의 서브 픽셀의 충전이 완료되는 시점에서 제1 및 제2 스위칭 소자의 소오스 전압은 데이터 라인의 화상 신호와 같거나 거의 동일하다(100%충전이 라고 가정하는 경우).In operation, the source voltage of the first and second switching elements at the time when the charging of the two sub pixels is completed is equal to or almost the same as the image signal of the data line (assuming 100% charging).

이때 제1 서브 픽셀(SP1)에는 화상 신호에 대응하는 전압이 그대로 인가되지만, 제2 서브 픽셀(SP2)에는 하기하는 수학식 3과 같은 전압이 인가된다.At this time, the voltage corresponding to the image signal is applied to the first sub-pixel SP1 as it is, but the voltage as shown in Equation 3 below is applied to the second sub-pixel SP2.

Figure 112010037718269-pat00024
Figure 112010037718269-pat00024

상기한 수학식 3은 상기한 수학식 2와 동일한 식이다. 결국 충전되는 화상 신호가 커플링 캐패시터(Ccp)에 의해 제2 서브 픽셀(SP2)에는 제1 서브 픽셀(SP1)과 다른 전압이 들어가고, 시인성 개선 효과는 제1 실시예에 따른 구조와 동일하게 유지된다. The above Equation 3 is the same as the above Equation 2. Eventually, the charged image signal enters a voltage different from that of the first subpixel SP1 by the coupling capacitor Ccp, and the effect of improving the visibility remains the same as that of the structure according to the first embodiment. do.

하지만, 제1 실시예에 따른 구조와 달리 제1 및 제2 스위칭 소자(QS1, QS2)의 소오스 각각에 발생하는 킥백 전압은 제1 스위칭 소자(QS1)의 게이트-소오스 기생 커패시턴스(Cgs1), 제2 스위칭 소자(QS2)의 게이트-소오스 기생 커패시턴스(Cgs2)에 따라 달라진다. 이를 수학식으로 설명하면 하기하는 수학식 4 및 5와 같다.However, unlike the structure according to the first embodiment, the kickback voltage generated in each of the sources of the first and second switching elements QS1 and QS2 is determined by the gate-source parasitic capacitance Cgs1 and the first of the first switching element QS1. 2 depends on the gate-source parasitic capacitance Cgs2 of the switching element QS2. This will be described with Equations 4 and 5 below.

Figure 112003048183988-pat00006
Figure 112003048183988-pat00006

여기서, Ctot1 = Clc1 + Cst1이다. Where Ctot1 = Clc1 + Cst1.                     

Figure 112010037718269-pat00025
Figure 112010037718269-pat00025

여기서, Ctot2 = Cl2 + Cs2이다.Where Ctot2 = Cl2 + Cs2.

따라서, 제1 스위칭 소자(QS1)의 소오스에 발생되는 제1 킥백 전압(Vkb1)과, 제2 스위칭 소자(QS2)의 소오스에 발생되는 제2 킥백 전압(Vkb2)을 동일하게 하려면 하기하는 수학식 6을 만족하면 된다.Therefore, to make the first kickback voltage Vkb1 generated in the source of the first switching element QS1 and the second kickback voltage Vkb2 generated in the source of the second switching element QS2 the same, 6 is satisfied.

Figure 112003048183988-pat00008
Figure 112003048183988-pat00008

따라서, 제1 스위칭 소자(QS1)의 게이트 소오스간 커플링 캐패시터(Cgs1)와 제2 스위칭 소자(QS2)의 게이트-소오스 기생 커패시턴스(Cgs2)를 조정하여주면, 제1 킥백 전압(Vkb1)과 제2 킥백 전압(Vkb2)을 동일하게 설정할 수 있다.Accordingly, when the gate-source parasitic capacitance Cgs2 of the first switching element QS1 and the gate-source coupling capacitor Cgs1 and the second switching element QS2 are adjusted, the first kickback voltage Vkb1 and the first kickback voltage Vkb1 are adjusted. 2 Kickback voltage (Vkb2) can be set identically.

상기한 제1 스위칭 소자(QS1)의 게이트-소오스 기생 커패시턴스(Cgs1)나 제2 스위칭 소자(QS2)의 게이트-소오스 기생 커패시턴스(Cgs2)는 W/L 등에 의해 조정이 가능하다. 따라서, 픽셀 설계 파라메타를 설정하는 것도 용이하게 할 수 있다.The gate-source parasitic capacitance Cgs1 of the first switching element QS1 or the gate-source parasitic capacitance Cgs2 of the second switching element QS2 can be adjusted by W / L or the like. Therefore, it is also easy to set pixel design parameters.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

이상에서 설명한 바와 같이, 본 발명에 따르면 단위 픽셀내에 두 개의 스위칭 소자를 구비하고, 상기 두 개의 스위칭 소자는 동일한 데이터 라인에 연결되어 분할된 두 개의 서브 픽셀에 서로 다른 화소 전압을 인가하므로써, 플리커의 발생을 방지할 수 있다. As described above, according to the present invention, two switching elements are provided in a unit pixel, and the two switching elements are connected to the same data line to apply different pixel voltages to two divided sub-pixels. It can prevent occurrence.

Claims (8)

게이트 신호를 전달하는 게이트 라인과, 데이터 신호를 전달하는 데이터 라인간에 연결되어, 상기 게이트 신호에 응답하여 상기 데이터 신호를 출력하는 스위칭부;A switching unit connected between the gate line transferring the gate signal and the data line transferring the data signal, and outputting the data signal in response to the gate signal; 일단이 상기 스위칭부에 연결되어, 상기 데이터 신호에 대응하여 화상을 표시하는 제1 서브 픽셀;A first sub pixel whose one end is connected to the switching unit to display an image corresponding to the data signal; 일단이 상기 스위칭부에 연결되어, 상기 데이터 신호에 대응하는 전압을 다운시키는 커플링 캐패시터; 및 A coupling capacitor having one end connected to the switching unit, the coupling capacitor lowering a voltage corresponding to the data signal; And 일단이 상기 커플링 캐패시터에 연결되어, 상기 커플링 캐패시터에 저장된 데이터 신호에 대응하여 화상을 표시하는 제2 서브 픽셀을 포함하는 액정 표시 장치.And a second subpixel, one end of which is connected to the coupling capacitor and displays an image in response to a data signal stored in the coupling capacitor. 제1항에 있어서, 상기 스위칭부는,The method of claim 1, wherein the switching unit, 제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 스위칭 소자인 것을 특징으로 하는 액정 표시 장치.And a control electrode connected to the gate line and a first current electrode connected to the data line. 제1항에 있어서, 상기 스위칭부는,The method of claim 1, wherein the switching unit, 제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 제1 스위칭 소자; 및 A first switching element having a control electrode connected to the gate line and a first current electrode connected to the data line; And 제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 제2 스위칭 소자를 포함하는 액정 표시 장치.And a second switching element having a control electrode connected to the gate line and a first current electrode connected to the data line. 제3항에 있어서, 상기 제1 서브 픽셀이 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 액정 캐패시터와, 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 스토리지 캐패시터를 포함하고, 4. The display device of claim 3, wherein the first subpixel comprises a first liquid crystal capacitor connected to a second current electrode of the first switching element, and a first storage capacitor connected to a second current electrode of the first switching element. 상기 제2 서브 픽셀이 상기 커플링 캐패시터의 타단에 연결된 제2 액정 캐패시터와, 상기 커플링 캐패시터의 타단에 연결된 제2 스토리지 캐패시터를 포함하며,The second sub-pixel includes a second liquid crystal capacitor connected to the other end of the coupling capacitor, and a second storage capacitor connected to the other end of the coupling capacitor, 상기 제2 서브 픽셀에는 인가되는 전압은
Figure 112010037718269-pat00026
(여기서, 상기 Vsd1은 상기 제1 서브 픽셀에 인가되는 전압이고, 상기 Cc는 커플링 커패시턴스이며, 상기 Cl2는 제2 액정 커패시턴스이고, 상기 Cs2는 제2 스토리지 커패시턴스)를 만족하는 것을 특징으로 하는 액정 표시 장치.The voltage applied to the second sub pixel is
Figure 112010037718269-pat00026
Wherein the Vsd1 is a voltage applied to the first subpixel, the Cc is a coupling capacitance, the Cl2 is a second liquid crystal capacitance, and the Cs2 is a second storage capacitance. Display device. 제3항에 있어서, 상기 제1 스위칭 소자의 제1 킥백 전압과 상기 제2 스위칭 소자의 제2 킥백 전압을 동일하게 하기 위해 제1 스위칭 소자의 게이트-소오스 기생 커패시턴스와, 제2 스위칭 소자의 게이트-소오스 기생 커패시턴스를 조정하는 것을 특징으로 하는 액정 표시 장치.The gate-source parasitic capacitance of the first switching element and the gate of the second switching element to make the first kickback voltage of the first switching element equal to the second kickback voltage of the second switching element. -Adjust the source parasitic capacitance. 제5항에 있어서, 상기 제1 스위칭 소자의 제1 킥백 전압(Vkb1)은
Figure 112010037718269-pat00010
(여기서, 상기 Cgs1은 상기 제1 스위칭 소자의 게이트-소오스 기생 커패시턴스의 커패시턴스이고, 상기 Ctot1은 제1 액정 커패시턴스와 제1 스토리지 커패시턴스의 합)에 의해 정의되고, 상기 제2 스위칭 소자의 제2 킥백 전압(Vkb2)은
Figure 112010037718269-pat00011
(여기서, 상기 Cgs2는 제2 스위칭 소자의 게이트-소오스 기생 커패시턴스의 커패시턴스이며, 상기 Ctot2는 제2 액정 커패시턴스와 제2 스토리지 커패시턴스의 합)에 의해 정의되며,The method of claim 5, wherein the first kickback voltage (Vkb1) of the first switching element is
Figure 112010037718269-pat00010
Where Cgs1 is the capacitance of the gate-source parasitic capacitance of the first switching element, and Ctot1 is the sum of the first liquid crystal capacitance and the first storage capacitance, and is the second kickback of the second switching element. The voltage Vkb2 is
Figure 112010037718269-pat00011
Where Cgs2 is the capacitance of the gate-source parasitic capacitance of the second switching element, and Ctot2 is the sum of the second liquid crystal capacitance and the second storage capacitance. 상기 제1 킥백 전압과 상기 제2 킥백 전압을 동일하게 하기 위해
Figure 112010037718269-pat00012
의 조건을 만족하는 것을 특징으로 하는 액정 표시 장치.To equalize the first kickback voltage and the second kickback voltage
Figure 112010037718269-pat00012
The liquid crystal display device which satisfy | fills the conditions of the. 제어 전극이 게이트 라인에 연결되고, 제1 전류 전극이 데이터 라인에 연결된 제1 스위칭 소자;A first switching element having a control electrode connected to the gate line and a first current electrode connected to the data line; 제어 전극이 상기 게이트 라인에 연결되고, 제1 전류 전극이 상기 데이터 라인에 연결된 제2 스위칭 소자;A second switching element having a control electrode connected to the gate line and a first current electrode connected to the data line; 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 액정 캐패시터와, 상기 제1 스위칭 소자의 제2 전류 전극에 연결된 제1 스토리지 캐패시터를 포함하는 제1 서브 픽셀;A first sub pixel including a first liquid crystal capacitor connected to a second current electrode of the first switching element, and a first storage capacitor connected to a second current electrode of the first switching element; 일단이 상기 제2 스위칭 소자에 연결된 커플링 캐패시터; 및 A coupling capacitor, one end of which is connected to the second switching element; And 상기 커플링 캐패시터의 타단에 연결된 제2 액정 캐패시터와, 상기 커플링 캐패시터의 타단에 연결된 제2 스토리지 캐패시터를 포함하는 제2 서브 픽셀을 포함하고,A second subpixel including a second liquid crystal capacitor connected to the other end of the coupling capacitor and a second storage capacitor connected to the other end of the coupling capacitor, 상기 제2 서브 픽셀에는 인가되는 전압은
Figure 112010037718269-pat00027
(여기서, 상기 Vsd1은 상기 제1 서브 픽셀에 인가되는 전압이고, 상기 Cc는 커플링 커패시턴스이며, 상기 Cl2는 제2 액정 커패시턴스이고, 상기 Cs2는 제2 스토리지 커패시턴스)를 만족하는 것을 특징으로 하는 액정 표시 장치.The voltage applied to the second sub pixel is
Figure 112010037718269-pat00027
Wherein the Vsd1 is a voltage applied to the first subpixel, the Cc is a coupling capacitance, the Cl2 is a second liquid crystal capacitance, and the Cs2 is a second storage capacitance. Display device. 제7항에 있어서, 상기 제1 스위칭 소자의 제1 킥백 전압(Vkb1)은
Figure 112010037718269-pat00014
(여기서, 상기 Cgs1은 상기 제1 스위칭 소자의 게이트-소오스 기생 커패시턴스의 커패시턴스이고, 상기 Ctot1은 제1 액정 커패시턴스와 제1 스토리지 커패시턴스의 합)에 의해 정의되고, 상기 제2 스위칭 소자의 제2 킥백 전압(Vkb2)은
Figure 112010037718269-pat00015
(여기서, 상기 Cgs2는 제2 스위칭 소자의 게이트-소오스 기생 커패시턴스의 커패시턴스이며, 상기 Ctot2는 제2 액정 커패시턴스와 제2 스토리지 커패시턴스의 합)에 의해 정의되며,The method of claim 7, wherein the first kickback voltage (Vkb1) of the first switching device is
Figure 112010037718269-pat00014
Where Cgs1 is the capacitance of the gate-source parasitic capacitance of the first switching element, and Ctot1 is the sum of the first liquid crystal capacitance and the first storage capacitance, and is the second kickback of the second switching element. The voltage Vkb2 is
Figure 112010037718269-pat00015
Where Cgs2 is the capacitance of the gate-source parasitic capacitance of the second switching element, and Ctot2 is the sum of the second liquid crystal capacitance and the second storage capacitance. 상기 제1 킥백 전압과 상기 제2 킥백 전압을 동일하게 하기 위해
Figure 112010037718269-pat00016
의 조건을 만족하는 것을 특징으로 하는 액정 표시 장치.To equalize the first kickback voltage and the second kickback voltage
Figure 112010037718269-pat00016
The liquid crystal display device which satisfy | fills the conditions of the.
KR1020030092431A 2003-12-17 2003-12-17 Liquid crystal display KR100993823B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030092431A KR100993823B1 (en) 2003-12-17 2003-12-17 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030092431A KR100993823B1 (en) 2003-12-17 2003-12-17 Liquid crystal display

Publications (2)

Publication Number Publication Date
KR20050060730A KR20050060730A (en) 2005-06-22
KR100993823B1 true KR100993823B1 (en) 2010-11-12

Family

ID=37253409

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030092431A KR100993823B1 (en) 2003-12-17 2003-12-17 Liquid crystal display

Country Status (1)

Country Link
KR (1) KR100993823B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941806B2 (en) 2011-09-28 2015-01-27 Samsung Display Co., Ltd. Liquid crystal display

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244691B1 (en) * 2006-05-12 2013-03-19 엘지디스플레이 주식회사 In-plane switching mode liquid crystal display device
KR101371604B1 (en) 2007-11-26 2014-03-06 삼성디스플레이 주식회사 Liquid crystal display
KR101458903B1 (en) 2008-01-29 2014-11-07 삼성디스플레이 주식회사 Liquid crystal display and driving method thereof
KR101595817B1 (en) 2008-08-22 2016-02-22 삼성디스플레이 주식회사 Liquid crystal display
KR101515383B1 (en) 2008-11-17 2015-04-27 삼성디스플레이 주식회사 Liquid crystal display and photo mask for manufacturing the same
KR101566432B1 (en) 2009-03-05 2015-11-06 삼성디스플레이 주식회사 Display device
KR20150132610A (en) 2014-05-15 2015-11-26 삼성디스플레이 주식회사 Display substrate and method of manufacturing the same
KR102215478B1 (en) 2014-11-27 2021-02-15 삼성디스플레이 주식회사 Display device and driving method thereof
KR102296300B1 (en) 2015-01-08 2021-08-31 삼성디스플레이 주식회사 Liquid crystal display
KR102296070B1 (en) 2015-01-08 2021-08-31 삼성디스플레이 주식회사 Liquid crystal display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030012668A (en) * 2001-08-03 2003-02-12 삼성전자주식회사 Liquid crystal display

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030012668A (en) * 2001-08-03 2003-02-12 삼성전자주식회사 Liquid crystal display

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8941806B2 (en) 2011-09-28 2015-01-27 Samsung Display Co., Ltd. Liquid crystal display

Also Published As

Publication number Publication date
KR20050060730A (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US9134581B2 (en) Liquid crystal display
US7843520B2 (en) Display apparatus with transistors connected to sub-pixel electrodes
KR101100889B1 (en) Liquid crystal display and driving method of the same
US7880823B2 (en) Liquid crystal display having first and second charge-sharing capacitors
KR100750916B1 (en) Liquid Crystal Display device using a swing common electrode voltage and driving method therefor
US7679589B2 (en) Liquid crystal display device
KR100738176B1 (en) Display device
US8610704B2 (en) Display device and control method of the same
US20120069061A1 (en) Driving device and display apparatus having the same
US20070152936A1 (en) Liquid crystal display device and driving method thereof
US6980266B2 (en) Liquid crystal display and driving method thereof
US20140055503A1 (en) Display apparatus
CN106687854B (en) Liquid crystal display device and method for driving liquid crystal display device
US20070126941A1 (en) Liquid crystal display with different capacitances for different colored sub-pixel units thereof
KR100993823B1 (en) Liquid crystal display
JP4592384B2 (en) Liquid crystal display
CN113393790A (en) Display panel driving method and device and display device
US7843419B2 (en) Transflective LCD and driving method thereof
US20080239182A1 (en) Multi-domain vertical alignment liquid crystal display
TWI402590B (en) Liquid crystal display device for improving color washout effect
WO2011155337A1 (en) Liquid crystal device
KR20020017318A (en) Liquid crystal display device with a compensating function of brightness deviation
KR100538330B1 (en) Liquid crystal display and driving method thereof
KR101186252B1 (en) Liquid Crystal Display Panel
KR102460262B1 (en) Display device and driving method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131031

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151030

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171101

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191028

Year of fee payment: 10