KR100986296B1 - 반도체 패키지 및 그 제조 방법 - Google Patents

반도체 패키지 및 그 제조 방법 Download PDF

Info

Publication number
KR100986296B1
KR100986296B1 KR1020080087908A KR20080087908A KR100986296B1 KR 100986296 B1 KR100986296 B1 KR 100986296B1 KR 1020080087908 A KR1020080087908 A KR 1020080087908A KR 20080087908 A KR20080087908 A KR 20080087908A KR 100986296 B1 KR100986296 B1 KR 100986296B1
Authority
KR
South Korea
Prior art keywords
metal post
hole
semiconductor package
conductive pattern
insulating layer
Prior art date
Application number
KR1020080087908A
Other languages
English (en)
Other versions
KR20100028941A (ko
Inventor
김운천
임순규
강준석
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080087908A priority Critical patent/KR100986296B1/ko
Priority to US12/388,217 priority patent/US20100059881A1/en
Publication of KR20100028941A publication Critical patent/KR20100028941A/ko
Application granted granted Critical
Publication of KR100986296B1 publication Critical patent/KR100986296B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132—Screen printing, i.e. using a stencil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 패키지 및 그 제조 방법이 개시된다. 일면에 전도성 패턴(conductive pattern)이 형성된 기판(substrate), 기판의 일면에 형성되며 전도성 패턴이 노출되도록 관통홀이 형성되는 절연층, 일단이 전도성 패턴에 접하고 타단은 절연층으로부터 돌출되도록 관통홀에 형성되는 메탈 포스트(metal post), 및 메탈 포스트의 타단에 형성되는 솔더 범프(solder bump)를 포함하는 반도체 패키지(semiconductor package)는, 메탈 포스트와 솔더 범프 간의 접촉 면적이 증가되어, 이들 간의 접착력이 향상될 수 있다. 이에 따라, 반도체 패키지가 솔더 범프에 의하여 외부 장치에 접합된 후 반도체 패키지에 횡방향으로 작용하는 하중에 대한 저항력이 향상될 수 있다.
패키지, 메탈 포스트, 돌출

Description

반도체 패키지 및 그 제조 방법{Semiconductor package and method of manufacturing the same}
본 발명은 반도체 패키지 및 그 제조 방법에 관한 것이다.
반도체 패키지(semiconductor package)는, 웨이퍼 레벨 패키지(wafer level package, WLP), 칩 스케일 패키지(chip scale package, CSP) 등과 같이, 전극이 형성된 반도체 기판 상에 절연층 및 재배선층(redistribution layer)등을 형성함으로써, 제조된다.
또한, 이와 같은 반도체 패키지는, 메인 보드(main board)등 외부 장치와의 전기적인 연결을 위하여, 재배선층에 메탈 포스트(metal post)가 형성되고, 이 메탈 포스트에는 솔더(solder)가 형성된다.
그러나, 이와 같은 종래 기술에 따르면, 메탈 포스트가 절연층 내에 매립되어 있어, 메탈 포스트와 솔더볼 사이의 접착력을 확보하기 어려우므로, 특히, 횡방향의 힘에 대하여 저항력이 크게 떨어지는 한계점이 있다.
본 발명은, 메탈 포스트와 솔더 범프 간의 접착력이 향상되는 반도체 패키지 및 그 제조 방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 일면에 전도성 패턴(conductive pattern)이 형성된 기판(substrate), 기판의 일면에 형성되며 전도성 패턴이 노출되도록 관통홀이 형성되는 절연층, 일단이 전도성 패턴에 접하고 타단은 절연층으로부터 돌출되도록 관통홀에 형성되는 메탈 포스트(metal post), 및 메탈 포스트의 타단에 형성되는 솔더 범프(solder bump)를 포함하는 반도체 패키지(semiconductor package)가 제공된다.
이 때, 메탈 포스트는, 타단이 볼록하도록 형성될 수 있다.
또한, 메탈 포스트의 타단의 직경은, 메탈 포스트 일단의 직경보다 클 수 있다.
한편, 관통홀과 메탈 포스트 사이에 개재되는 시드(seed)를 더 포함할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 일면에 전도성 패턴(conductive pattern)이 형성된 기판(substrate)을 제공하는 단계, 전도성 패턴이 노출되도록 관통홀이 형성되는 절연층을 기판의 일면에 형성하는 단계, 일단이 전도성 패턴에 접하고 타단은 절연층으로부터 돌출되도록 관통홀에 메탈 포스트(metal post)를 형 성하는 단계, 및 메탈 포스트의 타단에 솔더 범프(solder bump)를 형성하는 단계를 포함하는 반도체 패키지(semiconductor package) 제조 방법이 제공된다.
이 때, 절연층을 형성하는 단계와 메탈 포스트를 형성하는 단계 사이에, 관통홀과 상응하도록 충전홀이 형성되는 레지스트(resist)를 절연층에 형성하는 단계를 더 포함하고, 메탈 포스트를 형성하는 단계는, 관통홀 및 충전홀에 전도성 물질을 충전하여 수행되며, 메탈 포스트를 형성하는 단계와 솔더 범프를 형성하는 단계 사이에, 레지스트를 제거하는 단계를 더 포함할 수 있다.
한편, 충전홀의 직경은, 관통홀의 직경보다 클 수 있다.
또한, 절연층을 형성하는 단계와 레지스트를 형성하는 단계 사이에, 관통홀에 시드(seed)를 형성하는 단계를 더 포함하고, 메탈 포스트를 형성하는 단계는, 전해 도금에 의하여 수행될 수 있다.
그리고, 시드를 형성하는 단계는, 관통홀 및 절연층에 시드층을 형성하는 단계를 포함하고, 레지스트를 제거하는 단계와 솔더 범프를 형성하는 단계 사이에, 시드층 중 관통홀에 형성된 부분을 제외한 부분을 제거하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면, 메탈 포스트와 솔더 범프 간의 접촉 면적이 증가되어, 이들 간의 접착력이 향상될 수 있다. 이에 따라, 반도체 패키지가 솔더 범프에 의하여 외부 장치에 접합된 후 반도체 패키지에 횡방향으로 작용하는 하중에 대한 저항력이 향상될 수 있다.
본 발명에 따른 반도체 패키지 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
또한, 형성이라 함은, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.
도 1은 본 발명의 일 측면에 따른 반도체 패키지(100)의 일 실시예를 나타낸 단면도이다.
본 실시예에 따르면, 일면에 전도성 패턴(conductive pattern, 120)이 형성된 기판(substrate, 110), 기판(110)의 일면에 형성되며 전도성 패턴(120)이 노출되도록 관통홀(140)이 형성되는 절연층(130), 일단이 전도성 패턴(120)에 접하고 타단은 절연층(130)으로부터 돌출되도록 관통홀(140)에 형성되는 메탈 포스트(metal post, 170), 및 메탈 포스트(170)의 타단에 형성되는 솔더 범프(solder bump, 180)를 포함하는 반도체 패키지(semiconductor package, 100)가 제시된다.
이와 같은 본 실시예에 따르면, 메탈 포스트(170)의 타단이 절연층(130)으로 부터 돌출되도록 형성됨으로써, 메탈 포스트(170)와 솔더 범프(180) 간의 접촉 면적이 증가되어, 이들 간의 접착력이 향상될 수 있다. 이에 따라, 반도체 패키지(100)가 솔더 범프(180)에 의하여 외부 장치에 접합된 후, 반도체 패키지(100)에 횡방향으로 작용하는 하중에 대한 저항력이 향상될 수 있다.
이하, 도 1을 참조하여, 각 구성에 대하여 보다 상세히 설명하도록 한다.
기판(110)은, 일면에 전도성 패턴(120)이 형성된다. 이 경우, 기판(110)은, 예를 들어, 실리콘(Si) 기판과 같은 반도체 기판일 수 있다. 또한, 이하, 전도성 패턴(120)이, 기판(110) 상에 형성되는 재배선층(redistribution layer)인 경우를 일 예로서 설명하도록 한다.
즉, 본 실시예의 경우, 실리콘 등으로 이루어진 기판(110)에 전극(112)이 형성되고, 이 전극(112)을 노출시키도록 기판(110) 상에 보호층(114)이 형성되며, 전극(112)과 전기적으로 연결되도록 보호층(114) 상에 전도성 패턴(120), 즉, 재배선층이 형성된다.
본 실시예의 경우, 전도성 패턴이 재배선층인 경우를 일 예로 제시하고 있으나, 전도성 패턴은 기판(110)에 형성되는 전극일 수도 있으며, 이러한 경우, 상술한 보호층 및 재배선층은 생략될 수 있다.
절연층(130)은, 기판(110)의 일면에 형성되며 전도성 패턴(120)이 노출되도록 관통홀(140)이 형성된다. 즉, 절연층(130)은, 전도성 패턴(120)을 커버하도록 기판(110) 상에 형성되며, 절연층(130)에는, 전도성 패턴(120)과 전기적으로 연결 되는 메탈 포스트(170)를 형성하기 위하여, 전도성 패턴(120)의 위치와 상응하도록 관통홀(140)이 형성된다.
이 때, 관통홀(140)은, 본 실시예와 같이 전도성 패턴(120)이 재배선층인 경우, 전도성 패턴(120)의 일부분만이 노출되도록 형성되며, 본 실시예와 달리 전도성 패턴이 전극인 경우, 관통홀은 전극의 사이즈와 상응하도록 형성될 수 있다.
메탈 포스트(170)는, 전도성 패턴(120)과 전기적으로 연결되도록, 일단이 전도성 패턴(120)에 접한다.
이와 같은 메탈 포스트(170)가 형성됨으로써, 반도체 패키지(100)가 메인 보드 등의 외부 장치에 접합된 후, 외부로부터 반도체 패키지(100)의 너비 방향, 즉, 횡방향의 하중을 받는 경우, 메탈 포스트(170)가 그 길이 방향을 따라 미세하게 조금씩 변형되어, 이러한 하중을 분산시킬 수 있으므로, 결과적으로, 반도체 패키지(100)의 횡방향 하중에 대한 저항력이 향상될 수 있다.
한편, 메탈 포스트(170)는, 타단이 절연층(130)으로부터 돌출되도록 관통홀(140)에 형성된다. 즉, 솔더 범프(180)와 접합되는 메탈 포스트(170)의 타단은 절연층(130)의 표면 위로 돌출된다. 이에 따라, 메탈 포스트(170) 타단의 외주면이 솔더 범프(180)와 접하게 되어, 이들 간의 접촉 면적이 현저하게 증가하게 된다.
이와 같이 메탈 포스트(170)와 솔더 범프(180) 간의 접촉 면적이 증가함에 따라, 이들 간의 접찹력이 향상될 수 있으며, 이에 따라, 전술한 바 있는 횡방향 하중에 대한 저항력이 더욱 향상될 수 있다.
즉, 메탈 포스트(170)의 타단이 절연층으로부터 돌출되어 메탈 포스트(170) 타단의 외주면에도 솔더 범프(180)가 접하게 됨으로써, 외부로부터 반도체 패키지(100)에 하중이 작용할 때, 이러한 하중에 대하여 메탈 포스트(170) 및 솔더 범프(180)에 의해 발생되는 지지력은, 반도체 패키지(100)의 두께 방향에 해당하는 종방향 성분 이외에, 메탈 포스트(180) 타단의 외주면에 의한 횡방향 성분도 존재하게 되므로, 횡방향으로 작용하는 외부 자극에 대한 저항력이 더욱 향상될 수 있는 것이다.
또 한편, 메탈 포스트(170)는, 타단이 볼록하도록 형성된다. 이와 같이 메탈 포스트(170)의 타단은 외부를 향하여 볼록하게 형성됨으로써, 전술한 바와 같이 횡방향 성분의 지지력이 더욱 향상된다. 또한, 솔더 범프(180)의 형성 시, 솔더 페이스트(solder paste) 등이 메탈 포스트(170) 타단의 표면을 따라 용이하게 유동하게 되므로, 솔더 범프(180)를 보다 용이하게 형성할 수 있음과 동시에, 메탈 포스트(170)와 솔더 범프(180) 간의 밀착력을 향상시킬 수 있다.
또한 메탈 포스트(170)의 타단의 직경(D2)은, 메탈 포스트(170) 일단의 직경(D1)보다 크다. 즉, 메탈 포스트(170)는, 타단이 일단 보다 두꺼운 기둥 형상으로 이루어져, 메탈 포스트(170)는 전체적으로 버섯(mushroom) 타입으로 형성된다.
이에 따라, 메탈 포스트(170) 타단과 솔더 범프(180) 간의 접촉 면적이 더욱 증가하고, 메탈 포스트(170) 타단의 강성이 향상되므로, 결과적으로, 전술한 횡방향 하중에 대한 지지력 또는 저항력이 더욱 향상될 수 있다.
솔더 범프(180)는, 메탈 포스트(170)의 타단에 형성된다. 메탈 포스트(170)의 타단이 절연층(130)으로부터 돌출되어 있으므로, 이러한 메탈 포스트(170)의 타 단에 솔더 범프(180)가 접합되면, 이들 간의 접촉면이 증가되어 접착력이 증가됨과 동시에, 횡방향 하중에 대한 지지력이 증가하게 되어 보다 안정적이고 내구성이 향상된 반도체 패키지(100)를 구현할 수 있다.
이러한, 솔더 범프(180)는, 솔더 페이스트(solder paste)를 메탈 포스트(170)의 타단에 도포한 후, 리플로우(reflow) 공정을 수행함으로써 형성될 수 있으며, 이외에, 솔더 볼(solder ball)을 직접 접합함으로써 형성될 수도 있다. 이에 대하여는 본 발명의 다른 측면에 따른 반도체 패키지(도 12의 200) 제조 방법의 일 실시예를 제시하는 부분에서 후술하도록 한다.
한편, 시드(seed, 150)는, 관통홀(140)과 메탈 포스트(170) 사이에 개재된다. 시드(150)는, 전해 도금을 위하여 관통홀(140) 내부에 형성될 수 있다. 즉, 관통홀(140) 내부에 시드(150)를 형성하고, 전해 도금을 통해 관통홀(140) 내부에 전도성 물질을 충전함으로써, 메탈 포스트(170)를 형성할 수 있다.
이 때, 절연층(130) 상에, 관통홀(140)과 상응하는 충전홀이 형성된 레지스트(resist)를 형성하고, 관통홀(140)과 충전홀 내부에 전도성 물질을 충전함으로써, 메탈 포스트(170)를 절연층(130)으로부터 돌출되게 형성할 수 있다. 즉, 레지스트가 메탈 포스트(170)의 타단의 형성을 위한 형틀로서의 기능을 수행하는 것이다.
또한, 이러한, 전해 도금은 시드(150)의 표면을 따라 진행되므로, 시드(150)가 형성되지 않은 레지스트의 충전홀에 형성되는 메탈 포스트(170)의 타단은, 볼록한 형상을 갖도록 형성된다. 이에 대하여는 본 발명의 다른 측면에 따른 반도체 패 키지(도 12의 200) 제조 방법의 일 실시예를 제시하는 부분에서 후술하도록 한다.
다음으로, 도 2 내지 도 12를 참조하여, 본 발명의 다른 측면에 따른 반도체 패키지(200)의 제조 방법에 대하여 설명하도록 한다.
도 2는 본 발명의 다른 측면에 따른 반도체 패키지(200) 제조 방법의 일 실시예를 나타낸 순서도이다. 도 3 내지 도 12는 본 발명의 다른 측면에 따른 반도체 패키지(200) 제조 방법 일 실시예의 각 공정을 나타낸 단면도이다.
본 실시예에 따르면, 일면에 전도성 패턴(220)이 형성된 기판(210)을 제공하는 단계, 전도성 패턴(220)이 노출되도록 관통홀(240)이 형성되는 절연층(230')을 기판(210)의 일면에 형성하는 단계, 일단이 전도성 패턴(220)에 접하고 타단은 절연층(230')으로부터 돌출되도록 관통홀(240)에 메탈 포스트(270)를 형성하는 단계, 및 메탈 포스트(270)의 타단에 솔더 범프(280)를 형성하는 단계를 포함하는 반도체 패키지(200) 제조 방법이 제시된다.
이와 같은 본 실시예에 따르면, 솔더 범프(280)가 형성되는 메탈 포스트(270)의 타단이 절연층(230')으로부터 돌출되도록 형성됨으로써, 메탈 포스트(270)와 솔더 범프(280) 간의 접촉 면적이 증가되어, 이들 간의 접착력이 향상될 수 있다. 이에 따라, 반도체 패키지(200)가 솔더 범프(280)에 의하여 외부 장치에 접합된 후, 반도체 패키지(200)에 횡방향으로 작용하는 하중에 대한 저항력이 향상될 수 있다.
또한, 종래 메탈 포스트(270) 형성에 있어 수반되었던 그라인딩(grinding) 공정이 생략됨으로써, 공정을 단순화하여 공정 비용 및 공정 시간을 절감할 수 있다.
이하, 도 2 내지 도 12를 참조하여, 각 공정에 대하여 보다 상세히 설명하도록 한다.
먼저, 도 3에 도시된 바와 같이, 일면에 전도성 패턴(220)이 형성된 기판(210)을 제공한다(S110). 여기서, 기판(210)은, 예를 들어, 실리콘(Si) 기판과 같은 반도체 기판일 수 있다. 또한, 전도성 패턴(220)은 기판(210) 상에 형성되는 재배선층(redistribution layer)이다.
즉, 본 실시예의 경우, 실리콘 등으로 이루어진 기판(210)에 전극(212)이 형성되고, 이 전극(212)을 노출시키도록 기판(210) 상에 보호층(214)이 형성되며, 전극(212)과 전기적으로 연결되도록 보호층(214) 상에 전도성 패턴(220), 즉, 재배선층이 형성된다.
본 실시예의 경우, 전도성 패턴이 재배선층인 경우를 일 예로 제시하고 있으나, 전도성 패턴은 기판(210)에 형성되는 전극일 수도 있으며, 이러한 경우, 상술한 보호층 및 재배선층은 생략될 수 있다.
여기서, 보호층(214)은, 예를 들어, 포토리소그래피(photo-lithography) 등에 의하여 형성될 수 있고, 재배선층은, 예를 들어, 에디티브(additive) 또는 서브트랙티브(subtractive) 방식에 의하여 형성될 수 있다.
다음으로, 도 4 및 도 5에 도시된 바와 같이, 전도성 패턴(220)이 노출되도 록 관통홀(240)이 형성되는 절연층(230')을 기판(210)의 일면에 형성한다(S120). 이는 다음과 같이 나누어 설명할 수 있다.
우선, 도 4에 도시된 바와 같이, 전도성 패턴(220)을 커버하도록 절연층(230)을 형성한다. 이어서, 도 5에 도시된 바와 같이, 전도성 패턴(220)의 일부가 노출되도록 절연층(230)에 관통홀(240)을 천공한다. 이 때, 관통홀(240)은 포토리소그래피(photo-lithography) 또는 레이저 드릴(laser drill) 등에 의하여, 전도성 패턴(220)의 위치와 상응하도록 형성될 수 있다.
한편, 본 실시예와 달리 전도성 패턴이 전극인 경우에는, 관통홀(240)이 전극의 사이즈와 상응하도록 형성될 수 있다.
다음으로, 도 6에 도시된 바와 같이, 관통홀(240)에 시드(250)를 형성한다(S130). 메탈 포스트(270)를 전해 도금 방식으로 형성하기 위하여 관통홀(240) 내부에 시드(250)를 형성하는 공정이다.
즉, 관통홀(240) 및 절연층(230') 모두에 일괄적으로 시드층(252)을 형성함으로써, 관통홀(240) 내부에 시드(250)를 형성할 수 있으며, 이러한 시드층(252)은, 이 후 공정에서 플래시 에칭(flash etching) 등에 의해 일부가 제거됨으로써, 관통홀(240) 내부의 시드(250)만이 잔존하게 된다.
이와 같이, 시드(250) 또는 시드층(252)을 이용하여 전해 도금에 의해 메탈 포스트(270)를 형성함으로써, 절연층(230')과의 밀착력을 향상시키면서 보다 용이하게 메탈 포스트(270)를 형성할 수 있다.
한편, 시드(250)를 형성하기 위하여 관통홀(240) 및 절연층(230')에 일괄적 으로 시드층(252)을 형성함으로써, 일부 영역에만 시드(250)를 형성하기 위하여 시드층(252) 제거를 위한 레지스트 등을 추가적으로 형성할 필요가 없으므로, 공정을 단순화하여 효율성을 향상시킬 수 있다.
다음으로, 도 7에 도시된 바와 같이, 관통홀(240)과 상응하도록 충전홀(262)이 형성되는 레지스트(260)를 절연층(230')에 형성한다(S140). 즉, 관통홀(240)에 형성된 시드(250)를 제외한 나머지 시드층(252)에, 관통홀(240)의 위치와 상응하는 위치에 충전홀(262)이 형성된 레지스트(260)를 형성한다. 여기서, 충전홀(262)은 포토리소그래피(photo-lithography) 또는 레이저 드릴(laser drill)등에 의하여 형성될 수 있다.
이와 같이 레지스트(262)를 형성함에 따라, 관통홀(240)의 내부가 전해 도금되어, 관통홀(240) 및 충전홀(262)이 전도성 물질로 충전될 수 있고, 메탈 포스트(270) 타단이 절연층(230')으로부터 돌출되게 형성될 수 있는 것이다.
또한, 이와 같이, 레지스트(260)를 형성함으로써, 관통홀(240)과 충전홀(262)만이 전도성 물질에 의해 충전되고, 관통홀(240) 이외의 절연층(230')에는 도금층이 형성되지 않으므로, 이 후, 노출된 시드층(252)을 플래시 에칭 등에 의해 보다 용이하게 제거할 수 있다.
한편, 충전홀(262)의 직경(d2)은, 관통홀(240)의 직경(d1)보다 크게 형성된다. 이에 따라, 이 후 공정에서 충전홀(262)과 관통홀(240)을 전해 도금에 의해 충전할 시, 관통홀(240) 내부로 도금액이 용이하게 유동할 수 있으므로, 메탈 포스트(270) 제조 공정의 효율성을 보다 향상시킬 수 있다.
다음으로, 도 8에 도시된 바와 같이, 관통홀(240) 및 충전홀(262)에 전도성 물질을 충전하여, 일단이 전도성 패턴(220)에 접하고 타단은 절연층(230')으로부터 돌출되도록 관통홀(240)에 메탈 포스트(270)를 형성한다(S150).
즉, 전해 도금에 의하여, 시드층(252)이 형성된 관통홀(240)의 내부 및 레지스트(260)에 형성된 충전홀(262)의 내부에 전도성 물질을 충전하여, 일단이 전도성 패턴(220)에 접하는 메탈 포스트(270)를 형성한다.
이와 같이 메탈 포스트(270)를 형성함으로써, 상술한 반도체 패키지(도 1의 100)의 일 실시예에서 설명한 바와 같이, 반도체 패키지(200)가 메인 보드 등의 외부 장치에 접합된 후, 반도체 패키지(200)의 횡방향 하중에 대한 저항력을 향상시킬 수 있다.
또한, 메탈 포스트(270)의 타단은 절연층(230')의 표면 위로 돌출되도록 형성된다. 즉, 레지스트(260)가 메탈 포스트(270)의 타단을 형성하기 위한 형틀의 기능을 수행하게 되므로, 전해 도금에 의해 시드층(252)에서부터 성장하는 도금층이 레지스트(260)에 가로 막혀 충전홀(262) 내부에 충전되는 것이다.
이와 같이 메탈 포스트(270)의 타단이 절연층(230')으로부터 돌출되도록 형성함으로써, 상술한 반도체 패키지(도 1의 100)의 일 실시예에서 설명한 바와 같이, 솔더 범프(280)는 메탈 포스트(270) 타단의 외주면에도 접하게 되어, 이들 간의 접촉 면적이 현저하게 증가하므로, 반도체 패키지(200)의 횡방향 하중에 대한 저항력을 더욱 향상시킬 수 있다.
한편, 전해 도금은 시드층(252)의 표면을 따라 진행되므로, 전해 도금 공정 의 초기에는, 시드층(252)이 형성되지 않은 레지스트(260)의 충전홀(262) 내부가 전도성 물질로 충전되지 않는다. 그러나, 전해 도금 공정이 진행되면서 관통홀(240)의 내부가 모두 충전된 후, 레지스트(260)의 충전홀(262) 내부가 관통홀(240) 측으로부터 전도성 물질로 충전되어 절연층(230')의 표면 위로 돌출된 메탈 포스트(270)의 타단이 형성된다. 즉, 충전홀(262)의 내부는 관통홀(240) 측으로부터 외부를 향하여 점차 충전되므로, 메탈 포스트(270)의 타단은 외부를 향하여 볼록한 형상을 갖도록 형성되는 것이다.
이와 같이 메탈 포스트(270)의 타단을 볼록하게 형성함으로써, 상술한 반도체 패키지(도 1의 100)의 일 실시예에서 설명한 바와 같이, 횡방향 성분의 지지력이 더욱 향상된다. 또한, 솔더 페이스트(282) 등의 유동성이 향상되어, 솔더 범프(280)를 보다 용이하게 형성할 수 있음과 동시에, 메탈 포스트(270)와 솔더 범프(280) 간의 밀착력을 향상시킬 수 있다.
다음으로, 도 9에 도시된 바와 같이, 레지스트(260)를 제거한다(S160). 상술한 바와 같이 전해 도금에 의하여 메탈 포스트(270)를 형성한 후, 기능을 다한 레지스트(260)를 제거하는 것이다.
다음으로, 도 10에 도시된 바와 같이, 시드층(252) 중 관통홀(240)에 형성된 부분을 제외한 부분을 제거한다(S170). 상술한 바와 같이, 시드층(252)은 관통홀(240) 및 절연층(230') 모두에 형성되므로, 메탈 포스트(270)를 형성한 이후, 메탈 포스트(270)가 형성되지 않고 외부로 노출된 시드층(252)을 플래시 에칭에 의하여 제거한다. 이에 따라, 시드층(252)은 관통홀(240) 내부의 시드(250)만이 잔존하 게 된다.
또한, 이 때, 메탈 포스트(270)의 타단 중 일부분도, 이와 같은 플래시 에칭에 의하여 제거된다.
다음으로, 도 11 및 도 12에 도시된 바와 같이, 메탈 포스트(270)의 타단에 솔더 범프(280)를 형성한다(S180). 이는 다음과 같이 나누어 설명할 수 있다.
우선, 도 11에 도시된 바와 같이, 메탈 포스트(270)의 타단에 솔더 페이스트(solder paste, 270)를 도포한다. 예를 들어, 스크린 프린팅(screen printing) 등의 공정에 의해 솔더 페이스트(270)를 도포할 수 있다.
이어서, 도 12에 도시된 바와 같이, 도포된 솔더 페이스트(270)를 리플로우(reflow)하여, 메탈 포스트(270)와 밀착된 솔더 범프(280)를 형성한다. 이에 따라, 메탈 포스트(270) 타단의 외주면에도 솔더 범프(280)가 접착됨으로써, 이들 간의 접촉 면적이 증가하고, 접착력이 증가하게 된다.
한편, 본 실시예와 달리, 메탈 포스트(270)의 타단에 플럭스(flux)를 도포한 후, 이 플럭스에 솔더 볼(solder ball)을 접합하여 솔더 범프(280)를 형성할 수도 있으며, 이 역시 본 발명의 권리범위에 포함됨은 물론이다.
이와 같이, 본 실시예에 따르면, 솔더 범프(280)를 형성하기 이전에, 메탈 포스트(270)의 타단을 그라인딩 등에 의하여 평탄하게 가공하는 공정이 생략되므로, 공정을 단순화할 수 있고, 이에 따라, 공정 비용 및 공정 시간을 절감할 수 있다.
이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.
도 1은 본 발명의 일 측면에 따른 반도체 패키지의 일 실시예를 나타낸 단면도.
도 2는 본 발명의 다른 측면에 따른 반도체 패키지 제조 방법의 일 실시예를 나타낸 순서도.
도 3 내지 도 12는 본 발명의 다른 측면에 따른 반도체 패키지 제조 방법 일 실시예의 각 공정을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
100: 반도체 패키지 110: 기판
112: 전극 114: 보호층
120: 전도성 패턴 130: 절연층
140: 관통홀 150: 시드
170: 메탈 포스트 180: 솔더 범프

Claims (9)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 일면에 전도성 패턴(conductive pattern)이 형성된 기판(substrate)을 제공하는 단계;
    상기 전도성 패턴이 노출되도록 관통홀이 형성되는 절연층을 상기 기판의 일면에 형성하는 단계;
    상기 관통홀 및 상기 절연층에 시드층을 형성하는 단계;
    상기 관통홀과 상응하도록 충전홀이 형성되는 레지스트(resist)를 상기 절연층에 형성하는 단계;
    전해도금으로 상기 관통홀 및 상기 충전홀에 전도성 물질을 충전하여, 일단이 전도성 패턴에 접하고 타단은 절연층으로부터 돌출되도록 상기 관통홀에 메탈 포스트(metal post)를 형성하는 단계;
    상기 레지스트를 제거하는 단계;
    상기 시드층 중 상기 관통홀에 형성된 부분을 제외한 부분을 제거하는 단계; 및
    상기 메탈 포스트의 타단에 솔더 범프(solder bump)를 형성하는 단계를 포함하는 반도체 패키지(semiconductor package) 제조 방법.
  6. 삭제
  7. 제5항에 있어서,
    상기 충전홀의 직경은, 상기 관통홀의 직경보다 큰 것을 특징으로 하는 반도체 패키지 제조 방법.
  8. 삭제
  9. 삭제
KR1020080087908A 2008-09-05 2008-09-05 반도체 패키지 및 그 제조 방법 KR100986296B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080087908A KR100986296B1 (ko) 2008-09-05 2008-09-05 반도체 패키지 및 그 제조 방법
US12/388,217 US20100059881A1 (en) 2008-09-05 2009-02-18 Semiconductor package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080087908A KR100986296B1 (ko) 2008-09-05 2008-09-05 반도체 패키지 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20100028941A KR20100028941A (ko) 2010-03-15
KR100986296B1 true KR100986296B1 (ko) 2010-10-07

Family

ID=41798511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087908A KR100986296B1 (ko) 2008-09-05 2008-09-05 반도체 패키지 및 그 제조 방법

Country Status (2)

Country Link
US (1) US20100059881A1 (ko)
KR (1) KR100986296B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4800585B2 (ja) * 2004-03-30 2011-10-26 ルネサスエレクトロニクス株式会社 貫通電極の製造方法、シリコンスペーサーの製造方法
KR20140019173A (ko) * 2012-08-06 2014-02-14 삼성전기주식회사 솔더 코팅볼을 이용한 패키징 방법 및 이에 따라 제조된 패키지
KR102240704B1 (ko) * 2014-07-15 2021-04-15 삼성전기주식회사 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190544A (ja) * 2000-12-19 2002-07-05 Hitachi Cable Ltd 配線基板、半導体装置、及びその製造方法
KR20060048594A (ko) * 2004-06-29 2006-05-18 신꼬오덴기 고교 가부시키가이샤 관통 전극 및 그 형성 방법
KR20060070930A (ko) * 2004-12-21 2006-06-26 삼성전기주식회사 패키지 기판의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115998B2 (en) * 2002-08-29 2006-10-03 Micron Technology, Inc. Multi-component integrated circuit contacts
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002190544A (ja) * 2000-12-19 2002-07-05 Hitachi Cable Ltd 配線基板、半導体装置、及びその製造方法
KR20060048594A (ko) * 2004-06-29 2006-05-18 신꼬오덴기 고교 가부시키가이샤 관통 전극 및 그 형성 방법
KR20060070930A (ko) * 2004-12-21 2006-06-26 삼성전기주식회사 패키지 기판의 제조 방법

Also Published As

Publication number Publication date
US20100059881A1 (en) 2010-03-11
KR20100028941A (ko) 2010-03-15

Similar Documents

Publication Publication Date Title
US8227295B2 (en) IC die having TSV and wafer level underfill and stacked IC devices comprising a workpiece solder connected to the TSV
JP5268752B2 (ja) 半導体パッケージ及びその製造方法
TWI582921B (zh) 半導體封裝結構及其製作方法
KR101278526B1 (ko) 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법
CN110783298B (zh) 半导体器件及其制造方法
KR101926187B1 (ko) 반도체 패키지의 범프 형성방법
CN108231716B (zh) 封装结构及其制造方法
US9659851B2 (en) Method and apparatus for improving the reliability of a connection to a via in a substrate
CN107994002B (zh) 半导体衬底及具有半导体衬底的半导体封装结构
US8067698B2 (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
KR101179386B1 (ko) 패키지 기판의 제조방법
KR100986296B1 (ko) 반도체 패키지 및 그 제조 방법
KR101032706B1 (ko) 반도체 패키지 및 그 제조 방법
TWI419284B (zh) 晶片之凸塊結構及凸塊結構之製造方法
US20150235914A1 (en) Flip-chip packaging substrate, flip-chip package and fabrication methods thereof
KR20130116643A (ko) 범프를 갖는 기판, 반도체칩, 및 반도체 패키지와, 그 제조방법
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
KR101152822B1 (ko) 웨이퍼의 형성방법
JP2011035182A5 (ko)
JP2008028109A (ja) 半導体装置及び半導体装置の製造方法
KR100608360B1 (ko) 반도체 장치의 솔더 구조물 형성 방법
KR101345219B1 (ko) 알루미늄 인터포저 및 그 제조 방법
KR101345218B1 (ko) 알루미늄 인터포저 제조 방법
JP2018081968A (ja) 半導体装置及び電子機器及びそれらの製造方法
KR20090095923A (ko) 반도체 패키지의 본딩 구조체 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9