KR100985418B1 - Flexible electronic circuits and displays - Google Patents

Flexible electronic circuits and displays Download PDF

Info

Publication number
KR100985418B1
KR100985418B1 KR1020097021931A KR20097021931A KR100985418B1 KR 100985418 B1 KR100985418 B1 KR 100985418B1 KR 1020097021931 A KR1020097021931 A KR 1020097021931A KR 20097021931 A KR20097021931 A KR 20097021931A KR 100985418 B1 KR100985418 B1 KR 100985418B1
Authority
KR
South Korea
Prior art keywords
electro
backplane
display
layer
displays
Prior art date
Application number
KR1020097021931A
Other languages
Korean (ko)
Other versions
KR20090115896A (en
Inventor
피터 티 카즐라스
조안나 에프 오
유 천
네이던 알 케인
데이브드 존 콜
Original Assignee
이 잉크 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 잉크 코포레이션 filed Critical 이 잉크 코포레이션
Publication of KR20090115896A publication Critical patent/KR20090115896A/en
Application granted granted Critical
Publication of KR100985418B1 publication Critical patent/KR100985418B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16755—Substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/166—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect
    • G02F1/167—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field characterised by the electro-optical or magneto-optical effect by electrophoresis
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1679—Gaskets; Spacers; Sealing of cells; Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/1679—Gaskets; Spacers; Sealing of cells; Filling or closing of cells
    • G02F1/1681—Gaskets; Spacers; Sealing of cells; Filling or closing of cells having two or more microcells partitioned by walls, e.g. of microcup type
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1685—Operation of cells; Circuit arrangements affecting the entire cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/165—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on translational movement of particles in a fluid under the influence of an applied field
    • G02F1/1675—Constructional details
    • G02F1/16757—Microcapsules
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G02F2202/022—Materials and properties organic material polymeric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

관통하여 연장되는 복수의 개구를 가지고, 하나 이상의 면이 절연 폴리머 재료 (104, 106; 108) 로 코팅되며, 상기 절연 폴리머 재료 (104, 106; 108) 상에 제공되는 복수의 박막 전자 장치 (302; 402) 를 가지는 패턴화 금속 포일 (102) 을 포함하는, 전기-광학 디스플레이용 백플레인 (100; 200; 300; 400).A plurality of thin film electronic devices 302 having a plurality of openings extending therethrough, one or more sides coated with insulating polymer material 104, 106; 108 and provided on the insulating polymer material 104, 106; 108. A backplane (100; 200; 300; 400) for an electro-optic display, comprising a patterned metal foil (102) having 402;

가요성, 회로, 디스플레이, 백플레인 Flexibility, Circuits, Displays, Backplanes

Description

가요성 전자 회로 및 디스플레이{FLEXIBLE ELECTRONIC CIRCUITS AND DISPLAYS}Flexible electronic circuits and displays {FLEXIBLE ELECTRONIC CIRCUITS AND DISPLAYS}

본 발명은 가요성 전자 회로 및 디스플레이에 관한 것이다. 보다 상세하게는, 본 발명은 전기-광학 매체를 사용하는 가요성 회로 및 디스플레이에 관한 것이다. 본 발명은 또한 굴곡된 표면들 상의 전기-광학 디스플레이의 제조에 관한 것이며; 이러한 표면들은 1 차원 또는 2 차원으로 굴곡될 수 있다. 본 발명은 캡슐화 전기영동 매체를 사용하는 전기-광학 디스플레이에 관련된 것에 특별히 한정된 것은 아니다.FIELD OF THE INVENTION The present invention relates to flexible electronic circuits and displays. More particularly, the present invention relates to flexible circuits and displays using electro-optical media. The invention also relates to the manufacture of electro-optical displays on curved surfaces; These surfaces can be curved in one or two dimensions. The present invention is not particularly limited to those related to electro-optical displays using encapsulated electrophoretic media.

재료 또는 디스플레이에 적용되는 용어 "전기-광학" 은, 이 명세서에서 이미징 기술의 종래 의미로 하나 이상의 광학 특성이 상이한 제 1 및 제 2 디스플레이 상태를 가지는 재료를 지시하는데 사용되며, 재료는 재료에 전기장을 인가함으로써, 제 1 디스플레이 상태에서 제 2 디스플레이 상태로 변경된다. 광학 특성은 일반적으로 인간의 눈으로 감지할 수 있는 일반적인 색채이지만, 광학 전송, 반사, 발광, 또는, 기계적 판독을 의도한 디스플레이의 경우에는, 가시 범위 외의 전자기 파장의 반사율의 변화의 감지의 의사 색채와 같은 것이 또 다른 광학 특성이 될 수 있다.The term “electro-optical” as applied to a material or display is used herein to refer to a material having first and second display states that differ in one or more optical properties in the conventional sense of imaging technology, wherein the material is an electric field in the material. Is applied to change from the first display state to the second display state. Optical characteristics are generally common colors that can be detected by the human eye, but in the case of displays intended for optical transmission, reflection, luminescence, or mechanical reading, the pseudo color of detection of changes in reflectance of electromagnetic wavelengths outside the visible range And may be another optical property.

용어 "쌍안정 (bistable)" 및 "쌍안정성 (bistablity)" 은 이 명세서에서 당업계에서 종래 의미로 하나 이상의 광학 특성이 상이한 제 1 및 제 2 디스플레이 상태를 가지는 디스플레이 요소를 포함하는 디스플레이를 지시하는데 사용되며, 주어진 요소가 구동된 후에, 유한한 지속 시간의 어드레싱 펄스를 이용하여, 제 1 또는 제 2 디스플레이 상태 각각을 추정하도록, 어드레싱 펄스가 종료된 후에, 상태는 디스플레이 요소의 상태를 변경하는데 요구되는 어드레싱 펄스의 여러번 이상의, 예를 들어 4 번 이상의, 최소 지속 시간을 유지할 것이다. 몇몇의 입자 기반의 그레이 스케일이 가능한 전자영동 디스플레이들은 극단적인 흑과 백 상태뿐만 아니라 중간적인 회색 상태에서도 안정적 일 수 있으며, 전기-광학 디스플레이의 몇몇의 다른 유형들에도 동일하게 적용될 수 있다는 것이 공개된 미국 특허 출원 제 2002/0180687 호 (또한 상응하는 국제 출원 공보 제 02/079869 호) 에 나타난다. 이러한 유형의 디스플레이는 쌍안정 외에 "다중-안정의 (multi-stable)" 이라 불리는 것이 적합하나, 편의상 용어 "쌍안정" 은 이 명세서에서 쌍안정 디스플레이 및 다중-안정의 디스플레이 모두를 포괄하도록 사용될 수 있다.The terms "bistable" and "bistablity" are used herein to refer to a display comprising display elements having first and second display states that differ in one or more optical properties in a conventional sense in the art. After the addressing pulse is over, the state is required to change the state of the display element after the given element is driven, to estimate each of the first or second display states using a finite duration addressing pulse. It will maintain a minimum duration of more than one addressing pulse, for example four or more times. It has been published that some particle-based grayscale electrophoretic displays can be stable not only in extreme black and white states but also in intermediate gray states and equally applicable to some other types of electro-optic displays. US Patent Application No. 2002/0180687 (also corresponding International Application Publication No. 02/079869). This type of display is suitably referred to as "multi-stable" in addition to bistable, but for convenience the term "bistable" may be used herein to encompass both bistable displays and multi-stable displays. have.

몇몇 유형의 전기-광학 디스플레이들은 공지되어 있다. 한 유형의 전기-광학 디스플레이는 회전 중크롬산 멤버 유형으로서, 예를 들어 미국 특허 제 5,808,783 호; 제 5,777,782 호; 제 5,760,761 호; 제 6,054,071 호; 제 6,055,091 호; 제 6,097,531 호; 제 6,128,124 호; 제 6,137,467 호; 및 제 6,147,791 호 (이 유형의 디스플레이는 종종 "회전 중크롬산 구(ball)" 디스플레이로 인용되기도 하 지만, 상기 언급된 몇몇의 특허에서는 회전 멤버가 구형 (spherical) 이 아니기 때문에 용어 "회전 중크롬산 멤버"가 보다 정확한 것으로 선호된다). 이러한 디스플레이는 상이한 광학 특징을 가진 2 개 이상의 섹션을 가지는 많은 수의 작은 몸체들 (일반적으로 직사각형 또는 원기둥형) 과 내부 쌍극자 (dipole) 를 사용한다. 이러한 몸체들은 매트릭스의 액체로 채워진 액포 (vacuoles) 에 매달리며, 액포는 몸체가 회전이 자유롭도록 액체로 채워진다. 디스플레이의 외관은 그곳에 인가되는 전기장으로 변화되고 다양한 위치로 몸체를 회전시키고 몸체들의 섹션들이 관찰면을 통하여 보이게 변화한다.Several types of electro-optic displays are known. One type of electro-optic display is a rotating dichromic acid member type, for example US Pat. No. 5,808,783; 5,777,782; 5,777,782; 5,760,761; 5,760,761; 6,054,071; 6,054,071; 6,055,091; 6,055,091; 6,097,531; 6,097,531; No. 6,128,124; No. 6,137,467; And 6,147,791 (this type of display is often referred to as a "rotating dichromic acid ball" display, although in some of the patents mentioned above the term "rotating dichromic acid member" is referred to as the rotating member is not spherical). Preferred to be more accurate). Such displays use a large number of small bodies (generally rectangular or cylindrical) and internal dipoles having two or more sections with different optical features. These bodies are suspended in vacuoles filled with liquid in the matrix, which are filled with liquid so that the body is free to rotate. The appearance of the display changes with the electric field applied there, rotating the body to various positions and changing the sections of the bodies to be visible through the viewing plane.

다른 유형의 전기-광학 매체는 유기 재료로부터 형성되는 복수의 다이오드를 통하여 전류를 통과시킴으로써 광 발생이 달성되는 유기 광 방출 다이오드 (OLED; organic light emitting diode) 이다. Another type of electro-optical medium is an organic light emitting diode (OLED) in which light generation is achieved by passing a current through a plurality of diodes formed from organic materials.

다른 유형의 전기-광학 매체는 일렉트로크로믹 (electrochromic) 매체, 예를 들어, 적어도 부분적으로 반도체 금속 산화물로 형성된 전극 및 전극에 부착된 가역적 색채 변환 가능한 복수의 색조 분자를 포함하는 나노크로믹 (nanochromic) 막의 형태의 일렉트로크로믹 매체를 사용하며, 예컨대, O'Regan, B. 외, Nature 1991, 353,737; 및 Wood, D., Information Display, 18(3), 24 (March 2002) 에 개시되어 있다. 또한 Bach, U. 외, Adv. Mater., 2002, 14(11), 845 에도 개시되어 있다. 이 유형의 나노크로믹 막은 또한 예를 들어, 미국 특허 제 6,301,038호, 국제 출원 공보 제 WO 01/27690 호, 및 2003년 3월 18일에 출원된 동시 계속 출원 번호 제 10/249,128 호에 기술되어 있다.Another type of electro-optical medium is an electrochromic medium, for example a nanochromic comprising an electrode formed at least partially of a semiconductor metal oxide and a plurality of reversible color convertible color molecules attached to the electrode. ) Using an electrochromic medium in the form of a membrane, for example O'Regan, B. et al., Nature 1991, 353,737; And Wood, D., Information Display, 18 (3), 24 (March 2002). See also Bach, U. et al., Adv. Mater., 2002, 14 (11), 845. Nanochromic membranes of this type are also described, for example, in US Pat. No. 6,301,038, International Application Publication No. WO 01/27690, and in Consecutive Application No. 10 / 249,128, filed March 18, 2003. have.

수년동안 열성적인 연구 및 개발의 주제가 되어온 다른 유형의 전기-광학 디스플레이는, 복수의 충전된 입자가 전기 장의 영향 아래에서 부유하는 유동체 (fluid) 를 통해 이동하는, 입자-기반 전기영동 디스플레이이다. 전기영동 디스플레이는 액정 디스플레이 (LCD) 와 비교하여, 우수한 명도 및 대비, 넓은 시야각, 상태 쌍안정성, 및 낮은 전력 소모의 특질을 가질 수 있다. 그럼에도 불구하고, 이러한 디스플레이의 장기 이미지 품질에 대한 문제가 이 디스플레이들이 널리 사용되는 것을 막아왔다. 예를 들어, 전기영동 디스플레이를 만드는 입자는 정착하려고 하는 경향이 있어서, 이 디스플레이에 대하여 적합하지 않은 서비스-수명을 초래한다.Another type of electro-optic display, which has been the subject of dedicated research and development for many years, is a particle-based electrophoretic display, in which a plurality of charged particles move through a floating fluid under the influence of an electric field. Electrophoretic displays can have the characteristics of superior brightness and contrast, wide viewing angle, state bistable, and low power consumption compared to liquid crystal displays (LCDs). Nevertheless, the problem of long-term image quality of such displays has prevented them from being widely used. For example, particles making electrophoretic displays tend to settle, resulting in unsuitable service-life for these displays.

Massachusetts Institute of Technology (MIT) 및 E Ink Corporation 에게 양도되거나 그 명의로 출원된 다수의 특허 및 출원은 최근에 공개되어 캡슐화 전기영동 매체를 기술하고 있다. 이러한 갭슐화 매체는 각각 액체 부유 매체에 부유하는 전기영동적으로 이동가능한 입자를 포함하는 내부 상 (internal phase), 및 내부 상을 둘러싸는 캡슐 벽을 포함하는 다수의 작은 캡슐을 포함한다. 일반적으로, 캡슐은 2 개의 전극 사이에 위치하는 밀착된 층을 형성하도록 폴리머 바인더 (polymeric binder) 에서 고정된다. 이 유형의 캡슐화 매체는 예를 들어, 미국 특허 제 5,930,026 호; 제 5,961,804 호; 제 6,017,584 호; 제 6,067,185 호; 제 6,118,426 호; 제 6,120,588 호; 제 6,120,839 호; 제 6,124,851 호; 제 6,130,773 호; 제 6,130,774 호; 제 6,172,798 호; 제 6,177,921 호; 제 6,232,950 호; 제 6,249,721 호; 제 6,252,564 호; 제 6,262,706 호; 제 6,262,833 호; 제 6,300,932 호; 제 6,312,304 호; 제 6,312,971 호; 제 6,323,989 호; 제 6,327,072 호; 제 6,376,828 호; 제 6,377,387 호; 제 6,392,785 호; 제 6,392,786 호; 제 6,413,790 호; 제 6,422,687 호; 제 6,445,374 호; 제 6,445,489 호; 제 6,459,418 호; 제 6,473,072 호; 제 6,480,182 호; 제 6,498,114 호; 제 6,504,524 호; 제 6,506,438 호; 제 6,512,354 호; 제 6,515,649 호; 제 6,518,949 호; 제 6,521,489 호; 제 6,531,997 호; 제 6,535,197 호; 제 6,538,801 호; 제 6,545,291 호; 제 6,580,545 호; 및 제 6,639,578 호; 및 미국 특허 출원 공보 제 2002/0019081 호; 제 2002/0021270 호; 제 2002/0053900 호; 제 2002/0060321 호; 제 2002/0063661 호; 제 2002/0063677 호; 제 2002/0090980 호; 제 2002/0106847 호; 제 2002/0113770 호; 제 2002/0130832 호; 제 2002/0131147 호; 제 2002/0145792 호; 제 2002/0171910 호; 제 2002/0180687 호; 제 2002/0180688 호; 제 2002/0185378 호; 제 2003/0011560 호; 제 2003/0011867 호; 제 2003/0011868 호; 제 2003/0020844 호; 제 2003/0025855 호; 제 2003/0034949 호; 제 2003/0038755 호; 제 2003/0053189 호; 제 2003/0076573 호; 제 2003/0096113 호; 제 2003/0102858 호; 제 2003/0132908 호; 제 2003/0137521 호; 제 2003/0137717 호; 및 제 2003/01151702 호; 및 국제 출원 공보 제 WO 99/67678 호; 제 WO 00/05704 호; 제 WO 00/38000 호; 제 WO 00/38001 호; 제 WO 00/36560 호; 제 WO 00/67110 호; 제 WO 00/67327 호; 제 WO 01/07961 호; 및 제 WO 01/08241 호에서 설명된다.Numerous patents and applications assigned to or filed under the names of Massachusetts Institute of Technology (MIT) and E Ink Corporation have recently been published describing encapsulated electrophoretic media. Such encapsulation media comprises an internal phase comprising electrophoretic movable particles, each suspended in a liquid suspended medium, and a plurality of small capsules comprising a capsule wall surrounding the interior phase. In general, the capsule is fixed in a polymeric binder to form a tight layer located between two electrodes. Encapsulation media of this type are described, for example, in US Pat. No. 5,930,026; No. 5,961,804; No. 6,017,584; No. 6,067,185; No. 6,118,426; No. 6,120,588; No. 6,120,839; No. 6,124,851; No. 6,130,773; No. 6,130,774; 6,172,798; 6,172,798; No. 6,177,921; No. 6,232,950; No. 6,249,721; 6,252,564; 6,252,564; 6,262,706; 6,262,706; No. 6,262,833; No. 6,300,932; No. 6,312,304; No. 6,312,971; No. 6,323,989; No. 6,327,072; No. 6,376,828; No. 6,377,387; No. 6,392,785; No. 6,392,786; 6,413,790; 6,413,790; No. 6,422,687; No. 6,445,374; No. 6,445,489; No. 6,459,418; No. 6,473,072; No. 6,480,182; No. 6,498,114; 6,504,524; 6,504,524; No. 6,506,438; No. 6,512,354; No. 6,515,649; No. 6,518,949; No. 6,521,489; 6,531,997; 6,531,997; No. 6,535,197; 6,538,801; 6,538,801; No. 6,545,291; No. 6,580,545; And 6,639,578; And US Patent Application Publication No. 2002/0019081; 2002/0021270; 2002/0053900; 2002/0060321; 2002/0063661; 2002/0063677; 2002/0090980; 2002/0106847; 2002/0113770; 2002/0130832; 2002/0131147; 2002/0145792; 2002/0171910; 2002/0180687; 2002/0180688; US 2002/0185378; 2003/0011560; 2003/0011867; 2003/0011868; 2003/0020844; 2003/0025855; US2003 / 0034949; 2003/0038755; 2003/0053189; 2003/0076573; 2003/0096113; 2003/0102858; 2003/0132908; 2003/0137521; 2003/0137717; And 2003/01151702; And International Application Publication No. WO 99/67678; WO 00/05704; WO 00/38000; WO 00/38001; WO 00/36560; WO 00/67110; WO 00/67327; WO 01/07961; And WO 01/08241.

상술한 많은 특허들 및 출원들은, 캡슐화 전기영동 매체의 분리된 (discrete) 마이크로캡슐을 둘러싸는 벽이 연속적인 상에 의해 교체될 수 있어, 전 기영동 매체가 복수의 분리된 전기영동 유동체의 드롭플릿 (droplet) 및 폴리머 재료의 연속적인 (continuous) 상을 포함하는 소위 폴러머-분산 전기영동 디스플레이를 제조한다는 것과 이러한 폴리머 분산 전기영동 디스플레이내에서의 전기영동 프루이드의 분리된 드롭플릿은, 어떠한 분별된 캡슐 맴브레인 (membrane) 도 각각의 드롭플릿에 관련없더라도 캡슐 또는 마이크로캡슐로서 간주될 수 있다는 것을 인식하며, 예를 들어 위에 언급된 제 2002/0131147 호에서 설명된다. 따라서, 본 출원의 목적으로, 이러한 폴리머-분산 전기영동 매체는 캡슐화 전기영동 매체의 하위 형태 (sub-species) 로 간주될 수 있다.Many of the patents and applications described above allow the wall surrounding the discrete microcapsules of encapsulated electrophoretic medium to be replaced by a continuous phase such that the electrophoretic medium is a drop of a plurality of separate electrophoretic fluids. The production of so-called polymer-dispersed electrophoretic displays comprising droplets and continuous phases of polymer materials and the separate droplets of electrophoretic plues in such polymer dispersed electrophoretic displays, It is recognized that any fractionated capsule membrane can be considered as a capsule or microcapsule even if it is not related to each droplet and is described, for example, in 2002/0131147 mentioned above. Thus, for the purposes of the present application, such polymer-dispersed electrophoretic media may be considered as sub-species of encapsulated electrophoretic media.

캡슐화 전기영동 디스플레이는 일반적으로, 전통적인 전기영동 장치의 크러스터링과 세틀링 실패 모드를 겪지 않고, 여러가지의 유연하고 고정된 기판 상에 디스플레이를 프린트 또는 코팅하는 능력과 같은 추가적인 이점을 제공한다.( 단어 "프린팅" 의 사용은 제한 없이, 패치 다이 코팅, 슬롯 또는 압출 코팅, 슬라이드 또는 직렬 코팅, 커튼 코팅과 같은 선-측정 (pre-metered coating) 코팅; 나이프 오버 롤 코팅, 전 및 후 롤 코팅과 같은 롤 코팅; 그라비아 코팅; 딥 코팅; 스프레이 코팅; 매니스커스 코팅; 스핀 코팅; 브러쉬 코팅; 에어 나이프 코팅; 실크 스크린 프린팅 프로세스; 정전기 프린팅 프로세스; 열 프린팅 프로세스; 잉크 젯 프린팅 프로세스; 및 다른 유사 기술을 포함하는 프린팅 및 코팅의 모든 형태를 포함하도록 지시된다.) 따라서, 완성된 디스플레이는 가요성이 있을 수 있다. 또한, 디스플레이 매체가 (다양한 방법을 이용하여) 프린팅될 수 있기 때문에, 디스플레이 자체가 저렴하게 제조될 수 있다.Encapsulated electrophoretic displays generally provide additional benefits, such as the ability to print or coat the display on a variety of flexible, fixed substrates without undergoing the clustering and settling failure modes of traditional electrophoretic devices. The use of "printing" includes, without limitation, pre-metered coatings such as patch die coating, slot or extrusion coating, slide or tandem coating, curtain coating; such as knife over roll coating, before and after roll coating Roll coating; gravure coating; dip coating; spray coating; meniscus coating; spin coating; brush coating; air knife coating; silk screen printing process; electrostatic printing process; thermal printing process; ink jet printing process; and other similar techniques It is instructed to include all forms of printing and coatings that comprise it.) Thus, Display can be flexible. In addition, since the display medium can be printed (using various methods), the display itself can be manufactured at low cost.

관련된 유형의 전기영동 디스플레이는 소위 "마이크로셀 전기영동 디스플레이 (microcell electrophoretic display)" 이다. 마이크로셀 전기영동 디스플레이이에서, 충전된 입자 및 부유하는 유동체는 마이크로캡슐에서 캡슐화하지 않지만 대신에 수송 매체, 일반적으로 폴리머 막에서 형성된 복수의 공동 (cavity) 에서 유지된다. 예를 들어, Sipix Imaging, Inc 에 양도된 2 개의 국제 출원 공보 제 WO 02/01281 호, 및 공개된 미국 출원 제 2002/0075556 호 에서 나타낸다.A related type of electrophoretic display is the so-called "microcell electrophoretic display". In microcell electrophoretic displays, the packed particles and floating fluid do not encapsulate in microcapsules but instead remain in a plurality of cavities formed in a transport medium, generally a polymer membrane. For example, two international application publications WO 02/01281, assigned to Sipix Imaging, Inc., and published US application 2002/0075556.

이미 언급했던 것처럼, 위에서 논의된 많은 전기-광학 매체의 하나의 주된 장점은 여러가지의 유연하고 고정된 기판 상에서 프린팅되거나 코팅되는 능력이다. 위에서 언급한 미국특허공보 제 US2002/0019081 호는 폴리머층으로 스테인리스 스틸 (또는 유사한 금속) 포일을 코팅하고, 폴리머에 박막 트랜지스터를 형성하고 액티브 매트릭스 디스플레이를 형성하도록 캡슐화 전기영동 매체로 트랜지스터를 코팅하므로써, 형성된 가요성 캡슐화 전기영동 디스플레이를 기술한다. 유사한 디스플레이에 관련되는 다른 문헌들은:As already mentioned, one major advantage of the many electro-optical media discussed above is the ability to be printed or coated on a variety of flexible and fixed substrates. The above-mentioned US Patent Publication No. US2002 / 0019081 discloses by coating a stainless steel (or similar metal) foil with a polymer layer, coating the transistor with an encapsulated electrophoretic medium to form a thin film transistor on the polymer and to form an active matrix display. Describes the formed flexible encapsulated electrophoretic display. Other documents related to similar displays are:

Chen, Y, 외의 SID Intl, Symp. Digest Tech. Papers, San Jose 2001 (Society of Information Display, San Jose), p. 157;Chen, Y, et al. SID Intl, Symp. Digest Tech. Papers, San Jose 2001 (Society of Information Display, San Jose), p. 157;

Kazlas, P, 외, 22nd Intl. Display Research Conference Nice 2002 (Society of Information Display, San Jose); 및Kazlas, P, et al., 22nd Intl. Display Research Conference Nice 2002 (Society of Information Display, San Jose); And

Au, J., 외, 9nd Intl. Display Workshops Hiroshima 2002 (Society of Information Display, San Jose) 를 포함한다.Au, J., et al., 9nd Intl. Display Workshops Hiroshima 2002 (Society of Information Display, San Jose).

이러한 문헌들에 기술된 바람직한 가요성 디스플레이는 기판으로서 얇은 (75-250 ㎛) 연속 스테인리스 스틸 포일을 사용한다. 스틸은, 초기 트랜지스터 프로세서부터 최종 디스플레이 작동까지의 전반적인 성능 때문에 트랜지스터 기판 재료로서 선택된다. 고-품질, 저-비용 스틸 포일은 큰 부피로 입수가 가능하고 스틸의 고-온 및 우수한 차원 안정성 특성은 종래의 TFT 제조 기술을 이용하는 어떠한 전-처리과정 (pre-processing; 예를 들어, 베이크-아웃 (bake out) 또는 박막 캡핑 (capping)) 이 없이 박막 트랜지스터 (TFT) 의 형성을 가능하게 한다. 전단 및 후단 프로세싱을 통하여, 스틸 포일 기판은 재료의 강도, 평평함 및 (프로세싱 중, 기판 상에 정전기 전하의 축척에 의한 문제를 회피하는) 도전성 때문에 우수한 취급 특성을 나타낸다.Preferred flexible displays described in these documents use thin (75-250 μm) continuous stainless steel foil as substrate. Steel is chosen as the transistor substrate material because of the overall performance from the initial transistor processor to final display operation. High-quality, low-cost steel foils are available in large volumes and the high-temperature and good dimensional stability characteristics of the steels can be achieved by any pre-processing using conventional TFT fabrication techniques, e.g. bake It allows the formation of thin film transistors (TFTs) without bake out or thin film capping. Through front and back processing, the steel foil substrate exhibits excellent handling properties due to the strength, flatness of the material and conductivity (which avoids problems due to the accumulation of electrostatic charge on the substrate during processing).

다만, 스테인리스 스틸 및 유사한 금속 포일은 플라스틱과 같은 다른 가능한 기판 재료보다 본질적으로 밀도가 높다는 단점을 가진다. 결과적으로, 상기 문헌들에 기술된 이러한 유형의 금속 기판을 이용한 가요성 디스플레이들은 동일한 두께의 플라스틱 기판 상에 형성된 디스플레이보다 무거울 것이다.However, stainless steel and similar metal foils have the disadvantage that they are inherently denser than other possible substrate materials such as plastics. As a result, flexible displays using this type of metal substrate described in the documents will be heavier than displays formed on plastic substrates of the same thickness.

본 발명은 전기-광학 디스플레이를 위한 백플레인의 개선을 제공하고, 이러한 백플레인과 디스플레이의 형성을 위한 프로세스의 개선을 제공하는 것을 목적으로 한다. The present invention aims to provide an improvement of a backplane for an electro-optical display and to provide an improvement of the process for the formation of such a backplane and a display.

하나의 양태에서, 본 발명은 전기-광학 디스플레이에서 사용되기 위한, 금속 기판을 사용하지만 상술한 금속 기반의 기판보다 가벼운 백플레인을 제공하는 것을 목적으로 한다.In one aspect, the present invention aims to provide a backplane that uses a metal substrate for use in an electro-optical display but is lighter than the metal based substrate described above.

다른 양태에서, 본 발명은 전기-광학 디스플레이의 조립에 관한 것이고, 특히 1 또는 2 차원으로 굴곡된 표면 상의 캡슐화 전기영동 디스플레이의 조립에 관한 것이다. 이러한 굴곡된 표면은 예를 들어, 시계, 전기 면도기, 휴대 전화 및 다양한 다른 가전 제품에서 발견된다. 평평한 기판 상에 전기영동 매체를 코팅하고, 그 후 요구되는 굴곡되는 설계로 전기영동 매체의 층을 변형시킴으로써 굴곡된 표면 상에 캡슐화 전기영동 디스플레이를 형성하도록 시도한다면, 요구되는 정확하게 굴곡된 설계에 따라 전기영동 매체에 실질적인 손상이 발생할 것이다. 이러한 손상은 대비 비율 및 작동 수명의 단축을 포함하는, 그 결과 발생하는 열등한 전기-광학 성능을 가지는, 전기영동 매체의 불-균일한 스위칭, 및/또는 몇몇 캡슐의 깨짐을 나타내는 장애 (creep) 를 포함할 수 있다. 유사한 문제는 다른 유형의 전기-광학 매체에서도 겪을 수 있다.In another aspect, the present invention relates to the assembly of an electro-optical display, and more particularly to the assembly of an encapsulated electrophoretic display on a curved surface in one or two dimensions. Such curved surfaces are found, for example, in watches, electric shavers, mobile phones and various other consumer electronics. If you attempt to form an encapsulated electrophoretic display on a curved surface by coating the electrophoretic medium on a flat substrate and then modifying the layer of the electrophoretic medium with the required curved design, according to the exactly curved design required Substantial damage will occur to the electrophoretic medium. Such damage may include creep, including non-uniform switching of electrophoretic media, and / or cracking of some capsules, with resulting inferior electro-optical performance, including a reduction in contrast ratio and operating life. It may include. Similar problems can be encountered with other types of electro-optical media.

본 발명은 상기 문제들을 감소시키거나 제거하는 한편, 굴곡된 기판 상에 전기-광학 디스플레이의 조립을 가능하게 하는 프로세스를 제공한다.The present invention provides a process that enables the assembly of an electro-optical display on a curved substrate while reducing or eliminating the above problems.

따라서, 일 양태에서 본 발명은, 관통하여 연장되는 복수의 개구를 가지고, 적어도 하나의 면이 절연 폴리머 재료로 코팅되며, 상기 절연 폴리머 재료 상에 제공되는 복수의 박막 전자 장치들을 가지는 패턴화 금속 포일을 포함하는, 전기-광학 디스플레이용 백플레인을 제공한다. 본 발명의 이 양태는 이 명세서에서 "패턴화 금속 포일 백플레인 (patterned metal foil backplane)" 이라 할 것이다.Thus, in one aspect, the present invention provides a patterned metal foil having a plurality of openings extending therethrough, at least one side coated with an insulating polymer material, and having a plurality of thin film electronic devices provided on the insulating polymer material. Provided, a backplane for an electro-optical display. This aspect of the invention will be referred to herein as a "patterned metal foil backplane."

이 백플레인에 있어서, 개구는 직사각형 (rectangular) 그리드 상에 배열되고, 패턴화 금속 포일의 면적의 적어도 약 30 퍼센트를 차지하며, 바람직하게는 상기 패턴화 금속 포일의 면적의 적어도 약 60 퍼센트를 차지할 수 있다. 일반적으로, 패턴화 금속 포일은 양면이 절연 폴리머 재료로 코팅된다; 패턴화 금속 포일은 양면이 동일한 절연 폴리머 재료로 코팅되거나 상이한 절연 폴리머 재료로 코팅될 수도 있다.In this backplane, the openings are arranged on a rectangular grid and occupy at least about 30 percent of the area of the patterned metal foil, preferably at least about 60 percent of the area of the patterned metal foil. have. Generally, the patterned metal foil is coated on both sides with an insulating polymer material; The patterned metal foil may be coated with the same insulating polymer material on both sides or with different insulating polymer materials.

본 발명의 몇몇 백플레인에서, 각각의 박막 전자 장치는 상기 금속 포일 내의 하나의 개구의 영역 전부에 위치한다. 다른 백플레인에서, 각각의 상기 박막 전자 장치는 상기 금속 포일 내의 복수의 개구를 가로질러 연장된다.
본 발명은 본 발명의 백플레인을 포함하는 전기-광학 디스플레이, 특히 이러한 캡슐화 전기영동 전기-광학 매체를 포함하는 전기-광학 디스플레이로 확장된다.In some backplanes of the present invention, each thin film electronic device is located in all of the regions of one opening in the metal foil. In another backplane, each thin film electronic device extends across a plurality of openings in the metal foil.
The invention extends to electro-optic displays comprising the backplane of the invention, in particular electro-optic displays comprising such encapsulated electrophoretic electro-optic media.

삭제delete

다른 양태에서, 본 발명은, 적어도 하나의 면이 절연 폴리머 재료로 코팅되고 상기 절연 폴리머 재료 상에 복수의 박막 전자 장치를 가지는 금속 포일을 포함하고, 폴리머 재료를 관통하여 연장되고 하나 이상의 박막 전자 장치를 금속 포일에 전기적으로 접속하는 하나 이상의 도전성 비아를 더 포함하는, 전기-광학 디스플레이용 백플레인을 제공한다. 본 발명의 이 양태는 이 명세서에서 "도전성 비아 백플레인" 이라 할 것이다.In another aspect, the invention includes a metal foil having at least one side coated with an insulating polymer material and having a plurality of thin film electronic devices on the insulating polymer material, extending through the polymer material and having at least one thin film electronic device. A backplane for an electro-optical display is further provided, the apparatus further comprising one or more conductive vias electrically connecting the metal foil to the metal foil. This aspect of the invention will be referred to herein as "conductive via backplane".

도전성 비아 백플레인에서, 금속 포일은 안테나, 인덕터 루프, 파워 플레인, 캐패시터, 캐패시터 컨택, 픽셀 전극, 또는 전자기 유도 차폐 (shielding) 로서 기능한다.In the conductive via backplane, the metal foil functions as an antenna, inductor loop, power plane, capacitor, capacitor contact, pixel electrode, or electromagnetic inductive shielding.

본 발명은 본 발명의 도전성 비아 백플레인을 포함하는 전기-광학 디스플레이로 확장된다. 이러한 전기-광학 디스플레이는 형태상 그 위에 전기-광학 디스플레이를 가지는 스마트 카드일 수 있고, 금속 포일은 상기 카드와 카드 판독 장치간의 통신하도록 제공된다.The present invention extends to an electro-optical display comprising the conductive via backplane of the present invention. Such an electro-optic display may be in the form of a smart card with an electro-optical display thereon, the metal foil being provided for communication between the card and the card reading device.

다른 양태에서, 본 발명은 도전층, 절연층 및 도전층으로부터 절연층의 대향하는 면에 배치되는 하나 이상의 트랜지스터를 포함하는 백플레인을 구동하는 프로세스로서, 프로세스는 트랜지스터의 게이트에 인가된 전압을 변경하는 단계 및 그로 인해 트랜지스터를 온 (on) 상태와 오프 (off) 상태 사이로 스위칭하는 단계를 포함하고, 프로세스는 도전층을 접지와 상이하고 백플레인의 구동 중에 상기 트랜지스터의 소스에 인가되는 전압의 범위 내의 전압으로 유지하는 단계를 더 포함하는, 백플레인을 작동하는 프로세스를 제공한다. 본 발명의 이 양태를 이하에서 "제어 전압 도전층" 이라 할 수도 있다.In another aspect, the invention is a process for driving a backplane comprising a conductive layer, an insulating layer, and one or more transistors disposed on opposite sides of the insulating layer from the conductive layer, wherein the process changes the voltage applied to the gate of the transistor. And thereby switching the transistor between an on state and an off state, wherein the process differs from ground to the ground and is within a range of voltages applied to the source of the transistor during driving of the backplane. It further provides a process for operating the backplane, further comprising the step of maintaining. This aspect of the present invention may also be referred to as "control voltage conductive layer" below.

일반적으로, 이 프로세스에서, 도전층에 인가되는 전압은, Vmax 와 Vmin 이 각각 작동 중의 소스에 인가되는 최대 전압과 최소 전압이고, Vc 가 도전층에 인가되는 전압인 경우에, 관계식 (3*Vmax+Vmin)/4>Vc>(Vmax+3*Vmin)/4 를 만족한다. 바람직하게는, 도전층에 인가되는 상기 전압은, 관계식 (3*Vmax + 2*Vmin)/5 > Vc > (2*Vmax + 3*Vmin)/5 를 만족한다.In general, in this process, the voltage applied to the conductive layer is the maximum voltage and the minimum voltage applied to the source during operation, respectively, and when Vc is the voltage applied to the conductive layer, the relation (3 * Vmax) + Vmin) / 4> Vc> (Vmax + 3 * Vmin) / 4 is satisfied. Preferably, the voltage applied to the conductive layer satisfies the relation (3 * Vmax + 2 * Vmin) / 5> Vc> (2 * Vmax + 3 * Vmin) / 5.

가장 바람직하게는 전압은, 관계식 Vc = (Vmax + Vmin)/2 를 실질적으로 만족한다.Most preferably the voltage substantially satisfies the relation Vc = (Vmax + Vmin) / 2.

다른 양태에서, 본 발명은, 금속 기판을 코팅하는 폴리머 재료 상에 복수의 전자 부품을 형성하는 프로세스로서, 프로세스는 상기 금속 기판 상에 복수의 폴리머 재료 개별 영역을 형성하고 그 후 상기 폴리머 재료의 개별 영역 상에 복수의 전자 부품을 형성하는, 프로세스를 제공한다. 아래에서 설명되는 이유로 인해, 본 발명의 이 양태를 이하에서 "메사 프로세스" 라고 할 것이다.In another aspect, the invention is a process of forming a plurality of electronic components on a polymer material coating a metal substrate, the process forming a plurality of polymer material discrete regions on the metal substrate and then separating the polymer materials. A process for forming a plurality of electronic components on an area is provided. For the reasons described below, this aspect of the invention will hereinafter be referred to as the "mesa process".

이 메사 프로세스에서, 폴리머 재료의 연속층은 상기 금속 기판상에 형성되고 그 후 이 연속층이 분리되어 상기 폴리머 재료 개별 영역을 형성한다. 바람직하게는, 폴리머 재료 개별 영역의 에지중 적어도 일부는 언더컷팅 (undercut) 된다; 이러한 폴리머 재료의 개별 영역의 에지의 언더컷팅은 에칭 단계에 의해 성취될 수 있다.In this mesa process, a continuous layer of polymer material is formed on the metal substrate and then the continuous layer is separated to form individual regions of the polymer material. Preferably, at least some of the edges of the discrete regions of polymeric material are undercut; Undercutting of the edges of individual regions of this polymeric material can be accomplished by an etching step.

다른 양태에서, 본 발명은, 금속 기판을 가지는 전기-광학 디스플레이로서, 디스플레이는 전기-광학 재료 및 상기 전기-광학 재료 상에 이미지를 기록하는 수 단을 포함하는 중심 부분, 및 상기 중심 부분의 주변의 적어도 일부분 주위로 연장되는 주변 부분을 가지고, 주변 부분은 상기 금속 기판을 관통하여 연장된 복수의 개구를 가짐으로써, 전기-광학 디스플레이는 가요성 매체에 스티칭 (stitch) 될 수 있는, 금속 기판을 가지는 전기-광학 디스플레이를 제공한다. 본 발명의 이 양태를 이하에서 "스티칭될 수 있는 디스플레이" 라고 할 것이다.In another aspect, the invention provides an electro-optical display having a metal substrate, the display comprising a central portion comprising an electro-optic material and a means for recording an image on the electro-optic material, and a periphery of the central portion Having a peripheral portion extending around at least a portion of the peripheral portion having a plurality of openings extending through the metal substrate such that the electro-optical display can be stitched to the flexible medium. Eggplant provides an electro-optic display. This aspect of the invention will hereinafter be referred to as a "display that can be stitched".

이러한 스티칭될 수 있는 디스플레이에서, 디스플레이의 주변 부분은 바람직하게는 전기-광학 재료가 없다. 주변 부분은 상기 중심 부분 주위에 완전하게 연장되어서 전기-광학 디스플레이의 주변 전체는 섬유 또는 다른 가요성 재료로 스티칭될 수 있다.In such stitchable displays, the peripheral portion of the display is preferably free of electro-optic material. The perimeter portion extends completely around the central portion so that the entire perimeter of the electro-optic display can be stitched with fibers or other flexible materials.

다른 양태에서, 이 발명은, 적어도 하나의 픽셀 전극을 가지는 백플레인을 제공하는 단계로서, 백플레인은 1 차원적으로 굴곡되는, 단계;In another aspect, the invention provides a step of providing a backplane having at least one pixel electrode, the backplane being bent in one dimension;

전기-광학 매체층 및 광-투과성 전기적-도전층을 포함하는 적층을 상기 백플레인에 부착하는 단계로서, 적층은 전기-광학 매체가 백플레인과 전기적-도전층 사이에 위치하도록, 부착되는 단계; 및Attaching a stack comprising an electro-optic medium layer and a light-transmissive electrically-conductive layer to the backplane, the stack being attached such that the electro-optical medium is positioned between the backplane and the electrically-conductive layer; And

가열 및/또는 압력으로 백플레인에 적층을 접착하는 단계를 포함하는, 1 차원적으로 굴곡되는 기판 상에 전기-광학 디스플레이를 형성하는 프로세스를 제공한다.A process for forming an electro-optic display on a one-dimensionally curved substrate, comprising adhering the stack to the backplane with heating and / or pressure.

본 발명의 이 양태를 이하에서 "제 1 1 차원 굴곡되는 프로세스" 라 할 것이다. 이 프로세스에서, 적층은 전기-광학 매체층에 씌우는 적층 접착층을 더 포함하고, 적층 접착층은 상기 백플레인에 접촉된다.This aspect of the invention will hereinafter be referred to as the "first one-dimensional bending process". In this process, the lamination further comprises a lamination adhesive layer overlying the electro-optical media layer, wherein the lamination adhesive layer is in contact with the backplane.

다른 양태에서, 본 발명은, 하나 이상의 픽셀 전극을 가지는 백플레인을 제공하는 단계로서, 백플레인은 1 차원적으로 굴곡되는, 단계;In another aspect, the invention provides a step of providing a backplane having at least one pixel electrode, wherein the backplane is curved in one dimension;

서로 대향하는 면 상에 제 1 및 제 2 접착층을 가지는 고체 전기-광학 매체층을 포함하는 2중 릴리즈 (release) 막을 제공하는 단계로서, 하나 이상의 접착층은 릴리즈 시트 (sheet) 에 의해 커버되는, 단계;Providing a double release film comprising a solid electro-optic media layer having first and second adhesive layers on opposite sides, wherein at least one adhesive layer is covered by a release sheet. ;

제 1 및 제 2 접착층의 하나를 노출하고 백플레인에 상기 이중 릴리즈 시트을 적층하는 단계; 및Exposing one of the first and second adhesive layers and laminating the dual release sheet on a backplane; And

제 1 및 제 2 접착층의 다른 하나를 노출하고 전기적 도전층에 상기 노출된 접착층을 적층하는 단계를 포함하는, 1 차원적으로 굴곡되는 기판 상에 전기-광학 디스플레이를 형성하는 프로세스를 제공한다.Providing a process of forming an electro-optic display on a one-dimensionally curved substrate, comprising exposing the other of the first and second adhesive layers and laminating the exposed adhesive layer on an electrically conductive layer.

본 발명의 이 양태를 이하에서 "제 2 1 차원-굴곡되는 프로세스"라 할 것이다.This aspect of the invention will hereinafter be referred to as the "second first dimensionally curved process".

마지막으로, 본 발명은, 백플레인의 표면 상에 코팅 가능한 전기-광학 매체를 부착하여 그 위에 전기-광학 매체의 간섭층을 형성하는 단계;Finally, the present invention comprises the steps of attaching a coatable electro-optic medium on a surface of a backplane to form an interference layer of the electro-optical medium thereon;

백플레인 상의 전기-광학 매체의 표면 상에 투명한 전기적-도전층을 부착하여 그 위에 전기적-도전층의 간섭층을 형성하는 단계; 및Attaching a transparent electrically-conductive layer on the surface of the electro-optical medium on the backplane to form an interference layer of the electrically-conductive layer thereon; And

전기적-도전층의 표면 상에 투명한 캡슐화제를 부착하여 그 위에 캡슐화제의 간섭층을 형성하는 단계를 포함하는, 하나 이상의 픽셀 전극을 가지는 굴곡되는 백플레인 상에 전자-광학 디스플레이를 형성하는 프로세스를 제공한다.Providing a process for forming an electro-optic display on a curved backplane having one or more pixel electrodes, the method comprising attaching a transparent encapsulant on the surface of the electrically-conductive layer to form an interference layer of encapsulant thereon. do.

본 발명의 이 양태는 이 명세서에서 "2D-굴곡되는 프로세스"라 할 것이다. 이 프로세스는, 디스플레이의 에지의 적어도 일부분 주위에 에지 씰링제 (sealant) 를 부착하는 단계를 더 포함한다.This aspect of the invention will be referred to herein as a "2D-bent process." The process further includes attaching an edge sealant around at least a portion of the edge of the display.

본 발명은 전기-광학 디스플레이를 위한 백플레인의 개선을 제공하고, 이러한 백플레인과 디스플레이의 형성을 위한 프로세스의 개선을 제공한다. The present invention provides an improvement of the backplane for electro-optical displays and an improvement of the process for the formation of such backplanes and displays.

위에서 지적한 것처럼, 본 발명은 전기-광학 디스플레이를 위한 백플레인의 개선을 제공하고, 이러한 백플레인과 디스플레이의 형성을 위한 프로세스의 개선을 제공하는 여러 상이한 양태를 가진다. 이해를 쉽게 하기 위해, 본 발명의 다양하고 상이한 양태가 이하 개별적으로 설명될 것이지만, 단일 백플레인 또는 디스플레이는 본 발명의 하나 이상의 양태를 사용할 수 있음을 이해해야 한다; 예를 들어, 본 발명의 1 차원-굴곡된 프로세스는 본 발명의 패턴화 금속 포일 백플레인을 이용하여 수행될 수 있다.As pointed out above, the present invention has several different aspects that provide for the improvement of backplanes for electro-optical displays and for the improvement of processes for the formation of such backplanes and displays. For ease of understanding, various different aspects of the present invention will be described individually below, but it should be understood that a single backplane or display may use one or more aspects of the present invention; For example, the one-dimensionally curved process of the present invention can be performed using the patterned metal foil backplane of the present invention.

패턴화 금속 포일 백플레인Patterned Metal Foil Backplane

이미 언급된 것처럼, 일 양태에서, 본 발명은 하나의 면 또는 양면이 절연 폴리머 재료로 코팅되며, 절연 폴리머 재료 상에 제공되는 복수의 박막 전자 장치를 가지는 패턴화 금속 포일을 포함하는, 전기-광학 디스플레이용 백플레인을 제공한다. 완성된 백플레인은 무게는 가볍지만 연속되는 금속 포일의 차원적 안정성을 실질적으로 유지한다.As already mentioned, in one aspect, the present invention includes an electro-optical, patterned metal foil having one or both sides coated with an insulating polymer material and having a plurality of thin film electronic devices provided on the insulating polymer material. Provided is a backplane for a display. The finished backplane is light in weight but substantially maintains the dimensional stability of the continuous metal foil.

첨부되는 도면의 도 1 은 본 발명의 바람직한 패턴화 금속 포일 백플레인 (전반적으로 100으로 지시되는) 의 개략적인 단면도이다. 이 백플레인 (100) 은, 바람직하게는 직사각형 또는 정방형 그리드의 형태로 패턴화되고, 폴리머 재료 (104) 로 양면이 코팅되며, 폴리머 재료 (104) 의 하나의 노출된 표면 상에 TFT 및/또는 다른 전자 부품을 포함하는 전자층 (106) 을 가지는 패턴화 금속 포일 (102) 을 포함한다. 폴리머 재료 (104) 는 예를 들어, HD 마이크로시스템 5878G 와 같은 고온 폴리이미드 (polyimide) 인 것이 바람직한 반면, 포일 (102) 은 스틸 포일, 바람직하게는 스테인리스 스틸 포일로 이루어진다. 포일 (102) 은 패턴화 롤러 (patterned roller), 스탬핑, 레이저 패턴닝 또는 포토-에칭 상에 냉 롤링 용융 스틸 (cold rolling molten steel) 을 포함하는 많은 방법으로 패턴화될 수 있다. 다른 방법으로, 패턴화 금속 포일은 가는 금속 섬유를 제작하고 다양한 패턴으로 엮음으로써 제조될 수 있다. 임의의 습식 코팅 또는 프린팅 방법은 폴리머 재료 (104) 를 패턴화 포일 (102) 에 적용시키도록 사용될 수 있다. 다른 방법으로, 예를 들어, Upilex VT 와 같은 폴리머 재료는 금속 포일에 적층될 수 있다. 폴리머 재료는 전통적인 열 또는 UV-중합화 방법에 의해 중합될 수 있다. 몇몇 응용에서는, 폴리머 재료로 금속 포일의 한 면만을 코팅하는 것으로도 충분할 수 있다.1 of the accompanying drawings is a schematic cross-sectional view of a preferred patterned metal foil backplane (generally indicated at 100) of the present invention. This backplane 100 is preferably patterned in the form of a rectangular or square grid, coated on both sides with a polymer material 104, and coated with TFT and / or other on one exposed surface of the polymer material 104. Patterned metal foil 102 having an electronic layer 106 comprising an electronic component. The polymeric material 104 is preferably a high temperature polyimide, such as, for example, HD microsystem 5878G, while the foil 102 consists of a steel foil, preferably a stainless steel foil. Foil 102 may be patterned in many ways, including cold rolling molten steel on patterned rollers, stamping, laser patterning or photo-etching. Alternatively, patterned metal foils can be made by making fine metal fibers and weaving them into various patterns. Any wet coating or printing method can be used to apply the polymeric material 104 to the patterned foil 102. Alternatively, a polymeric material, such as Upilex VT, for example, can be laminated to the metal foil. The polymeric material can be polymerized by traditional thermal or UV-polymerization methods. In some applications, it may be sufficient to coat only one side of the metal foil with a polymeric material.

첨부되는 도면 중 도 2 는 2 개의 상이한 재료가 금속 포일 (102) 을 캡슐화하기 위해 사용되는 본 발명의 제 2 백플레인 (일반적으로 200으로 지시되는) 의 개략적인 단면도이다. 제 1 재료 (204) 는 포일 (102) 과 전자층 (106) 사이에 사용되며, 반면에 제 2 재료 (208) 는 포일 (102) 의 대향하는 면에 사용된다. 재료 (204 및 208) 는 넓게 다양한 폴리머 및 무기질 재료로부터 선택될 수 있다. 이 방법으로 2 개의 상이한 재료 (204 및 208) 의 사용은 불가능하지는 않지만, 도 1 에 도시된 단일 폴리머 재료만을 사용하여 달성하기에는 어려울 수도 있는 전반적인 특성을 백플레인이 달성하도록 한다. 예를 들면, 재료 (208) 는 가스 및 습기에 우수한 장벽 특성 때문에 선택될 수 있는 반면에, 재료 (204) 는 최적의 평면화 특성 때문에 선택될 수 있었다. 이 제 2 실시형태에서, 포일 (102) 은 또한 결정적인 차원적 안정성 및 기계적 강도를 제공한다.2 of the accompanying drawings is a schematic cross-sectional view of a second backplane (generally designated 200) of the present invention in which two different materials are used to encapsulate the metal foil 102. The first material 204 is used between the foil 102 and the electronic layer 106, while the second material 208 is used on the opposite side of the foil 102. Materials 204 and 208 can be selected from a wide variety of polymeric and inorganic materials. The use of two different materials 204 and 208 in this way is not impossible, but allows the backplane to achieve overall properties that may be difficult to achieve using only the single polymer material shown in FIG. For example, material 208 could be selected because of excellent barrier properties to gas and moisture, while material 204 could be selected because of optimal planarization properties. In this second embodiment, the foil 102 also provides critical dimensional stability and mechanical strength.

본 발명의 백플레인에 사용되는 금속 포일의 패턴닝은 백플레인이 합체될 디스플레이 유형에 따라서 다양하게 달라질 수 있다. 첨부되는 도면 중 도 3 및 4 는 본 발명에서 2 개의 상이한 백 플레인의 배열 및 본 발명에서 유용한 패턴화 금속 포일을 도시한다. 도 3 은 각각의 백플레인 (302) 의 전자 부품 영역은 금속 포일 그리드의 하나의 셀에 완전히 놓여 있도록 정렬된 다중 백플레인 (302) 을 포함하는 시트 (300) 를 도시한다. 도시된 실시형태에서, 전자 부품 영역은 그리드에서 단일 개구에 위치한다. 이 실시형태에서, 전자 부품을 형성하도록 사용되는 프로세스 동안에, 금속 포일 메시가 각각의 개별적인 백플레인을 효율적으로 프레임하고, 그 결과로서, 전자 부품들을 지지하는 폴리머 재료의 차원적 불안정성은 메시의 하나의 개구를 가지는 영역으로 제한된다. 전자 부품이 형성된 후에 (그리고 선택적으로 전기-광학 매체가 부품 상에 코팅된 후에), 개별적인 백플레인을 프레임하는 금속 포일은 오직 폴리머 재료에 의해 지지되는 전자 부품을 남기도록 예를 들어, 시어링 (sheaing) 함으로써 제거될 수 있다. 다른 방 법으로, 다중 백플레인 시트 (300) 는 금속 포일 그리드의 중간 라인을 따라 분할될 수 있고, 그 후 금속 프레임을 각각의 백플레인에 남긴다; 이러한 금속 프레임의 존재는 사용되는 전자 장치에서 최종 디스플레이를 실장시키는데 유용할 수 있다.The patterning of the metal foils used in the backplane of the present invention may vary depending on the type of display on which the backplane is to be incorporated. 3 and 4 of the accompanying drawings show an arrangement of two different backplanes in the present invention and patterned metal foils useful in the present invention. 3 shows a sheet 300 comprising multiple backplanes 302 aligned such that the electronic component region of each backplane 302 lies completely in one cell of the metal foil grid. In the embodiment shown, the electronic component region is located in a single opening in the grid. In this embodiment, during the process used to form the electronic component, the metal foil mesh efficiently frames each individual backplane, as a result of which the dimensional instability of the polymeric material supporting the electronic components is one opening of the mesh. It is limited to the area having. After the electronic component has been formed (and optionally after the electro-optical medium has been coated onto the component), the metal foil that frames the individual backplane may be, for example, sheared to leave the electronic component supported only by the polymer material. Can be removed. Alternatively, the multiple backplane sheets 300 can be divided along the middle line of the metal foil grid, leaving a metal frame on each backplane; The presence of such a metal frame can be useful for mounting the final display in the electronic device used.

반대로, 도 4 는 백플레인 (402) 은 각각의 차원에서 여러 셀을 가로질러 연장되도록 2 개의 차원에서 금속 포일 그리드의 하나 이상의 셀보다 대체로 큰 단일 백플레인 (402) 을 포함하는 시트 (400) 를 도시한다. 이 실시형태에서, 백플레인의 차원적 안정성은 연속적인 금속 포일 상에 형성된 비교 가능한 백플레인의 그것과 본질적으로 동일 할 것이고, 다만, 도 4 의 백플레인은 본질적으로 무게가 낮을 것이다.In contrast, FIG. 4 shows a sheet 400 that includes a single backplane 402 that is generally larger than one or more cells of the metal foil grid in two dimensions such that the backplane 402 extends across several cells in each dimension. . In this embodiment, the dimensional stability of the backplane will be essentially the same as that of the comparable backplane formed on the continuous metal foil, except that the backplane of FIG. 4 will be inherently low in weight.

임의의 특정 응용에서 선호되는 도 3 및 4 의 실시형태 중 하나가 디스플레이의 크기 및 기계적 조작의 양 및/또는 일어나기 쉬운 오용을 포함하는 다수의 요인에 따라 변할 것이다. 예를 들어, 전술한 미국 특허 출원 제 2002/0090980 호는 종래의 차원의 작은 내부의 디스플레이 및 전화기의 내부에 위치하는 롤-업 저장 위치와 전화기 옆면에 평평하게 놓인 연결 위치 사이에 이동될 수 있는 큰 가요성 외부 디스플레이를 가지는 휴대 전화를 기술하며, 무엇보다도 긴 이메일 메세지를 읽는데 유용한 큰 스크린을 제공한다. 이러한 전화기에 있어서, 위치가 내부에 있고 고정된 전화기에 의해 보호되는 내부 스크린은 도 3 의 실시형태를 사용할 수 있고, 반면에 연장된 위치에 있고 반복적 작동하기 쉬운 경우에는 보호되지 않는 외부 디스플레이는 도 4 의 실시형태를 사용할 수 있다.One of the preferred embodiments of FIGS. 3 and 4 that will be preferred in any particular application will vary depending on a number of factors including the size of the display and the amount of mechanical manipulation and / or misusable misuse. For example, the aforementioned U.S. Patent Application 2002/0090980 can be moved between a small internal display of conventional dimensions and a roll-up storage location located inside the phone and a connection location lying flat on the side of the phone. It describes a mobile phone with a large flexible external display and, above all, provides a large screen useful for reading long email messages. In such a phone, an internal screen with a location inside and protected by a fixed phone can use the embodiment of FIG. 3, while an unprotected external display is shown when in an extended position and easy to operate repeatedly. 4 embodiment can be used.

본 발명의 패턴화 금속 포일 백플레인은 전기-광학 디스플레이의 백플레인의 실질적인 중량 감소를 허용하는 반면에, 스틸 또는 다른 강한 금속 포일을 기초하는 이러한 백플레인의 차원적 안정성 및 구조적 통합성을 유지한다. 본 발명의 백플레인은, 스틸이 패턴으로 롤링될 수 있고 폴리머 재료 또는 무기질 슬러리 (slurry) 는 습식 코팅되거나 연속적인 방법으로 적층될 수 있기 때문에 저렴하게 제조될 수 있다. 본 발명은 또한 제조 유연성을 제공하고 종래의 재료를 사용하게 한다.The patterned metal foil backplane of the present invention allows substantial weight reduction of the backplane of an electro-optical display, while maintaining the dimensional stability and structural integrity of such backplane based on steel or other strong metal foils. The backplane of the present invention can be produced inexpensively because steel can be rolled in a pattern and polymer materials or inorganic slurries can be wet coated or laminated in a continuous manner. The present invention also provides manufacturing flexibility and allows the use of conventional materials.

도전성 비아 백플레인Conductive Via Backplane

다만, 전기-광학 디스플레이의 백플레인에서 기판으로서 금속 포일을 사용하는 것의 장점은 기계적 지지에 제한되지 않는다는 것이다. 전자 부품의 형성 중에 기계적 지지 및 차원적 안정성을 추가적으로 제공하기 위해, 이러한 금속 포일은 백플레인의 전자 회로의 부분으로서 사용될 수 있다.However, the advantage of using a metal foil as a substrate in the backplane of an electro-optical display is not limited to mechanical support. To further provide mechanical support and dimensional stability during the formation of electronic components, such metal foils can be used as part of the electronic circuitry of the backplane.

따라서, 이미 언급한 것처럼, 본 발명은, 백플레인이 일면 또는 양면이 절연 폴리머 재료로 코팅되고 상기 절연 폴리머 재료 상에 복수의 박막 전자 장치들을 가지는 금속 포일을 포함하고, 폴리머 재료를 관통하여 연장되고 하나 이상의 상기 박막 전자 장치를 상기 금속 포일에 전기적으로 접속하는 하나 이상의 도전성 비아를 더 포함하는, 전기-광학 디스플레이용 백플레인을 제공한다. 이러한 백플레인에서, 금속 포일은 비아의 형성을 위해 요구되는 임의의 개구를 넘어 패턴화될 수도 있고, 없을 수도 있다.Thus, as already mentioned, the present invention provides a metal foil having a backplane coated on one or both sides with an insulative polymer material and having a plurality of thin film electronic devices on the insulative polymer material and extending through the polymer material. A backplane for an electro-optical display further comprises one or more conductive vias electrically connecting the thin film electronic device to the metal foil. In such backplanes, the metal foil may or may not be patterned beyond any openings required for the formation of vias.

본 발명의 도전성 비아 백플레인을 형성하는 바람직한 프로세스는 첨부되는 도면들 중 도 5a-5d 에 도시되며, 프로세스의 연속적인 단계에서 백플레인의 개략적인 단면도를 도시한다. 제 304 호 스테인리스 스틸 또는 베릴륨 (beryllium) 구리로 형성될 수 있는 금속 포일 기판 (502) 으로 프로세싱을 시작한다. 이 포일 (502) 은 예를 들어, 전에 언급한 HD 마이크로시스템 5878G 와 같은 절연 폴리머 재료 (504) 로 하나 이상의 표면이 코팅되며, 폴리머 재료는 도 5a 에 도시된 구조를 형성하도록 경화된다.(다른 방법으로는, 폴리머 재료는 포일 (502) 에 적층 될 수 있다.) 그 후, 트랜지스터 및 다이오드와 같은 전자 부품 (506) 은 도 5b 에 도시된 구조를 형성하기 위해 종래의 반도체 제조 기술을 사용하여 폴리머 재료 (504) 의 노출된 표면 상에 제조된다. 다음으로, 포일 (502) 은 예를 들어 도 5c 에 도시된 것처럼 패턴화 금속층 (502A) 을 형성하도록 포토리소그래피 (photolithography) 또는 레이저 스크라이빙 (laser scribing) 을 사용하여 패턴화된다; 이 단계에서, 포일 (502) 의 남겨지는 부분 및/또는 폴리머 재료 (504) 의 노출된 영역은, 바람직하다면, 요구되는 두께 또는 중량에 비해 얇아질 수 있다. 또한, 이 시점에서 추가적인 도전성, 반도전성 또는 절연성 재료가 증착될 수 있고 개략적으로 508 로 지시되는 것처럼 폴리머 재료 (504) 의 노출된 표면 상에 수동 또는 능동 부품들을 생성하도록 패턴화될 수 있다.A preferred process for forming the conductive via backplane of the present invention is shown in FIGS. 5A-5D of the accompanying drawings, showing a schematic cross sectional view of the backplane in successive steps of the process. Processing begins with a metal foil substrate 502, which may be formed of 304 stainless steel or beryllium copper. This foil 502 is coated, for example, with one or more surfaces with an insulating polymer material 504, such as the HD microsystem 5878G mentioned previously, wherein the polymer material is cured to form the structure shown in FIG. 5A. As a method, the polymer material may be laminated to the foil 502.) Electronic components 506 such as transistors and diodes may then be used using conventional semiconductor fabrication techniques to form the structure shown in FIG. 5B. Is made on the exposed surface of the polymeric material 504. Next, the foil 502 is patterned using photolithography or laser scribing to form the patterned metal layer 502A, for example as shown in FIG. 5C; In this step, the remaining portion of the foil 502 and / or the exposed area of the polymeric material 504 may be thinner than the thickness or weight required, if desired. Also at this point additional conductive, semiconductive or insulating material may be deposited and patterned to create passive or active components on the exposed surface of polymer material 504 as indicated schematically at 508.

프로세스의 마지막 단계는 폴리머 재료 (504) 를 관통하여 비아 개구를 형성하고 전자 부품 (506) 과 패턴화 금속층 (502A), 선택적으로 도 5d 에 도시된 구조를 형성하는 추가적 부품 (508) 을 접속하는 비아 (510) 를 형성하도록 도전성 재료를 가지는 이 비아 개구를 필링 (filling) 하는 단계이다. 비아 개구는, 전 자 부품 (506) 의 이전에는 숨겨져 있던 표면의 영역을 노출시키도록, 예를 들어, 폴리머 재료 (504) 를 관통하여 에칭, 펀칭 또는 레이저-드릴링될 수 있다. 그 후, 비아 개구는 도전성 수지의 프린팅 (예를 들어, 잉크-젯, 스크린, 또는 오프셋 프린팅) 장치, 쉐도우-마스크 증착 또는 종래의 포토리소그래피 방법을 포함하는 다양한 재료 및 기술을 이용하여 필링될 수 있다. 또한, 단순한 전기 접속들도 두꺼운 필름 도전체를 사용하는 기판의 에지를 따라 만들어 질수 있다.The final step of the process is to penetrate the polymeric material 504 to form a via opening and to connect the electronic component 506 and the additional component 508 to form the patterned metal layer 502A, optionally the structure shown in FIG. 5D. Filling this via opening with conductive material to form a via 510. Via openings may be etched, punched, or laser-drilled, for example, through polymeric material 504 to expose areas of previously hidden surfaces of electronic component 506. The via opening can then be filled using a variety of materials and techniques, including printing (eg, ink-jet, screen, or offset printing) devices of conductive resin, shadow-mask deposition, or conventional photolithographic methods. have. Simple electrical connections can also be made along the edge of the substrate using thick film conductors.

이 프로세스의 마지막 2 개의 단계 (즉, 포일을 패턴화하는 단계와 비아 개구를 필링하는 단계) 동안에, 손상을 막기 위해 노출된 전자 부품 (506) 을 보호하거나 보호막을 입히는 것이 필요하거나 요구될 수 있다. 반도체 제조 기술의 당업자는 예를 들어, 안전 또는 보호 막으로 전자 부품 (506) 을 커버링하여, 나중에 부품 그 자체에 손상 없이 에칭할 수 있는 이러한 보호 및/또는 보호막 입히기에 대한 종래 기술을 인식할 것이다. 특히 패턴화 금속층 (502A) 및/또는 폴리머 재료 (504) 의 노출된 영역이 얇아진다면, 이 프로세스의 마지막 2 개의 단계 동안에 유연성이 없는 운반기 또는 기판에 도 5b 에 도시된 구조를 부착하는 것이 또한 필요하거나 바람직할 수 있다.During the last two steps of this process (ie, patterning the foil and filling the via openings), it may be necessary or required to protect or coat the exposed electronic component 506 to prevent damage. . Those skilled in the art of semiconductor fabrication will recognize the prior art for such protective and / or protective coatings, for example, by covering the electronic component 506 with a safety or protective film, which can later be etched without damaging the component itself. . In particular, if the exposed areas of the patterned metal layer 502A and / or the polymer material 504 become thin, it is also necessary to attach the structure shown in FIG. 5B to the inflexible carrier or substrate during the last two steps of this process. Or may be desirable.

도 5d 에 도시된 구조를 제조하기 위한 다른 프로세스는, 예를 들어 25-30 ㎛ (어떠한 부착된 금속층이 없는) 폴리이미드 포일과 같은 두꺼운 폴리머 포일로 부터 시작한다. 이 다른 프로세스의 제 1 단계에서, 전자 부품은 폴리머 포일의 하나의 표면 상에서 제조된다. 그 후, 금속 도전체 및 임의의 요구되는 추가적인 전자 부품은 포일의 대향하는 표면상에 형성되고, 전에 설명한 기술에 의한 비아 개구의 형성이 뒤따르며, 최종적으로 비아 개구는 비아를 형성하도록 필링된다. 이 다른 프로세스는 양면 가요성 회로 보드의 제조에 대한 특정 이전 기술 프로세스와 비슷하나, 전자 부품이 가요성 회로 보드의 경우에는 그 위에 위치하는 것과 반대인 것처럼, 폴리머 포일 상에 직접적으로 제조되는 것 부터가 상이하다. 이 다른 프로세스에서, 폴리머 포일은 전자 부품 (506) 과 폴리머 포일의 대향하는 면 상의 회로 사이에서 오직 절연체로서 작동한다; 그러나, 요구된다면, 폴리머 포일은 아래에서 보다 상세하게 설명되는 것처럼, 폴리머의 상부 및 하부 표면 상에 2 개의 오버랩핑 도전층 사이에서 형성된 캐패시터의 유전층으로서 기능할 수 있다.Another process for producing the structure shown in FIG. 5D starts with a thick polymer foil, such as, for example, a polyimide foil of 25-30 μm (without any attached metal layer). In the first step of this other process, the electronic component is manufactured on one surface of the polymer foil. Thereafter, the metal conductor and any required additional electronic components are formed on the opposing surfaces of the foil, followed by the formation of via openings by the techniques described previously, and finally the via openings are filled to form vias. This other process is similar to certain previous technical processes for the manufacture of double-sided flexible circuit boards, but from being manufactured directly on the polymer foil, as opposed to the electronic components being located thereon in the case of flexible circuit boards. Is different. In this other process, the polymer foil acts only as an insulator between the electronic component 506 and the circuit on the opposite side of the polymer foil; However, if desired, the polymer foil can function as a dielectric layer of a capacitor formed between two overlapping conductive layers on the top and bottom surfaces of the polymer, as described in more detail below.

패턴화 금속층 (502A) 및 연관된 회로는, 예를 들어, 안테나, 인덕터 루프, 파워 플레인, 캐패시터, 캐패시터 컨택, 픽셀 전극, 또는 전자기 유도 차폐 (shielding) 와 같은 다양한 기능을 수행할 수 있다.Patterned metal layer 502A and associated circuitry may perform various functions such as, for example, antennas, inductor loops, power planes, capacitors, capacitor contacts, pixel electrodes, or electromagnetic inductive shielding.

본 발명의 도전성 비아 백플레인은 전용은 아니지만 특히, 소위 "스마트 카드" 의 사용에 의도된다. 이러한 스마트 카드에서, 카드의 전면 (도 5d 의 상부 표면에 일치) 상의 전자 부품은 전기-광학 디스플레이를 구동하도록 수행할 수 있는 반면에, 카드의 후면 상에 패턴화 금속층 및 연관된 회로는 안테나 루프, 신호 선 및 카드와 카드 판독/기록 장치 사이에 통신하는 다른 부품로서 기능할 수 있다.The conductive via backplane of the present invention is not dedicated but is particularly intended for the use of so-called "smart cards". In such a smart card, electronic components on the front side of the card (matching the top surface of FIG. 5D) can be performed to drive an electro-optical display, while the patterned metal layer and associated circuitry on the back side of the card are provided with an antenna loop, It can function as a signal line and another component that communicates between the card and the card reading / writing device.

본 발명의 도전성 비아 백플레인은 기판의 후면을 사용함으로써 향상된 전자 부품 통합과 저렴한 비용의 이점을 제공하고, 또한 더욱 소형의 (얇은) 패키징을 제공한다. 이러한 향상된 통합은 특히 스마트 및 신용 카드, 및 전자 라벨 응용에서 유용하다.The conductive via backplane of the present invention provides the advantages of improved electronic component integration and lower cost by using the back side of the substrate, and also provides smaller (thin) packaging. This enhanced integration is particularly useful in smart and credit card and electronic label applications.

제어 전압 도전층Control voltage conductive layer

이미 지적한 것처럼, 본 발명의 제 3 양태는 도전층, 절연층 및 도전층으로부터 절연층의 대향하는 면에 배치되는 적어도 하나의 트랜지스터를 포함하는 백플레인에 인가되는 전압 제어에 관한 것으로서, 백플레인에는 트랜지스터의 게이트에 인가된 전압을 변경하고 그로 인해 트랜지스터를 온 (도전성) 상태와 오프 (비-도전성) 상태 사이로 스위칭하는 수단이 더 제공된다. 본 발명의 이 양태에 따르면, 도전층은 접지와 상이하고 백플레인의 스캔닝 중에 트랜지스터의 소스에 인가되는 전압의 범위 내의 전압으로 유지된다. 스캔닝 중에 소스에 인가되는 최대 전압과 최소 전압이 Vmax 와 Vmin 이고, 도전층에 인가되는 전압이 Vc 인 경우에, 바람직하게는 이러한 전압은 관계식 (3*Vmax+Vmin)/4 > Vc > (Vmax+3*Vmin)/4 를 만족해야 하고, 보다 바람직하게는 관계식 (3*Vmax+2*Vmin)/5 > Vc > (2*Vmax+3*Vmin)/5 를 만족해야 하며, 최적으로는 관계식 Vc = (Vmax+ Vmin)/2 를 대체적으로 만족해야 한다.As already pointed out, a third aspect of the invention relates to a voltage control applied to a backplane comprising a conductive layer, an insulating layer and at least one transistor disposed on an opposite side of the insulating layer from the conductive layer, the backplane comprising Means are further provided for changing the voltage applied to the gate and thereby switching the transistor between an on (conductive) state and an off (non-conductive) state. According to this aspect of the invention, the conductive layer is different from ground and is maintained at a voltage within the range of the voltage applied to the source of the transistor during scanning of the backplane. In the case where the maximum and minimum voltages applied to the source during scanning are Vmax and Vmin, and the voltage applied to the conductive layer is Vc, this voltage is preferably expressed by the relation (3 * Vmax + Vmin) / 4> Vc> ( Vmax + 3 * Vmin) / 4, more preferably the relation (3 * Vmax + 2 * Vmin) / 5> Vc> (2 * Vmax + 3 * Vmin) / 5, optimally Should generally satisfy the relation Vc = (Vmax + Vmin) / 2.

대부분의 전기-광학 디스플레이의 전력 소비의 주된 비중은, C 가 관련된 캐패시턴스, V 가 캐패시터 부하들 사이의 전압차이고 f 가 구동 주파수인 경우에, P = 0.5 CV2f 의 수식의 캐패시터 스위칭 항들의 급수에 의해 계산된다. 이 유형의 분리된 항들은, 소스 선 캐패시턴스, 게이트 선 캐패시턴스 및 픽셀 캐패시턴스 때문에 일어난다. 다만, 일반적으로 소스 선 캐패시턴스 (행에 대한 게이트 선, 열에 대한 소스 선 및 픽셀 전극에 대한 드레인 선의 종래의 할당을 간주하는 열 전극 캐패시턴스) 가 디스플레이의 전력 소비보다 우세하다. 예를 들면, 60Hz 의 프레임 속도로 스캔닝되는 SVGA (800×600) 액티브 매트릭스 디스플레이에서, 소스 선은 28.8 MHz 에서 변조되고, 게이트 선은 36 kHz 에서 변조되며, 픽셀은 60 Hz 에서 변조되고, 또는 달리 표현하면, 매번 디스플레이이의 새 라인 (line) 이 기록되는 것과 같은 방법으로, 오직 하나의 로우 (row) 전극이 고 (high) 에서 저 (low) 로 그리고 저에서 고로 스위칭되어야 하는 반면에, 모든 800 개의 컬럼 (column) 전극은 기록되는 이미지에서 각각의 픽셀의 값에 따라 결정되는 임의의 값들 사이에서 스위칭되어야 한다.The main share of the power consumption of most electro-optic displays is a series of capacitor switching terms of the formula P = 0.5 CV 2 f, where C is the associated capacitance, V is the voltage difference between the capacitor loads and f is the driving frequency. Is calculated by. Separate terms of this type arise due to source line capacitance, gate line capacitance and pixel capacitance. However, in general, the source line capacitance (column electrode capacitance, which considers the conventional assignment of gate lines for rows, source lines for columns, and drain lines for pixel electrodes) is superior to the power consumption of the display. For example, in an SVGA (800 × 600) active matrix display scanned at a frame rate of 60 Hz, the source line is modulated at 28.8 MHz, the gate line is modulated at 36 kHz, the pixels are modulated at 60 Hz, or In other words, only one row electrode has to be switched from high to low and from low to high, in the same way that every new line of display is recorded each time, The 800 column electrodes must be switched between any values determined according to the value of each pixel in the image being recorded.

첨부된 도면 중 도 6 은 본 발명의 백플레인의 (일반적으로 600으로 지시되는) 부분, 즉 오직 단일 트랜지스터를 포함하는 부분 (600) 의 개략적인 단면도이다. 백플레인은 금속 포일 (602) 및 폴리머 재료 절연층 (604) 을 포함한다. 박막 유형이고 폴리머 재료 (604) 의 노출된 표면 상에 직접적으로 형성된 트랜지스터는 게이트 전극 (606), 실리콘 질화물로 형성된 게이트 유전층 (608), 비결정질 실리콘 반도체층 (610) 및 소스와 드레인 전극 (612 및 614) 을 각각 포함하고, n+ 비결정질 실리콘 (612' 및 614') 은 종래의 방법으로 소스 및 드레인 전극과 반도체층 (610) 사이에 각각 제공된다. 반도체층 (610) 은 위에서 언급한 제 WO 00/67327 호에서 설명한 것처럼 인접한 트랜지스터들 사이에서 연속적으로 연장 된다.6 of the accompanying drawings is a schematic cross-sectional view of a portion (generally designated 600) of the backplane of the present invention, ie, portion 600 comprising only a single transistor. The backplane includes a metal foil 602 and a polymeric material insulating layer 604. Transistors that are thin film type and formed directly on the exposed surface of the polymer material 604 include the gate electrode 606, the gate dielectric layer 608 formed of silicon nitride, the amorphous silicon semiconductor layer 610, and the source and drain electrodes 612 and 614 and n + amorphous silicon 612 'and 614', respectively, are provided between the source and drain electrodes and the semiconductor layer 610 in a conventional manner. The semiconductor layer 610 extends continuously between adjacent transistors as described in WO 00/67327 mentioned above.

도 6 에 도시된 트랜지스터는, 소스 전극 (612) 은 컬럼 전극 (도시되지 않음) 상에 데이터 신호에 접속되고, 드레인 전극 (614) 은 픽셀 전극 (또한 도시되지 않음) 에 접속되고, 게이트 전극은 로우 전극 (또한 도시되지 않음) 상에 선택 신호와 접속되는 종래의 방법으로 로우 및 컬럼 드라이버에 접속된다. 최종 전기-광학 디스플레이에서, 픽셀 전극은 전기-광학 매체의 층에 인접하여 위치하고, 모든 디스플레이의 픽셀에 걸쳐 연장된 투명한 전면 전극은 전기-광학 매체의 대향하는 면 상에 위치하고 관찰자가 디스플레이를 보도록 하는 관찰 표면을 형성한다.In the transistor shown in Fig. 6, the source electrode 612 is connected to a data signal on a column electrode (not shown), the drain electrode 614 is connected to a pixel electrode (also not shown), and the gate electrode is It is connected to the row and column drivers in a conventional manner which is connected with a selection signal on a row electrode (also not shown). In the final electro-optical display, the pixel electrode is located adjacent to the layer of electro-optical media, and the transparent front electrode extending over the pixels of all displays is located on opposite sides of the electro-optical medium to allow the viewer to see the display. Form an observation surface.

게이트 전압은 일반적으로 트랜지스터의 오프 (off) 상태에서 5V 이고 온 (on) 상태에서 30V 이지만, 소스 전압은 약 10V 로 세팅된 투명한 공통 전극에서 0V 와 20V 사이에서 일반적으로 변화한다.The gate voltage is typically 5V in the off state of the transistor and 30V in the on state, but the source voltage typically varies between 0V and 20V at a transparent common electrode set to about 10V.

위에서 말한 것으로부터, 디스플레이의 전력 소모에 영향을 미치는 하나의 주된 요소는 소스 전극 (612) 과 금속 포일 (602) 사이에 캐패시턴스로 인한 에너지 손실이다. 보통의 경우처럼, 폴리머 재료 (604) 의 두께가 로우 및 컬럼 전극 및/또는 픽셀 전극의 폭 이하인 경우에는, 이 캐패시터의 손실로 인한 전력 소모는 상당할 수 있다. 위에서 말한 것처럼, 이 에너지 소모는 소스 라인 전압과 금속 포일 (602) 의 전압의 전압 차의 제곱에 비례하고, 소스 라인 전압은 구동 범위 내에서 임의로 분배되는 것이 논리적으로 가정될 수 있기 때문에, 금속 포일이 단순히 부유하도록 허용되거나 접지 전위 근처의 전위에 있는 경우에, 전압의 평균적인 차이는 상당할 것이어서 에너지 손실도 상당할 것이다. 에너지 손실 을 줄이기 위해, 금속 포일 (602) 은, 이 경우에는 10V 인, 소스 라인 전압의 범위의 중간에 있거나 근처로 유지해야 한다. 이는 금속 포일 (602) 을 공통 전면 전극의 전압에 묶음으로써 편리하게 만들 수 있다.From the above, one main factor affecting the power consumption of the display is energy loss due to capacitance between the source electrode 612 and the metal foil 602. As usual, if the thickness of the polymer material 604 is less than or equal to the width of the row and column electrodes and / or pixel electrodes, power consumption due to the loss of this capacitor can be significant. As mentioned above, this energy consumption is proportional to the square of the voltage difference between the source line voltage and the voltage of the metal foil 602, and since the source line voltage can be logically assumed to be arbitrarily distributed within the driving range, the metal foil If this is simply allowed to float or is at a potential near ground potential, the average difference in voltage will be significant and so will the energy loss. To reduce energy loss, the metal foil 602 must remain at or near the middle of the range of source line voltage, which in this case is 10V. This can be conveniently made by tying the metal foil 602 to the voltage of the common front electrode.

금속 포일 (602) 이 높은 도전성을 가지지 않는 금속 (예를 들어, 몇몇의 스테인리스 스틸) 로 이루어진다면, 예를 들어 알루미늄 같은 더 도전성 있는 금속의 박층은, 폴리머 재료 (604) 가 그 위에 증착되기 전에 생성될 수 있다. 더 도전성 있는 층은 디스플레이의 작동 중에 금속 포일을 가로질러 전압 균일성을 개선하도록 제공한다.If the metal foil 602 is made of a metal that is not highly conductive (eg, some stainless steel), a thin layer of more conductive metal, such as aluminum, for example, may be used before the polymer material 604 is deposited thereon. Can be generated. The more conductive layer provides to improve voltage uniformity across the metal foil during operation of the display.

상술한 것으로부터, 본 발명의 제어 전압 도전층은 액티브 매트릭스 전기-광학 디스플레이에서 전력 소모를 실질적으로 감소시킬 수 있다. 또한, 본 발명의 제어 전압 도전층은 금속 포일상의 전압이 부유하도록 허용될 때 백플레인에 사용되는 금속 포일 내에서 유도되는 전압과 관련된다고 관찰되고 믿어지는 (하지만, 본 발명은 이 믿음으로 제한되지 않는) 노이즈 및 몇몇의 디스플레이 아티팩트 (artifact) 를 제거하거나 줄이는데 효과적일 수 있다.From the foregoing, the control voltage conductive layer of the present invention can substantially reduce power consumption in active matrix electro-optical displays. It is also observed and believed that the control voltage conductive layer of the present invention relates to the voltage induced in the metal foil used for the backplane when the voltage on the metal foil is allowed to float (but the present invention is not limited to this belief). May be effective in removing or reducing noise and some display artifacts.

메사 프로세스 (Mesa process)Mesa process

본 발명의 메사 프로세스는 이러한 어레이가 폴리머-코팅된 금속 기판 상에 형성되는 경우에 전자 부품 (배타적이지는 않지만, 특히 전기-광학 디스플레이를 위한 백플레인) 의 어레이를 형성하는 도중에 박막 스트레인 (strain) 과 이 막의 크랙킹 (cracking) 을 감소시키는 방법을 제공한다. 이 최근 가공방법들에서, 디스플레이 기판은 1 평방 미터의 면적일 수 있고, 박막 스트레인은 이 크기의 면 적의 폭으로 축소하는 것이 중요하다.The mesa process of the present invention is characterized by the fact that when such an array is formed on a polymer-coated metal substrate, a thin film strain and a thin film is formed during the formation of an array of electronic components (although not exclusively, especially backplanes for electro-optical displays). It provides a method of reducing cracking of this film. In these recent processing methods, the display substrate can be an area of one square meter, and it is important for the thin film strain to shrink to the width of this area.

이미 지적한 것처럼, 본 발명의 메사 프로세스에 따라서, 금속 기판 상에 폴리머 재료의 연속적인 층을 형성하는 대신에, 폴리머 재료의 복수의 분리 (discrete) 영역 (이하, "메사") 은 금속 기판 상에 형성되고, 바람직하게는 전기-광학 디스플레이를 위한 백플레인을 포함하는 전자 부품은 각각의 분리 영역 상에 형성된다. 메사 프로세스의 바람직한 형태에서, 폴리머 재료의 연속적인 층은 금속 기판의 한 표면의 모든 부분 상에 형성되고, 이 연속적인 층은 분리된 메사를 형성하도록 나눠진다.As already pointed out, in accordance with the mesa process of the present invention, instead of forming a continuous layer of polymer material on the metal substrate, a plurality of discrete regions of the polymer material (hereinafter “mesa”) are formed on the metal substrate. An electronic component is formed, preferably comprising a backplane for an electro-optical display, formed on each isolation region. In a preferred form of the mesa process, a continuous layer of polymeric material is formed on all portions of one surface of the metal substrate, which is divided to form a separate mesa.

아래의 도 7 은 본 발명의 바람직한 메사 프로세스를 설명한다. 도 7 에 도시된 구조체 (일반적으로 700으로 지시) 는 일반적으로 1 제곱 미터인 실제 면적의 금속 포일 기판 (702) 을 포함한다. 전기-광학 디스플레이를 위한 백플레인 (706) 에 각각 형성된 2 개의 메사 (704; 도 7 은 설명의 편의를 위해 단순화되었다. 실제로 많은 메사가 당연히 제공되고, 각각의 기판 상에 최대 개수의 제품의 제조를 가능하게 제공되며, 메사 간의 간격은 당연히 도 7 에 도시된 것보다 실제로는 더 작게 될 수 있을 것이다. 구조체 (700) 는 두꺼운 (6~8 ㎛) 폴리이미드 또는 다른 폴리머 층을 가지는 포일 (702) 전부를 제 1 코팅함으로써 형성되고, 분리된 메사 (704) 를 형성하도록 이 폴리머 층을 패턴화하여서 종래의 방법으로 백플레인 (706) 을 제조한다. 패턴닝은 습식 또는 건식 에칭 기술 또는 레이저 패턴닝을 이용한 포토리소그래피를 포함하는 다수의 방법으로 수행될 수 있다.7 below illustrates a preferred mesa process of the present invention. The structure shown in FIG. 7 (generally indicated by 700) includes a metal foil substrate 702 of an actual area that is generally one square meter. Two mesas 704 each formed on the backplane 706 for an electro-optical display (Figure 7 is simplified for ease of explanation. In practice, many mesas are naturally provided, and the manufacture of the maximum number of products on each substrate is facilitated. Probably provided, the spacing between mesas may of course be actually smaller than that shown in Figure 7. The structure 700 is a foil 702 having a thick (6-8 μm) polyimide or other polymer layer. The first layer is formed by first coating, and the polymer layer is patterned to form a separate mesa 704 to produce the backplane 706 in a conventional manner. Patterning can be performed using wet or dry etching techniques or laser patterning. It can be performed in a number of ways, including photolithography.

메사 (704) 는 백플레인 제조 중에 각각의 백플레인 (706) 을 다른 백플레인으로부터 분리하여서, 박막 스트레인은 기판 (702) 전부의 메사 영역보다 작은 메사 영역의 기능이 된다. 금속 기판 (702) 은 여전히 차원적 안정성이 유지되게 보증한다.Mesa 704 separates each backplane 706 from other backplanes during backplane fabrication so that the thin film strain functions as a mesa region smaller than the mesa region of all of the substrates 702. The metal substrate 702 still ensures that dimensional stability is maintained.

반도체 제조 기술의 당업자는 이러한 제조 방법에 이용되는 다수의 박막 증착 기술이, 도 7 의 구조체에 적용되는 경우에, 분리된 메사 (704) 사이의 영역을 포함하는 기판 (702) 의 전체 영역 상에 막을 증착한다. 인접한 메사들 사이에서 연장되는 이러한 막의 존재는 메사 상에 형성되는 부품들 상의 박막 스트레인을 증가시키는 경향이 있기 때문에 바람직하지 않다. 증착된 막에 의해 기판의 비-메사 영역의 이러한 "브리징"을 막기 위해서, 일반적으로 포토리지스트 패턴화 후 백플레인 (706) 의 제조에 사용되는 프로세스의 하나 이상의 에칭 단계 동안 오버-에칭함으로써 메사를 언더커팅하는 것이 바람직하다.Those skilled in the art of semiconductor fabrication will appreciate that a number of thin film deposition techniques used in such fabrication methods, when applied to the structure of FIG. The film is deposited. The presence of such a film extending between adjacent mesas is undesirable because it tends to increase the thin film strain on the parts formed on the mesa. In order to prevent this “bridging” of the non-mesa regions of the substrate by the deposited film, the mesas are typically over-etched during one or more etching steps of the process used for the manufacture of the backplane 706 after photoresist patterning. It is desirable to undercut.

도 8a 및 8b 는 이러한 "오버-에칭" 프로세스를 설명한다. 도 8a 는 도 7 의 구조체와 일반적으로 유사한 구조체 (800) 를 도시하지만, 백플레인 (706) 의 제조의 중간 상태에서, 박막 (802) 은 메사 (704) 를 이동시키는 기판 (702) 상에 증착된다. 도 8a 에 도시된 것처럼, 박막 (802) 은 메사 (704) 의 상부를 가로질러 연장될 뿐만 아니라 인접한 메사들 사이에서 연장되고, 그 후 메사를 브리징하고 박막 스트레인을 증가시킨다 (박막 (802) 은 2 개의 메사 (704) 사이 뿐만 아니라 에지 (edge) 에 인접한 기판 (702) 의 다른 노출된 부분 상에도 제공될 수 있지만, 박막 (802) 의 이 부분은 이해를 용이하게 하기 위해 도 8a 및 8b 에서 생략 된다). 도 8b 는 도 8a 의 구조체를 오버-에칭하고, 그 후 메사 (704) 를 언더커팅하고, 메사와 박막 (802) 의 삽입된 부분 사이에 물리적 연결을 깨뜨린 결과물을 도시한다. 오버-에칭이 메사 (704) 와 박막 (802) 의 삽입된 부분 사이에 접촉을 깨뜨리고, 그 후 다른 하나로부터 메사 (704) 가 기계적으로 분리되고 이후 제조 단계 동안 과도한 박막 스트레인을 피하게 하는 것이, 도 8b 로 부터 도시된다.8A and 8B illustrate this "over-etching" process. FIG. 8A shows a structure 800 that is generally similar to the structure of FIG. 7, but in an intermediate state of manufacture of the backplane 706, a thin film 802 is deposited on the substrate 702 that moves the mesa 704. . As shown in FIG. 8A, the thin film 802 not only extends across the top of the mesa 704 but also extends between adjacent mesas, then bridging the mesa and increasing the thin film strain (thin film 802 While not only between the two mesas 704 but also on other exposed portions of the substrate 702 adjacent the edges, this portion of the thin film 802 may be provided in FIGS. 8A and 8B to facilitate understanding. Omitted). FIG. 8B shows the result of over-etching the structure of FIG. 8A, then undercutting the mesa 704, and breaking the physical connection between the mesa and the inserted portion of the thin film 802. Over-etching breaks the contact between the mesa 704 and the inserted portion of the thin film 802, and then allows the mesa 704 to be mechanically separated from the other and avoids excessive thin film strain during subsequent manufacturing steps, It is shown from Figure 8b.

본 발명의 일반적인 메사 프로세스는 다음과 같다:The general mesa process of the present invention is as follows:

(a) 금속 포일 기판을 세정한다;(a) clean the metal foil substrate;

(b) 6-8 ㎛의 폴리이미드 (예를 들어, 상술한 HD 마이크로시스템 5878G) 로 금속 포일 기판을 코팅한다;(b) coating the metal foil substrate with polyimide of 6-8 μm (eg, HD Microsystem 5878G described above);

(c) 용매를 없애기 위해 100℃ 에서 폴리이미드를 베이킹한다;(c) bake the polyimide at 100 ° C. to remove the solvent;

(d) 가하고, 사전-베이킹하고, (원하는 메사 패턴을 형성하도록) 패턴화하고, 현상하고, 포토리지스트를 사후-베이킹한다;(d) add, pre-baked, pattern (to form the desired mesa pattern), develop, and post-bak the photoresist;

(e) 메사의 언더컷팅과 함께 또는 없이 폴리이미드 메사를 습식-에칭한다;(e) wet-etching polyimide mesa with or without undercutting mesa;

(f) 300℃ 에서 폴리이미드층을 경화한다;(f) the polyimide layer is cured at 300 ° C;

(g) TFT 제조 프로세스의 남아있는 단계들을 진행한다.(g) Proceed with the remaining steps of the TFT manufacturing process.

이미 지적한 것처럼, 본 발명의 메사 프로세스는 기판 전체의 영역 대신에 메사 영역 (필수적으로 각각의 개별적인 백플레인 또는 다른 전자 어레이의 영역) 의 기능을 회로가 스트레인하게 만듬으로써 큰 기판에 박막 스트레인을 감소하게 하고, 디스플레이 및 다른 응용에 가요성 마이크로일렉트로닉스의 경제적인 대량 생산을 가능하게 한다.As already pointed out, the mesa process of the present invention reduces the thin film strain on a large substrate by making the circuit strain the function of the mesa region (essentially the region of each individual backplane or other electron array) instead of the region of the entire substrate. Enables cost-effective mass production of flexible microelectronics for displays, displays and other applications.

스티칭 가능한 디스플레이 (Stitchable displays)Stitchable displays

이미 지시한 것처럼, 본 발명의 추가된 양태는 섬유, 직물 재료, 및 다른 유사한 특성을 가진 가요성 재료 (예를 들어, 가죽 또는 옷에 사용되는 폴리머 막) 에 가요성 전기-광학 디스플레이의 합체하는 방법에 관한 것이다. 섬유 및 유사한 재료에 이러한 가요성 전기-광학 디스플레이를 접착시키는 가장 실용적인 방법은 스티칭에 의하는 것이지만, 가요성 전기-광학 디스플레이는 쉽게 스티칭될 수 없다. 폴리머 또는 금속 층의 피어싱 (piercing) 은 이러한 층에서 유해한 얽힘이 생길 수 있거나 디스플레이의 부분을 형성하는 깨지기 쉬운 박막 회로에 크랙이 생기게 할 수 있다.As already indicated, an additional aspect of the present invention relates to the incorporation of flexible electro-optic displays into flexible materials (eg, polymer membranes used in leather or clothing) having fibers, textile materials, and other similar properties. It is about a method. The most practical way of adhering such flexible electro-optic displays to fibers and similar materials is by stitching, but flexible electro-optical displays cannot be easily stitched. Piercing of the polymer or metal layer can cause harmful entanglement in these layers or cause cracks in the fragile thin film circuits that form part of the display.

개구가 제공된 금속 포일의 사용이 가요성 전기-광학 디스플레이를 접착할 경우의 문제점의 해답을 제공하는 것이 인식되어 있다.It is recognized that the use of metal foils provided with openings provides an answer to the problem when bonding flexible electro-optical displays.

따라서, 본 발명은 금속 기판을 가지는 전기-광학 디스플레이로서, 디스플레이는 전기-광학 재료 및 전기-광학 재료 상에 이미지를 기록하는 수단을 포함하는 중심 부분, 및 상기 중심 부분의 주변의 적어도 일부분 (part) 주위로 연장되는 주변 부분을 가지고, 상기 주변 부분은 상기 금속 기판을 관통하여 연장된 복수의 개구를 가짐으로써, 상기 전기-광학 디스플레이는 가요성 매체에 스티칭될 수 있는, 금속 기판을 가지는 전기-광학 디스플레이를 제공한다. 매우 바람직하게는, 이러한 디스플레이의 주변 부분은 전기-광학 재료가 없다. 본 발명의 바람직한 형태에서, 주변 부분은 상기 중심 부분 주위에 완전하게 연장되어서 전기-광학 디 스플레이의 주변 전체는 섬유 또는 다른 가요성 재료로 스티칭될 수 있다.Accordingly, the present invention relates to an electro-optical display having a metal substrate, the display comprising a central portion comprising means for recording an image on the electro-optical material and the electro-optic material, and at least a part of the periphery of the central portion. ) Having a peripheral portion extending around, wherein the peripheral portion has a plurality of openings extending through the metal substrate, such that the electro-optical display can be stitched to a flexible medium; Provide an optical display. Very preferably, the peripheral portion of such a display is free of electro-optical material. In a preferred form of the invention, the peripheral portion extends completely around the central portion so that the entirety of the periphery of the electro-optic display can be stitched with fibers or other flexible materials.

본 발명의 바람직한 스티칭 가능한 디스플레이는, 각각 스티칭 가능한 전기-광학 디스플레이의 평면도 및 단면도인 도 9 및 10 에 도시된다.Preferred stitchable displays of the present invention are shown in FIGS. 9 and 10, which are plan views and cross-sectional views, respectively, of stitchable electro-optic displays.

도 9 는 이미지가 디스플레이되는 전기-광학 재료를 포함하는 중심 부분 (902) 을 가지는 전기-광학 디스플레이 (일반적으로 900으로 지시됨) 를 도시한다. 중심 부분 (902) 은, 전기-광학 재료가 없지만 전기-광학 디스플레이가 섬유 또는 다른 가요성 재료에 스티칭될 수 있는 방법으로써 복수의 개구 (906) 를 제공하는 주변 부분에 의해 완전히 둘러싸인다.9 shows an electro-optical display (generally indicated at 900) with a central portion 902 comprising an electro-optical material on which an image is displayed. The central portion 902 is completely surrounded by a peripheral portion that provides a plurality of openings 906 in a manner that is free of electro-optic material but in which the electro-optical display can be stitched onto a fiber or other flexible material.

디스플레이 (900) 의 구성은 도 10 에서 보다 상세하게 도시된다. 도시를 쉽게하기 위해, 디스플레이의 두께는 도 10 에서 크게 과장되며, 도 9 및 10 은 도 10 의 특정한 상세한 구조를 도시하기 위해 엄격하게 동일한 스케일이 아니다. 이 도면으로부터 디스플레이 (900) 는 개구 (906) 를 통과하는 주변 부분을 통하여 금속 포일 기판 (908) 을 포함한다는 것이 잘 도시된다. 기판 (908) 의 상부 표면 (도 10) 은 디스플레이 (900) 의 백플레인을 형성하는 TFT 어레이 (912) 가 형성된 상부 표면 상에서, 폴리머 재료 (910) 의 층으로 커버된다. 전기-광학 재료 (914) 의 층은 TFT 어레이 (912) 상에 증착되고, 단일 연속 전극 (도시되지 않음) 의 하부 표면 상에 위치하는 전면 보호층 (916) 은 전기-광학 재료 (914) 상에 증착된다. 보호층 (916) 의 상부 표면은 디스플레이의 보이는 표면을 형성한다. 에지 씰 (918, edge seal) 은 전기-광학 재료 (914) 의 표면 주위로 연장되고 전기-광학 재료 (914) 에 습기가 들어가는 것을 막는다; 여러 유형의 전기-광학 매체는 습도에 민감하다. 결합된 집적 회로 (920) 는 에지 씰 (918) 외부로 전기-광학 재료 (914) 상에 증착된 것으로 도시된다. 도 9 에서 생략한 이러한 회로 (920) 는 예를 들어, TFT 어레이 (912) 에 데이터를 전송하는 데 사용되는 회로일 수 있다.The configuration of the display 900 is shown in more detail in FIG. 10. For ease of illustration, the thickness of the display is greatly exaggerated in FIG. 10, and FIGS. 9 and 10 are not strictly the same scale to show the specific detailed structure of FIG. 10. It is well shown from this figure that the display 900 includes a metal foil substrate 908 through a peripheral portion passing through the opening 906. The top surface of the substrate 908 (FIG. 10) is covered with a layer of polymer material 910, on the top surface on which the TFT array 912 is formed, which forms the backplane of the display 900. A layer of electro-optic material 914 is deposited on the TFT array 912, and the front protective layer 916 located on the bottom surface of a single continuous electrode (not shown) is on the electro-optical material 914. Is deposited on. The upper surface of the protective layer 916 forms the visible surface of the display. Edge seal 918 extends around the surface of electro-optic material 914 and prevents moisture from entering the electro-optic material 914; Many types of electro-optical media are sensitive to humidity. The combined integrated circuit 920 is shown deposited on the electro-optical material 914 out of the edge seal 918. Such circuit 920 omitted from FIG. 9 may be, for example, a circuit used to transfer data to the TFT array 912.

이미 언급한 것처럼, 전기-광학 재료 (914) 는 디스플레이 (900) 의 주변 부분 (904) 를 커버하지 않으며, 즉, 에지 씰 (918) 은 개구 (906) 에 의해 정의되는 직사각형에 완전히 위치한다. 다만, 폴리머 재료 (910) 는 금속 포일 (908) 의 상부 표면 전체 상에 연장된다. 도 10 에서, 개구 (906) 는 금속 포일 (908) 과 폴리머 재료 (910) 모두를 통하여 연결되는 것처럼 도시된다. 하지만, 이것은 필수적이지 않으며, 폴리머 재료 (910) 는 디스플레이의 중심 부분 (902) 의 손상의 위험 없이 디스플레이 (900) 의 스위칭 동안 피어싱될 수 있기 때문에, 개구는 금속 포일 (908) 을 통하여 연장되는 것만이 필요하다. 개구 (906) 는 예를 들어, 레이저 제거 (ablation), 스탬핑 (stamping) 또는 포토-에칭에 의하여 형성될 수 있다. 다른 방법으로, 전기-광학 디스플레이는 본 발명의 패턴화 금속 포일 백플레인을 사용하며, 이 경우에 전기-광학 재료의 에지 위로 연장된 금속 포일의 추가적인 주변 영역을 단순히 남기는 것이 스티칭에 필요한 개구를 제공할 것이다.As already mentioned, the electro-optical material 914 does not cover the peripheral portion 904 of the display 900, ie the edge seal 918 is completely located in the rectangle defined by the opening 906. However, the polymeric material 910 extends over the entire top surface of the metal foil 908. In FIG. 10, the opening 906 is shown as being connected through both the metal foil 908 and the polymeric material 910. However, this is not essential, and since the polymeric material 910 can be pierced during switching of the display 900 without risk of damaging the central portion 902 of the display, the opening only extends through the metal foil 908. This is necessary. The opening 906 may be formed by, for example, laser ablation, stamping or photo-etching. Alternatively, the electro-optical display uses the patterned metal foil backplane of the present invention, in which case simply leaving an additional peripheral area of the metal foil extending over the edge of the electro-optical material will provide the opening necessary for stitching. will be.

본 발명의 스티칭 가능한 디스플레이는 의류 (clothing) 에 적용하도록 예정된 전기-광학 디스플레이에 유용할 뿐만 아니라, 다중 "타일 (tile) 를" (더 작은 디스플레이) 로 형성되는 대 면적 가요성 디스플레이의 구성에도 유용할 수 있다.The stitchable displays of the present invention are not only useful for electro-optical displays intended for application to clothing, but also for the construction of large area flexible displays formed of multiple "tiles" (smaller displays). can do.

위에 언급으로부터, 본 발명의 스티칭 가능한 디스플레이는 접착제의 사용없이 섬유에 금속 포일 및 유사한 가요성 재료를 사용하는 가요성 디스플레이의 부착을 준비하고 단순하게 하는 것이 보여질 것이어서, 가요성 디스플레이의 많은 응용에 이해될 것이다.From the above, the stitchable displays of the present invention will be shown to prepare and simplify the attachment of flexible displays using metal foils and similar flexible materials to the fibers without the use of adhesives, thereby providing many applications for flexible displays. Will be understood.

1차원-굴곡된 프로세스One-dimensional curved process

이미 언급한 것처럼, 본 발명은 1 차원으로 굴곡된 기판 상에 전기-광학 디스플레이를 형성하는 (제 1) 프로세스를 제공한다. 이 프로세스는 하나 이상의 픽셀 전극을 포함하는 1 차원으로 굴곡되는 백플레인으로 시작한다. 백플레인은 이 굴곡된 구성으로 사전-형성되거나, 바람직하게는 영구적으로, 1 차원으로 굴곡되는 표면에 접착될 수 있다. 그 후, 전기-광학 매체층 및 광-투과성 전기적-도전층을 포함하는 적층을 백플레인에 부착하며, 적층은 부착되어서 상기 전기-광학 매체는 상기 백플레인과 상기 전기적-도전층 사이에 결국 위치한다. 적층은 또한 일반적으로 전기-광학 매체층에 씌우는 적층 접착층을 더 포함하고, 적층 접착층은 백플레인에 순간 접촉되도록 프로세스를 수행한다. 그 후, 적층은 예를 들어, 블래더 (bladder) 프레스 또는 가열된 롤 적층기를 이용하여 전기-광학 매체가 전기-광학 매체 상의 백플레인에 최소 스트레스로 접착하도록 가열 및/또는 압축 하에서 백플레인을 접착한다. 전기-광학 매체 내의 임의의 내부 스트레스는 접착 프로세스 중에 재료가 흐르도록 하는 것처럼 완화될 수도 있다. 프로세스가 끝난 후에 결과적으로, 마무리된 디스플레이 내의 이후의 재료 뒤틀림 (creep) 은 최소화된다. 마지막으로, 적층 및 백플레인의 에지는 적당한 씰링제를 이용 하여 컷팅 및/또는 씰링 될 수 있다.As already mentioned, the present invention provides a (first) process for forming an electro-optic display on a one-dimensionally curved substrate. This process begins with a backplane that is curved in one dimension containing one or more pixel electrodes. The backplane may be pre-formed with this curved configuration or may be bonded to a surface that is curved in one dimension, preferably permanently. Thereafter, a stack comprising an electro-optic medium layer and a light-transmissive electrically-conductive layer is attached to the backplane, and the stack is attached so that the electro-optical medium is eventually located between the backplane and the electrically-conductive layer. The lamination also further includes a lamination adhesive layer, which generally overlies the electro-optical medium layer, which performs the process such that the lamination adhesive layer is in instant contact with the backplane. The lamination then adheres the backplane under heating and / or compression, for example, using a bladder press or a heated roll laminator to adhere the electro-optic medium to the backplane on the electro-optic medium with minimal stress. . Any internal stress in the electro-optic medium may be relaxed, such as causing the material to flow during the bonding process. As a result after the process is over, subsequent material creep in the finished display is minimized. Finally, the edges of the stack and backplane can be cut and / or sealed using suitable sealing agents.

이 프로세스에서 사용된 적층은 2003년 5월 23일 출원된 동시 계속 출원 PCT/US03/16433 에 기술된 것처럼 "프론트 플레인 적층" 에서 릴리즈 시트를 제거함으로서 준비될 수 있다. 다른 방법으로서, 본 발명의 제 2 의 1 차원-굴곡된 프로세스와 대응하여, 이 프로세스는 2003년 9월 2일 출원된 PCT/US03/27686 에 기술된 것처럼 "2 중 릴리즈 막" 을 사용하도록 수정될 수 있다. 이러한 2 중 릴리즈 막은 양 옆에 접착층을 가지는 고체의 전기-광학 매체층 ("고체의" 는, 액체 또는 기체로 채워진 내부 공동을 가질 수도 있지만, 고체의 외부 표면을 가지는 의미이다.) 을 포함한다. 이러한 하나 또는 두개의 접착층은 릴리즈 시트에 의해 커버될 수 있다. 프로세스에서 이러한 2 중 릴리즈 막을 사용하여, 하나의 접착층은 노출되고 2 중 릴리즈 시트는 이미 설명한 방법으로 백플레인에 적층된다. 그 후, 제 2 접착층은 노출되고, (일반적으로 보호 및/또는 필터 층으로 커버되는) 전기적-도전층은 제 2 적층 단계에서 전기-광학 매체층 상에 적층된다.The lamination used in this process can be prepared by removing the release sheet in the "front plane lamination" as described in concurrent filed PCT / US03 / 16433, filed May 23, 2003. Alternatively, in response to the second one-dimensionally curved process of the present invention, this process is modified to use a "double release film" as described in PCT / US03 / 27686, filed September 2, 2003. Can be. This dual release film includes a solid electro-optic media layer having an adhesive layer on both sides ("solid" means having an internal cavity filled with liquid or gas, but having an external surface of the solid). . One or two such adhesive layers may be covered by the release sheet. Using this double release film in the process, one adhesive layer is exposed and the double release sheet is laminated to the backplane in the manner previously described. Thereafter, the second adhesive layer is exposed and the electrically-conductive layer (typically covered with a protective and / or filter layer) is deposited on the electro-optic medium layer in the second lamination step.

첨부된 도면의 도 11 내지 13 은 본 발명의 제 1 의 1 차원 굴곡된 프로세스의 바람직한 변형을 도시한다. 이미 설명한 것처럼, 이 프로세스는 1 차원으로 굴곡된 백플레인 (1000; 도 11) 으로부터 시작한다; 도시된 백플레인 (1000) 은 중공의 반원기둥의 형태를 실질적으로 가지지만, 명백하게 1 차원으로 굴곡된 다른 형태는 예를 들어 큰 직경 원기둥의 작은 호, 빗기둥의 부분 등이 사용될 수 있다. 백플레인 (1000) 은 사전-형성될 수도 있고, 평평한 형태일 수도 있고, 굴곡된 형태일 수도 있거나, 1 차원 으로 굴곡된 표면에 영구히 접착될 수도 있다. 또한, 백플레인은 복수의 픽셀 전극과 각각의 픽셀 전극에 독립적으로 가하는 전압을 변화시키는 회로를 가지는 다이렉트 드라이브 유형이거나, 또는 액티브 매트릭스 유형일 수 있다.11 to 13 of the accompanying drawings show a preferred variant of the first one-dimensional curved process of the present invention. As already explained, this process starts with a backplane 1000 (Fig. 11) bent in one dimension; While the illustrated backplane 1000 has substantially the shape of a hollow semi-cylindrical, other forms that are obviously curved in one dimension may be used, for example, small arcs of large diameter cylinders, portions of comb columns, and the like. The backplane 1000 may be pre-formed, may be flat, may be curved, or may be permanently bonded to one-dimensionally curved surfaces. In addition, the backplane may be a direct drive type having a plurality of pixel electrodes and a circuit for changing a voltage applied to each pixel electrode independently, or an active matrix type.

프로세스의 제 1 단계에서, 도 12 에 도시된 것과 같이, 접착층 (1002; 이 층은, "외부의" 접착층의 사용없이 백플레인 (1000) 에 접착할 수 있는 유형이며 사용되는 전기-광학 매체에서 생략될 수 있다), 전기-광학 층 (1004; 캡슐화 전기영동 층은 바인더 내에 복수의 캡슐을 포함하는 것처럼 도시되었지만, 전기-광학 매체의 다른 유형도 물론 사용될 수 있다) 및 광-투과성 전기적-도전층 (1006) 을 포함하는 적층은 (도 12 에서 화살표로 지시된) 압력 하에 상승하는 온도에서, 백플레인 (1000) 의 표면에 적층된다. 일반적으로, 광-투과성 전기적-도전층 (1006) 은 도 12 에서 도시된 것 외의 다른 층에 비하여 매우 얇을 것이지만, 투명한 기판 (도시되지 않음) 상에 제공될 것이다. 예를 들어, 전기적-도전층 (1006) 은 인듐 주석 산화물 (ITO) 층 또는 폴리머 막 상에 형성된 도전성 폴리머의 형태를 가진다. ITO-코팅된 폴리머 막은 상용되고 전기적-도전성 층 (1006) 및 투명한 기판으로서 사용될 수도 있다. 투명한 기판은 기계적 지지 및 상대적으로 얇고 깨지기 쉬운 전기적-도전층 (1006) 의 보호를 제공한다.In the first step of the process, as shown in FIG. 12, an adhesive layer 1002 (which is a type capable of adhering to the backplane 1000 without the use of an “external” adhesive layer and omitted from the electro-optical medium used) Electro-optical layer 1004 (encapsulated electrophoretic layer is shown as including a plurality of capsules in a binder, but other types of electro-optical media may of course be used) and light-transmissive electrically-conductive layers The stack comprising 1006 is laminated to the surface of the backplane 1000 at elevated temperatures under the pressure (indicated by the arrows in FIG. 12). In general, the light-transmissive electrically-conductive layer 1006 will be provided on a transparent substrate (not shown), although it will be very thin compared to other layers than shown in FIG. For example, the electrically-conductive layer 1006 has the form of a conductive polymer formed on an indium tin oxide (ITO) layer or polymer film. ITO-coated polymer films may be used as commercially available, electrically-conductive layers 1006 and transparent substrates. The transparent substrate provides mechanical support and protection of the relatively thin and brittle electrically-conductive layer 1006.

도 12 에 도시된 적층 프로세스는 블래더 프레스 또는 가열된 롤 적층기를 이용하여 편리하게 달성된다. 굴곡된 구성의 백플레인을 가지는 적층을 수행함으로써, 전기-광학 매체는 최소의 스트레인으로 백플레인에 접착된다. 일반적으로, 백플레인에 전기-광학 매체의 적층은 전기-광학 매체 내에 존재하는 바인더 의 유리 전이 온도보다 높은 적층 접착층 (1002) 의 경화 온도로 달성되어서, 전기-광학 층 내의 내부 스트레스는 전기-광학 매체가 흐르도록 하는 것처럼 적층 과정 중에 완화된다. 결과적으로, 도 12 에 도시된 적층 후에 전기-광학 매체에 뒤틀림은 줄어들고, 이러한 뒤틀림에 관련된 문제도 또한 줄어든다.The lamination process shown in FIG. 12 is conveniently accomplished using a bladder press or a heated roll laminator. By performing lamination with the backplane in a curved configuration, the electro-optical medium is bonded to the backplane with minimal strain. In general, the lamination of the electro-optical medium on the backplane is achieved with a curing temperature of the laminated adhesive layer 1002 that is higher than the glass transition temperature of the binder present in the electro-optical medium, so that the internal stress in the electro-optical layer is Are relaxed during the lamination process as it is flowing. As a result, the distortion in the electro-optical medium after the lamination shown in FIG. 12 is reduced, and the problems related to this distortion are also reduced.

도 12 에 도시한 적층 단계 후에, 전기-광학 매체층 및 백플레인의 에지는 (도 13 의 1008 에 도시된 것 같은) 적당한 캡슐화제를 이용하여 컷팅되고 씰링될 수 있다.After the lamination step shown in FIG. 12, the edges of the electro-optic media layer and the backplane can be cut and sealed using a suitable encapsulant (such as shown at 1008 in FIG. 13).

2 차원-굴곡된 프로세스Two-dimensional-curved process

마지막으로, 이미 설명한 것처럼,본 발명은 굴곡된 표면에 전기-광학 디스플레이를 형성하는 프로세스를 제공한다. 이 표면은 1 또는 2 차원으로 굴곡될 수 있다. 프로세스는 굴곡된 백플레인으로 시작한다. 캡슐화된 전기 영동 매체와 같은 코팅 가능한 전기-광학 매체는 백플레인의 표면에 스프레잉 (spray) 또는 프린팅 (print) 되고, 필요하다면 건조되거나, 경화되거나 간섭층을 형성하기 위해 다르게 처리된다. 투명 전기적-도전층은 전기-광학 매체의 표면에 스프레잉 또는 프린팅되고, 필요하다면 건조되거나, 경화되거나 간섭층을 형성하기 위해 다르게 처리된다. 투명 캡슐화제는 전기-광학 매체의 표면에 스프레잉 또는 프린팅되고, 필요하다면 건조되거나, 경화되거나 간섭층을 형성하기 위해 다르게 처리된다. 선택적으로, 프로세스의 최종 단계에서, 예를 들어, 디스플레이와 둘러싸인 주변 사이에 물 및/또는 산소의 교환을 막기위한 것처럼, 주변으로부터 전기-광학 매체와 가능한 디스플레이의 다른 부품을 보호하기 위해 디스플레이의 에 지 주변에 스프레잉 또는 프린팅함으로써 에지 씰링제를 부착한다.Finally, as already described, the present invention provides a process for forming an electro-optical display on a curved surface. This surface can be curved in one or two dimensions. The process begins with a curved backplane. Coatable electro-optical media, such as encapsulated electrophoretic media, are sprayed or printed onto the surface of the backplane and, if necessary, otherwise treated to dry, cure or form an interference layer. The transparent electro-conductive layer is sprayed or printed on the surface of the electro-optical medium and, if necessary, otherwise treated to dry, cure or form an interference layer. The clear encapsulant is sprayed or printed on the surface of the electro-optical medium and, if necessary, otherwise treated to dry, cure or form an interference layer. Optionally, at the end of the process, to protect the electro-optical medium and other parts of the display from the surroundings, such as to prevent the exchange of water and / or oxygen between the display and the enclosed surroundings. The edge sealing agent is attached by spraying or printing around the paper.

이 프로세스가 1 또는 2 차원으로 굴곡된 표면에 적용될 수 있음에도 불구하고, 프로세스는 주로 2 차원으로 굴곡된 표면 상에 사용되도록 의도된다. 이 프로세스에 의해 형성된 디스플레이의 기본 구조는 도 14 에 되시된다; 디스플레이는,Although this process can be applied to surfaces curved in one or two dimensions, the process is primarily intended for use on surfaces curved in two dimensions. The basic structure of the display formed by this process is shown in FIG. 14; The display,

(a) 액티브 매트릭스 트랜지스터, 수동 또는 다이렉트 드라이브 유형일 수 있으며, 폴리머 막, 금속 포일 또는 그 조합 상에 일반적으로 형성될 백플레인 (1200), (폴리페닐렌 폴리이미드로 커버된 스테인리스 스틸 포일 상에 형성된 백플레인에 대한, 전에 언급한 제 2002/0019081 호 참조);(a) Backplane 1200, which may be of an active matrix transistor, passive or direct drive type, and will generally be formed on a polymer film, metal foil, or a combination thereof, (a backplane formed on a stainless steel foil covered with polyphenylene polyimide) , See 2002/0019081, previously mentioned);

(b) 일반적으로 캡슐화 전기-광학 매체층이며, 전기 영동, 액정, 또는 방출 유형일 수 있는 전기-광학 매체층 (1202);(b) an electro-optic medium layer 1202, which is generally an encapsulated electro-optic medium layer, which may be of electrophoretic, liquid crystal, or emission type;

(c) 유기 또는 무기 재료로 형성될 수 있는, 광-투과성 (바람직하게는 투명의) 전기적-도전층 (1204); 및(c) a light-transmissive (preferably transparent) electrically-conductive layer 1204, which may be formed of an organic or inorganic material; And

(d) 유기 또는 무기 재료로 형성될 수 있는, 광-투과성 (바람직하게는 투명의) 캡슐화제 또는 보호막 (1206) 으로 이루어진다.(d) It consists of a light-transmissive (preferably transparent) encapsulant or protective film 1206, which may be formed of an organic or inorganic material.

백플레인 (1200) 은 사전-형성된 백플레인일 수 있거나, 도시된 구성으로 굴곡된 원래는 평평한 백플레인일 수 있다. 백플레인은 또한 굴곡된 표면에 접착될 수 있다. 백플레인은 예를 들어, 다이 (die) 에서 재료를 주조함으로써 형성되는 기판과 같은 사전-형성된 가요성 기판 상에 프린팅할 수 있다.The backplane 1200 may be a pre-formed backplane or may be an original flat backplane that is curved in the configuration shown. The backplane may also be attached to the curved surface. The backplane may print on a pre-formed flexible substrate, such as, for example, a substrate that is formed by casting a material on a die.

도 14 에 도시된 바람직한 디스플레이를 형성하기 위해, 캡슐화 전기-광학 재료는 백플레인 (1200) 의 표면 상에 스프레잉 또는 프린팅된다. 대부분의 경우에, 완성된 전기-광학 매체층 (1202) 은 간섭층을 형성하도록 건조 또는 경화될 필요가 있을 것이다. 캡슐화 전기-광학 재료는 예를 들어, 슬러리 또는 에어로졸 (aerosol) 의 형태와 같이 습식 또는 건식 형태에서 스프레잉 또는 프린팅될 수 있다. 전기-광학 재료의 단일 또는 다중 층은, 최종층이 건조 또는 경화되기 전에 백플레인 (1200) 에 부착될 수 있다. 부가적으로, 낮은 스트레스 하에서 채워진 수지 또는 다른 폴리머 바인더는, 코팅의 틈 (void) 을 채우거나 코팅 표면을 부분적으로 평평하게 하도록 건조 또는 경화하기 전 또는 후에 부착되어 질 수 있다.To form the preferred display shown in FIG. 14, encapsulated electro-optical material is sprayed or printed onto the surface of the backplane 1200. In most cases, the finished electro-optic media layer 1202 will need to be dried or cured to form an interference layer. The encapsulated electro-optic material can be sprayed or printed in wet or dry form, for example in the form of a slurry or aerosol. Single or multiple layers of electro-optic material may be attached to the backplane 1200 before the final layer is dried or cured. Additionally, resins or other polymeric binders filled under low stress may be attached before or after drying or curing to fill voids in the coating or partially level the coating surface.

전기-광학 매체층 (1202) 의 형성이 종료된 후, 광-투광성 전기적-도전층 (1204) 은 예를 들어 슬러리 또는 에어로졸의 형태인 습식 또는 건식 형태에 스프레잉 또는 프린팅될 수 있는, 적당한 재료를 스프레잉 또는 프린팅함으로써 그 위에 겹쳐 놓인다. 몇몇 경우에, 재료의 건조 또는 경화는 간섭층을 형성하도록 요구될 수 있다. 유사하게, 전기적-도전층 (1204) 의 형성이 종료된 후, 광-투광성 캡슐화제층 (1206) 은 예를 들어 슬러리 또는 에어로졸의 형태인 습식 또는 건식 형태에 스프레잉 또는 프린팅될 수 있는, 적당한 재료를 스프레잉 또는 프린팅함으로써 그 위에 겹쳐 놓인다. 몇몇 경우에, 재료의 건조 또는 경화는 간섭층을 형성하도록 요구될 수 있다. 마지막으로, 낮은 스트레스 에지 씰링 캡슐화제 (도시되지 않음) 은 습기 또는 유입 가스로 부터 디스플레이 재료를 보호하거나 디스플레이를 주변상 안정화하도록 디스플레이의 에지 상에 스프레잉 또는 프린 팅될 수 있다.After the formation of the electro-optic media layer 1202 is complete, the light-transmissive electro-conductive layer 1204 can be sprayed or printed in wet or dry form, for example in the form of a slurry or aerosol. Is superimposed on it by spraying or printing. In some cases, drying or curing of the material may be required to form the interference layer. Similarly, after the formation of the electrically-conductive layer 1204 is complete, the light-transmissive encapsulant layer 1206 may be sprayed or printed in wet or dry form, for example in the form of a slurry or aerosol. It is superimposed on it by spraying or printing the material. In some cases, drying or curing of the material may be required to form the interference layer. Finally, a low stress edge sealing encapsulant (not shown) can be sprayed or printed onto the edge of the display to protect the display material from moisture or inlet gas or to stabilize the display peripherally.

바람직한 위에서 설명한 본 발명의 2 차원-굴곡된 프로세스는 사전-형성된 굴곡된 백플레인 상에 직접 디스플레이의 각각의 층을 코팅함으로써, 재료 스트레스, 뒤틀림, 및 그로 인한 디스플레이 비-균일성은 후속 작동 및 저장 중에 감소된다는 장점을 가진다. 또한 본 방법은 초-박 전기-광학 디스플레이의 제조를 가능하도록 평평한 기판 상의 사용이 적합하다. 프로세스의 모든 단계는 제조에서 연속적인 방법으로 수행될 수 있고, 본 방법은 큰 재료 절약으로 인한 정각 디스플레이에 저-비용 조립 프로세스 및 스프레이 코팅기 및 경화용 적외선 램프와 같은, 단순한 웹-기반 또는 시트-기반의 제조 장치의 사용을 제공한다.The preferred two-dimensional-bend process of the present invention described above coats each layer of the display directly on a pre-formed curved backplane, thereby reducing material stress, distortion, and thereby display non-uniformity during subsequent operation and storage. Has the advantage of being. The method is also suitable for use on flat substrates to enable the manufacture of ultra-thin electro-optic displays. All steps of the process can be performed in a continuous manner in manufacturing, and the method is simple web-based or sheet-like, such as low cost assembly processes and spray coating machines and curing infrared lamps for on-time displays due to large material savings. Provides the use of a manufacturing device based.

본 발명이 주로 캡슐화 전기영동 매체의 사용에 관련하여 설명되었지만, 이전에 설명한 전기-광학 매체의 다른 어떤 유형도 선택적으로 사용될 수 있다.Although the present invention has been primarily described in connection with the use of encapsulated electrophoretic media, any other type of electro-optical media described previously may optionally be used.

도 1 은 본 발명의 제 1 패턴화 금속 포일 백플레인의 개략적인 단면도이다.1 is a schematic cross-sectional view of a first patterned metal foil backplane of the present invention.

도 2 는 본 발명의 제 2 패턴화 금속 포일 백플레인의 개략적인 단면도이다.2 is a schematic cross-sectional view of a second patterned metal foil backplane of the present invention.

도 3 및 4 는 본 발명의 제 3 및 4 패턴화 금속 포일 백플레인의 개략적인 평면도이다.3 and 4 are schematic plan views of third and fourth patterned metal foil backplanes of the present invention.

도 5a 내지 5d 는 본 발명의 도전성 비아 백플레인의 형성에서 상이한 단계를 도시하는 개략적인 단면도이다.5A-5D are schematic cross-sectional views illustrating different steps in the formation of the conductive via backplane of the present invention.

도 6 은 본 발명의 하나의 제어 전압 도전층 백플레인의 트랜지스터의 개략적인 단면도이다.6 is a schematic cross-sectional view of a transistor of one control voltage conductive layer backplane of the present invention.

도 7 은 본 발명의 메사 프로세스에 의해 준비되는 백플레인의 부분의 개략적인 단면도이다. 7 is a schematic cross-sectional view of a portion of a backplane prepared by the mesa process of the present invention.

도 8a 및 8b 는 본 발명의 메사의 에지가 언더컷팅되는 제 2 메사 프로세스에서 상이한 단계를 도시하는 개략적인 단면도이다.8A and 8B are schematic cross-sectional views showing different steps in a second mesa process in which the edge of the mesa of the present invention is undercut.

도 9 는 본 발명의 스티칭 가능한 디스플레이의 개략적인 평면도이다.9 is a schematic plan view of the stitchable display of the present invention.

도 10 은 도 9 에 도시된 스티칭 가능한 디스플레이의 개략적인 단면도이다.FIG. 10 is a schematic cross-sectional view of the stitchable display shown in FIG. 9.

도 11 내지 13 은 본 발명의 제 1 1 차원-굴곡된 프로세스에서 상이한 단계를 도시하는 개략적인 단면도이다.11-13 are schematic cross-sectional views showing different steps in the first one-dimensionally curved process of the present invention.

도 14 는 본 발명의 2D-굴곡된 프로세스의 개략적인 쓰리 쿼터도 (three quarter view) 이다.14 is a schematic three quarter view of the 2D-bent process of the present invention.

Claims (4)

금속 기판을 코팅하는 폴리머 재료 상에 복수의 전자 부품을 형성하는 프로세스로서, A process of forming a plurality of electronic components on a polymer material that coats a metal substrate, 상기 프로세스는 상기 금속 기판 상에 복수의 폴리머 재료 개별 영역을 형성하고, 그 후 상기 폴리머 재료의 개별 영역 상에 상기 복수의 전자 부품을 형성하는 단계를 포함하는, 복수의 전자 부품을 형성하는 프로세스.The process includes forming a plurality of discrete regions of polymer material on the metal substrate, and then forming the plurality of electronic components on the discrete regions of polymer material. 제 1 항에 있어서,The method of claim 1, 상기 폴리머 재료의 연속층은 상기 금속 기판상에 형성되고, 그 후 이 연속층이 분리되어 상기 폴리머 재료 개별 영역을 형성하는, 복수의 전자 부품을 형성하는 프로세스.Wherein the continuous layer of polymer material is formed on the metal substrate, and then the continuous layer is separated to form the individual regions of polymer material. 제 1 항에 있어서,The method of claim 1, 상기 폴리머 재료 개별 영역의 하나 이상의 에지 (edge) 부분은 언더컷팅 (undercut) 되는, 복수의 전자 부품을 형성하는 프로세스.Wherein one or more edge portions of the discrete regions of polymeric material are undercut. 제 3 항에 있어서,The method of claim 3, wherein 상기 폴리머 재료의 개별 영역의 상기 에지의 언더컷팅은 에칭 단계에 의해 성취되는, 복수의 전자 부품을 형성하는 프로세스.The undercutting of the edges of the individual regions of the polymeric material is achieved by an etching step.
KR1020097021931A 2002-11-26 2003-11-26 Flexible electronic circuits and displays KR100985418B1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US31973202P 2002-11-26 2002-11-26
US60/319,732 2002-11-26
US48139603P 2003-09-18 2003-09-18
US60/481,396 2003-09-18

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020097008077A Division KR100955438B1 (en) 2002-11-26 2003-11-26 Flexible electronic circuits and displays

Publications (2)

Publication Number Publication Date
KR20090115896A KR20090115896A (en) 2009-11-09
KR100985418B1 true KR100985418B1 (en) 2010-10-05

Family

ID=32396748

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020097008077A KR100955438B1 (en) 2002-11-26 2003-11-26 Flexible electronic circuits and displays
KR1020097021931A KR100985418B1 (en) 2002-11-26 2003-11-26 Flexible electronic circuits and displays
KR1020057009457A KR20050086839A (en) 2002-11-26 2003-11-26 Flexible electronic circuits and displays

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020097008077A KR100955438B1 (en) 2002-11-26 2003-11-26 Flexible electronic circuits and displays

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057009457A KR20050086839A (en) 2002-11-26 2003-11-26 Flexible electronic circuits and displays

Country Status (5)

Country Link
EP (1) EP1565785A2 (en)
JP (6) JP4885541B2 (en)
KR (3) KR100955438B1 (en)
AU (1) AU2003293161A1 (en)
WO (1) WO2004049045A2 (en)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7327511B2 (en) 2004-03-23 2008-02-05 E Ink Corporation Light modulators
JP4806634B2 (en) 2003-08-19 2011-11-02 イー インク コーポレイション Electro-optic display and method for operating an electro-optic display
EP2487674B1 (en) 2003-11-05 2018-02-21 E Ink Corporation Electro-optic displays
WO2005054933A2 (en) 2003-11-26 2005-06-16 E Ink Corporation Electro-optic displays with reduced remnant voltage
JP2006119495A (en) * 2004-10-25 2006-05-11 Toppan Printing Co Ltd Electronic display
WO2006129232A2 (en) * 2005-05-31 2006-12-07 Koninklijke Philips Electronics N.V. Flexible display device
KR100879207B1 (en) * 2005-12-30 2009-01-16 주식회사 엘지화학 Flexible display apparatus and method for manufacturing the same
US7733554B2 (en) * 2006-03-08 2010-06-08 E Ink Corporation Electro-optic displays, and materials and methods for production thereof
GB0612777D0 (en) * 2006-06-28 2006-08-09 Polymertronics Ltd Multi-layered ultra-violet cured organic electronic device
KR101359916B1 (en) * 2007-05-08 2014-02-10 삼성디스플레이 주식회사 Flexible method of manufacturing display device
KR101483193B1 (en) * 2008-04-22 2015-01-16 주성엔지니어링(주) Method for manufacturing thin film pattern and optical device using the same
JP2011013554A (en) * 2009-07-03 2011-01-20 Takao Hayashi Electronic paper, appearance variable device, appearance variable structure
JP5757083B2 (en) 2010-12-01 2015-07-29 セイコーエプソン株式会社 Thin film transistor forming substrate, semiconductor device, electric device
KR101878251B1 (en) * 2011-04-08 2018-07-13 삼성전자주식회사 Bending sensor and fabrication method thereof
WO2018130278A1 (en) * 2017-01-11 2018-07-19 Applied Materials, Inc. Method and apparatus for processing a substrate
CN106935720B (en) * 2017-03-13 2019-06-14 京东方科技集团股份有限公司 Display base plate, display panel, display equipment and the method for manufacturing it
JP2019078793A (en) * 2017-10-20 2019-05-23 株式会社ジャパンディスプレイ Display
TWI754442B (en) * 2019-11-04 2022-02-01 美商電子墨水股份有限公司 Three-dimensional, color-changing objects including a light-transmissive substrate and an electrophoretic medium

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020003067A (en) * 2000-06-30 2002-01-10 박종섭 Method for forming semiconductor memory device capable of preventing loss of glue layer during wet cleaning process
KR100502091B1 (en) * 1998-04-10 2005-11-23 삼성전자주식회사 Liquid crystal display using organic insulating film and manufacturing method thereof

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5346848U (en) * 1976-09-25 1978-04-20
JPS552240A (en) * 1978-06-19 1980-01-09 Matsushita Electric Ind Co Ltd Electrochromic display device
JPS5782883A (en) * 1980-11-12 1982-05-24 Ricoh Watch Package of liquid crystal indicator
JPH0633107B2 (en) * 1983-12-28 1994-05-02 富士写真フイルム株式会社 Packaging material
JP2551794B2 (en) * 1987-11-28 1996-11-06 エヌオーケー株式会社 Electrophoretic display device and method of manufacturing the same
JPH01166018A (en) * 1987-12-22 1989-06-29 Matsushita Electric Ind Co Ltd Curved liquid crystal panel and its production
JPH0736346Y2 (en) * 1990-11-27 1995-08-16 スタンレー電気株式会社 Curved display panel device
KR960002202B1 (en) * 1991-02-04 1996-02-13 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 Method of manufacturing liquid crystal electro-optical devices
US5288541A (en) * 1991-10-17 1994-02-22 International Business Machines Corporation Method for metallizing through holes in thin film substrates, and resulting devices
JPH06202567A (en) * 1992-12-28 1994-07-22 Iwasaki Electric Co Ltd El display device
JPH07175090A (en) * 1993-12-21 1995-07-14 Nikon Corp Electrochromic ophthalmic lens
JPH08211406A (en) * 1995-02-02 1996-08-20 A G Technol Kk Active matrix display element
JPH09179106A (en) * 1995-12-21 1997-07-11 Dainippon Printing Co Ltd Substrate for thin display, film liquid crystal display and field emission display using the same
JPH10265572A (en) * 1996-02-13 1998-10-06 Nitto Denko Corp Circuit board, suspension board with circuit and their production
US5825526A (en) * 1996-04-24 1998-10-20 Minnesota Mining And Manufacturing Company Tape for use in manufacturing electrochromic devices
US6067185A (en) * 1997-08-28 2000-05-23 E Ink Corporation Process for creating an encapsulated electrophoretic display
JP2000098930A (en) * 1998-06-10 2000-04-07 Matsushita Electric Ind Co Ltd Display device
US6127725A (en) * 1998-08-03 2000-10-03 Harris; Ellis D. Thin film electronics on insulator on metal
JP2000066248A (en) * 1998-08-18 2000-03-03 Sony Corp Electrophoretic display device
JP2000098349A (en) * 1998-09-18 2000-04-07 Casio Comput Co Ltd Film display device
JP2000122571A (en) * 1998-10-16 2000-04-28 Noritake Co Ltd Tile type picture display device
KR100295111B1 (en) * 1998-11-26 2001-07-12 구자홍 Printed Circuit Board Integrated Plasma Display
US6506438B2 (en) * 1998-12-15 2003-01-14 E Ink Corporation Method for printing of transistor arrays on plastic substrates
US6312304B1 (en) * 1998-12-15 2001-11-06 E Ink Corporation Assembly of microencapsulated electronic displays
JP2000231621A (en) * 1999-02-12 2000-08-22 Hitachi Ltd Ic card
JP3815102B2 (en) * 1999-02-15 2006-08-30 セイコーエプソン株式会社 Liquid crystal display
JP2000286549A (en) * 1999-03-24 2000-10-13 Fujitsu Ltd Manufacture of substrate provided with via connection
JP2001133761A (en) * 1999-11-04 2001-05-18 Toshiba Corp Liquid crystal display device and organic led device
JP4338849B2 (en) * 1999-11-04 2009-10-07 三菱樹脂株式会社 IC card
US6456272B1 (en) * 1999-11-12 2002-09-24 Xerox Corporation Field addressed displays using charge discharging in conjunction with charge retaining island structures
JP4296668B2 (en) * 2000-01-31 2009-07-15 コニカミノルタホールディングス株式会社 Reversible image display method
JP2003531487A (en) * 2000-04-18 2003-10-21 イー−インク コーポレイション Process for manufacturing thin film transistor
JP2002014377A (en) * 2000-04-25 2002-01-18 Fuji Xerox Co Ltd Image display medium
JP2002072911A (en) * 2000-08-28 2002-03-12 Canon Inc Display device
TWI304909B (en) * 2000-10-04 2009-01-01 Matsushita Electric Ind Co Ltd
JP2002116454A (en) * 2000-10-10 2002-04-19 Seiko Epson Corp Liquid crystal device and electronic equipment
GB2367788A (en) * 2000-10-16 2002-04-17 Seiko Epson Corp Etching using an ink jet print head
JP2002287121A (en) * 2001-03-26 2002-10-03 Sumitomo Bakelite Co Ltd Substrate for reflective liquid crystal display
US6864435B2 (en) * 2001-04-25 2005-03-08 Alien Technology Corporation Electrical contacts for flexible displays
KR20030017748A (en) 2001-08-22 2003-03-04 한국전자통신연구원 Organic electroluminescene having organic field effect transistor and organic light-emitting diode and method for fabricating the same
JP4567941B2 (en) * 2001-12-28 2010-10-27 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device and method for manufacturing display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100502091B1 (en) * 1998-04-10 2005-11-23 삼성전자주식회사 Liquid crystal display using organic insulating film and manufacturing method thereof
KR20020003067A (en) * 2000-06-30 2002-01-10 박종섭 Method for forming semiconductor memory device capable of preventing loss of glue layer during wet cleaning process

Also Published As

Publication number Publication date
JP6407321B2 (en) 2018-10-17
WO2004049045A2 (en) 2004-06-10
KR20090043615A (en) 2009-05-06
KR100955438B1 (en) 2010-05-04
JP4885541B2 (en) 2012-02-29
JP2006508406A (en) 2006-03-09
JP2013140377A (en) 2013-07-18
JP2017090933A (en) 2017-05-25
AU2003293161A1 (en) 2004-06-18
EP1565785A2 (en) 2005-08-24
KR20090115896A (en) 2009-11-09
JP2011103000A (en) 2011-05-26
AU2003293161A8 (en) 2004-06-18
WO2004049045A3 (en) 2004-10-07
JP5758419B2 (en) 2015-08-05
JP2016042207A (en) 2016-03-31
KR20050086839A (en) 2005-08-30
JP2014238582A (en) 2014-12-18

Similar Documents

Publication Publication Date Title
US7893435B2 (en) Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough
JP6407321B2 (en) Flexible electronic circuit and display
US8441716B2 (en) Electro-optic displays, and color filters for use therein
US10446585B2 (en) Multi-layer expanding electrode structures for backplane assemblies
US20170052422A1 (en) Flexible electronic circuits and displays
EP1573389B1 (en) Backplanes for electro-optic displays
JP4460150B2 (en) A new addressing scheme for electrophoretic displays.
US20050190137A1 (en) Backplanes for electro-optic displays
JP2006508406A5 (en)
EP3103113A1 (en) Electro-optic display backplane structures
TWI795334B (en) Method for producing a display and method of integrating electrophoretic displays
CN101382719B (en) Electro-optic displays
CN102033385A (en) Electro-optic displays
TWI782727B (en) Front plane laminates with outer surface electrical connections
KR20140006326A (en) Electrophoretic display device and manufacturing method thereof
JP2019032531A (en) Multi-layer expanding electrode structures for backplane assemblies

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130612

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150624

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 10