KR100984433B1 - 반도체 발광 소자 및 그 제조 방법 - Google Patents

반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100984433B1
KR100984433B1 KR1020087031739A KR20087031739A KR100984433B1 KR 100984433 B1 KR100984433 B1 KR 100984433B1 KR 1020087031739 A KR1020087031739 A KR 1020087031739A KR 20087031739 A KR20087031739 A KR 20087031739A KR 100984433 B1 KR100984433 B1 KR 100984433B1
Authority
KR
South Korea
Prior art keywords
layer
side electrode
type semiconductor
light emitting
semiconductor light
Prior art date
Application number
KR1020087031739A
Other languages
English (en)
Other versions
KR20090015998A (ko
Inventor
유끼오 샤꾸다
Original Assignee
로무 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로무 가부시키가이샤 filed Critical 로무 가부시키가이샤
Publication of KR20090015998A publication Critical patent/KR20090015998A/ko
Application granted granted Critical
Publication of KR100984433B1 publication Critical patent/KR100984433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2499—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids
    • H01L2224/24996—Auxiliary members for HDI interconnects, e.g. spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/24998—Reinforcing structures, e.g. ramp-like support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting a build-up interconnect during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

반도체 발광 소자 (A)는, n형 반도체층(2), p형 반도체층(4), 및, 이들 반도체층(2, 4) 사이에 끼워진 활성층(3)을 포함하고 있다. 또한, 반도체 발광 소자 (A)는, n형 반도체층(2)에 접하는 n측 전극(5)과, p형 반도체층(4)에 접하는 p측 전극(6)을 포함한다. n형 반도체층(2) 및 p형 반도체층(4)은 절연층(7)에 의해 덮어져 있다. 또한, 절연층(7)은, n측 전극(5) 및 p측 전극(6)을 부분적으로 덮고 있고, 각 전극(5, 6)의 일부는 노출시켜져 있다. n측 전극(5)은, Al로 이루어지고 또한 n형 반도체층(2)과 접하는 제1층(51)과, 이 제1층(51) 위에 형성되고, 또한 Ni, W, Zr 및 Pt 중 어느 하나로 이루어지는 제2층(52)에 의해 구성되어 있다. p측 전극(6)은, Au로 이루어지고 또한 p형 반도체층(4)과 접하는 제1층(61)과, 이 제1층(61) 위에 형성되고, 또한 Ni, W, Zr 및 Pt 중 어느 하나로 이루어지는 제2층(62)에 의해 구성되어 있다.
반도체층, 전극, 반도체 발광 소자, 배선, 절연층

Description

반도체 발광 소자 및 그 제조 방법 {SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING SAME}
본 발명은, 반도체 발광 소자 및 그 제조 방법에 관한 것이다.
종래, 반도체 발광 소자로서 반도체 레이저나 발광 다이오드 등이 알려져 있다(예를 들면, 하기의 특허 문헌 1 참조). 일반적으로, 반도체 발광 소자는, 전력 절약 또한 고휘도라고 하는 특징을 갖고 있으며, 예를 들면 액정 표시 장치의 광원으로서 이용된다.
[특허 문헌 1] 일본 특허 공개 2003-243773호 공보
도 10은, 종래의 반도체 발광 소자의 일례를 도시하고 있다. 도시된 반도체 발광 소자 X에서는, 기판(101) 위에, n-GaN층(102), 활성층(103), 및 p-GaN층(104)이 적층되어 있다. n-GaN층(102) 및 p-GaN층(104)은, 절연층(107)에 의해 덮어져 있다. 절연층(107)은, 예를 들면 SiO2로 이루어지고, 2개의 개구(107a)가 형성되어 있다. 이들 개구(107a)는, n-GaN층(102) 및 p-GaN층(104)을 부분적으로 노출시키고 있다. n-GaN층(102) 및 p-GaN층(104)에는, 개구(107a)를 통하여 배선(108)이 각각 접속되어 있다. 배선(108)은, n-GaN층(102) 또는 p-GaN층(104)에 접하는 Ni 층(108a)과, Ni층(108) 위에 형성된 Au층(108b)으로 이루어진다.
상기 반도체 발광 소자 X에는, 이하에 설명하는 바와 같은 문제가 있었다. 즉, 반도체 발광 소자 X의 제조 공정에서는, 개구(107a)의 형성은, n-GaN층(102) 및 p-GaN층(104)을 덮는 절연층에 대하여 에칭을 실시함으로써 행해진다. 이 때, n-GaN층(102) 및 p-GaN층(104)이, 에칭에 의한 손상을 받는다. 이 때문에, 이들 각 층과 배선(108)의 계면에서의 전기 저항이 커져, 반도체 발광 소자 X의 구동 전압이 부당하게 높아진다.
상기 문제에 대처하기 위한 방책 중 하나로서, 예를 들면 Au로 이루어지는 중계 전극(도시 생략)을 각 개구(107a) 내에 형성해 두고, 그 후에 배선(108)을 형성하는 것이 생각된다. 이 경우, 해당 중계 전극에 의해, n-GaN층(102) 혹은 p-GaN층(104)과 배선(108)의 도통 상태가 양호하게 되는 것이 기대된다.
그러나, 그 한편으로 다른 문제가 생길 수 있다. 즉, 배선(108)의 형성을 높은 분위기 온도하에서 행한 경우, 상기 중계 전극으로부터 절연층(107)으로 Au가 확산하게 될 우려가 있다. 그 결과, 절연층(107)의 적어도 일부분이 도전성을 갖게 되어, 누설 전류가 커지게 된다고 하는 문제가 있다.
본 발명은, 전술한 사정하에서 안출된 것이다. 그래서 본 발명은, 구동 전압의 증대를 방지하고 또한 누설 전류를 억제하는 것이 가능한 반도체 발광 소자를 제공하는 것을 그 과제로 한다.
본 발명의 제1 측면에 의해 제공되는 반도체 발광 소자는, n형 반도체층 및 p형 반도체층과, 상기 n형 반도체층 및 상기 p형 반도체층 사이에 끼워진 활성층과, 상기 n형 반도체층과 접하는 n측 전극과, 상기 p형 반도체층과 접하는 p측 전극과, 상기 n형 반도체층 및 상기 p형 반도체층을 덮고, 또한 상기 n측 전극 및 상기 p측 전극의 일부씩을 노출시키는 절연층을 구비한다. 상기 n측 전극은, Al로 이루어지고 또한 상기 n형 반도체층과 접하는 제1층과, 이 제1층 위에 형성되고, 또한 Ni, W, Zr 및 Pt 중 어느 하나로 이루어지는 제2층에 의해 구성되어 있다. 상기 p측 전극은, Au로 이루어지고 또한 상기 p형 반도체층과 접하는 제1층과, 이 제1층 위에 형성되고, 또한 Ni, W, Zr 및 Pt 중 어느 하나로 이루어지는 제2층에 의해 구성되어 있다.
이러한 구성에 따르면, 이하와 같은 기술적 효과를 향수할 수 있다. 즉, 상기 n측 전극 및 상기 p측 전극을 형성한 후에, 상기 절연층에 대하여 에칭을 실시하는 경우, 각 전극 중의 상기 제2층만이 에칭에 노출된다. 한편, 이 제2층은, Ni, W, Zr 또는 Pt로 이루어지기 때문에, 에칭에 의해 그 표면이 과대하게 거칠게 되는 일이 없다. 그 때문에, 각 전극 및 이것과 도통하는 부재의 계면에서의 저항을 작게 하는 것이 가능하여, 반도체 발광 소자를 낮은 전압으로 구동할 수 있다. 또한, 각 전극에서, 제1층의 상면 전체를 제2층에 의해 덮는 것이 가능하다. 이 경우, 각 전극에서, 상기 절연층과 접하는 부분의 대부분을 제2층으로 하는 것이 가능하다(예를 들면, 제1층의 두께를 적절하게 얇게 하면 됨). 상기 제2층을 형성하는 Ni, W, Zr, 또는 Pt는, Au와는 달리 상기 절연층에 대하여 확산되기 어렵다. 따라서, 상기 절연층이 부당하게 도체화하는 것을 방지할 수 있어, 상기 반도체 발광 소자의 누설 전류를 억제할 수 있다.
바람직하게는, 본 발명의 반도체 발광 소자는, 상기 n측 전극(또는 p측 전극)에 접하는 배선을 더 구비한다. 이 배선은, 제1층과 이 제1층 위에 형성된 제2층을 포함하고 있고, 배선의 그 제1층은, 상기 n측 전극(또는 p측 전극)의 상기 제2층에 접함과 함께, 상기 n측 전극(또는 p측 전극)의 상기 제2층과 동일한 재질로 이루어진다. 또한, 상기 배선의 제2층은 Au로 이루어진다. 이러한 구성에 따르면, 상기 n측 전극 또는 p측 전극과 상기 배선은, 서로 동일한 재질로 이루어지는 부분에서 접합된다. 이에 의해, 이종 금속끼리 접합되는 경우와 비교하여, 상기 각 전극과 상기 배선의 계면에서의 저항을 더욱 작게 할 수 있다.
본 발명의 제2 측면에 따르면, n형 반도체층과, p형 반도체층과, 이들 n형 반도체층 및 p형 반도체층 사이에 끼워진 활성층을 구비하는 반도체 발광 소자의 제조 방법이 제공된다. 이 제조 방법은, 상기 n형 반도체층과 접하는 n측 전극을 형성하고, 상기 p형 반도체층과 접하는 p측 전극을 형성하고, 상기 n형 반도체층, 상기 p형 반도체층, 상기 n측 전극 및 상기 p측 전극을 덮는 절연층을 형성하고, 상기 절연층에 대하여 에칭을 실시함으로써, 상기 n측 전극 및 상기 p측 전극의 일부씩을 노출시키는, 각 공정을 포함하고 있다. 상기 n측 전극의 형성은, 상기 n형 반도체층 위에 Al로 이루어지는 제1층을 형성하고, 또한 이 제1층 위에 Ni, W, Zr 및 Pt 중 어느 하나로 이루어지는 제2층을 형성함으로써 행해진다. 상기 p측 전극의 형성은, 상기 p형 반도체층 위에 Au로 이루어지는 제1층을 형성하고, 또한 이 제1층 위에 Ni, W, Zr 및 Pt 중 어느 하나로 이루어지는 제2층을 형성함으로써 행해진다.
이러한 구성에 따르면, 상기 에칭에서는, 상기 n측 전극 및 상기 p측 전극 중 상기 제2층만이 에칭에 노출된다. 상기 제2층은, Ni, W, Zr, 또는 Pt로 이루어지기 때문에, 에칭에 의해 그 표면이 과대하게 거칠게 되는 일이 없다. 따라서, 상기 n측 전극 및 상기 p측 전극과, 이들과 도통하는 부재와의 계면에서의 저항을 작게 하는 것이 가능하여, 해당 반도체 발광 소자를 낮은 전압으로 구동하는 것이 가능하게 된다.
본 발명의 그 밖의 특징 및 이점은, 첨부 도면을 참조하여 이하에 행하는 상세한 설명에 의해, 보다 분명하게 될 것이다.
도 1은 본 발명에 기초하는 반도체 발광 소자의 일례를 도시하는 주요부 단면도.
도 2는 상기 반도체 발광 소자의 제조 방법의 일 공정을 도시하는 단면도로서, 기판 위에 반도체층을 적층시킨 상태를 도시하는 도면.
도 3은 상기 제조 방법의 다른 일 공정을 도시하는 단면도로서, n측 전극 및 p측 전극이 형성된 상태를 도시하는 도면.
도 4는 상기 제조 방법의 다른 일 공정을 도시하는 단면도로서, 절연층이 형성된 상태를 도시하는 도면.
도 5는 상기 제조 방법의 다른 일 공정을 도시하는 단면도로서, 절연층에 에칭을 실시하는 모습을 도시하는 도면.
도 6은 도 1에 도시하는 반도체 발광 소자와 비교예 1, 2의 순방향 전압-전류 특성을 나타내는 그래프.
도 7은 도 1에 도시하는 반도체 발광 소자의 순방향 전압-전류 특성을 나타내는 그래프.
도 8은 비교예 2의 순방향 전압-전류 특성을 나타내는 그래프.
도 9는 도 1에 도시하는 반도체 발광 소자를 이용한 발광 장치의 일례를 도시하는 주요부 평면도.
도 10은 종래의 반도체 발광 소자의 일례를 도시하는 주요부 단면도.
<발명을 실시하기 위한 최선의 형태>
이하, 본 발명의 바람직한 실시 형태에 대하여, 도면을 참조하여 구체적으로 설명한다.
도 1은, 본 발명에 기초하는 반도체 발광 소자의 일례를 도시하고 있다. 도시된 반도체 발광 소자 A는, 기판(1) 위에 형성되어 있고, n-GaN층(2), 활성층(3), p-GaN층(4), n측 전극(5), p측 전극(6), 절연층(7), 및 배선(8)을 구비하고 있다. 반도체 발광 소자 A는, 절연층(7)을 투과하여 광을 출사하는 구성으로 되어 있다.
기판(1)은, 예를 들면 사파이어제이며, n-GaN층(2), 활성층(3), 및 p-GaN층(4) 등을 지지한다. 기판(1)의 두께는, 예를 들면 350㎛ 정도로 된다.
n-GaN층(2)은, GaN에 Si가 도프된 층이다. n-GaN층(2)의 두께는, 예를 들면 3.5㎛ 정도이다. 기판(1)과 n-GaN층(2) 사이에는, 버퍼층(21) 및 언도프 GaN층(22)이 적층되어 있다. 이들 버퍼층(21) 및 언도프 GaN층(22)은, 기판(1)과 n- GaN층(2)와의 격자 왜곡을 완화하기 위한 것이다. 버퍼층(21) 및 언도프 Gan층(22)의 두께는, 각각 0.05㎛, 2.0㎛ 정도로 된다.
활성층(3)은, 다중 양자 웰(MQW) 구조를 갖고 있다. 활성층(3)에서는, 전자와 정공이 재결합하여 광이 발해짐과 함께, 그 광의 증폭이 행해진다. 이 때의 전자는 n측 전극(5)으로부터 공급되고, 정공은 p측 전극(6)으로부터 공급된다. 활성층(3)은, 복수의 InGaN층과 복수의 GaN층이 교대로 적층되어 있다. 각 InGaN층은, In의 조성비가 예를 들면 15% 정도이다. 그 때문에, InGaN층은, n-GaN층(2)보다도 밴드갭이 작아져, 활성층(3)에서의 웰층으로서 기능한다. 또한, 상기 각 GaN층은, 활성층(3)에서의 배리어층이다. 활성층(3)을 구성하는 InGaN층의 수 및 GaN층의 수는, 예를 들면 3∼7의 범위이다. 또한, 활성층(3)의 두께는, 예를 들면 0.1㎛ 정도이다.
p-GaN층(4)은, GaN에 Mg가 도프된 층이다. p-GaN층(4)의 두께는, 예를 들면 0.1㎛ 정도이다.
n측 전극(5)은, n-GaN층(2) 위에 형성되어 있다. n측 전극(5)은, 활성층(3)을 향하여 전자를 공급하기 위한 것으로, Al층(제1층)(51) 및 Ni층(제2층)(52)으로 이루어지는 적층 구조로 되어 있다. Al층(51)은, n-GaN층(2)에 접해 있고, 그 두께가 4000Å 정도로 되어 있다. Ni층(52)은 Al층(51) 위에 형성되어 있고, 그 두께가 500Å 정도로 되어 있다. 또한, Ni층(52) 대신에, 제2층을 W, Zr, 또는 Pt로 이루어지는 구성으로 하여도 된다.
p측 전극(6)은, p-GaN층(4) 위에 형성되어 있다. p측 전극(6)은, 활성층(3) 을 향하여 정공을 공급하기 위한 것으로, Au층(제1층)(61) 및 Ni층(제2층)(62)으로 이루어진다. Au층(61)은, p-GaN층(4)에 접해 있고, 그 두께가 4000Å 정도로 되어 있다. Ni층(62)은 Au층(61) 위에 형성되어 있고, 그 두께가 500Å 정도로 되어 있다. 바람직하게는, Ni층(62)은 Au층(61)의 상면 전체를 덮는 구성으로 된다. 또한, Ni층(62) 대신에, 제2층을 W, Zr, 또는 Pt로 이루어지는 구성으로 하여도 된다. 본 발명에서는, n측 전극(5)의 제2층과 p측 전극(6)의 제2층은, 동일한 재질로 하는 것이 바람직하다.
절연층(7)은, 예를 들면 SiO2로 이루어지고, n-GaN층(2) 및 p-GaN층(4)을 덮고 있다. 절연층(7)에는, 2개의 개구(7a)가 형성되어 있다. 각 개구(7a) 내에는, 상기 n측 전극(5) 또는 p측 전극(6)이 설치되어 있고, 각 전극의 상면이 부분적으로 절연층(7)으로부터 노출되어 있다.
배선(8)은, 반도체 발광 소자 A와 이것과 인접하는 다른 반도체 발광 소자를 도통시키거나, 도면 외의 단자와 반도체 발광 소자 A를 도통시키거나 하기 위한 것이다. 배선(8)은, Ni층(제1층)(81) 및 Au층(제2층)(82)으로 이루어진다. Ni층(81)은, n측 전극(5)의 Ni층(52), 또는 p측 전극(6)의 Ni층(62)과 접해 있고, Ni층(52, 62)과 동일한 재질로 되어 있다. Au층(82)은, Ni층(81) 위에 형성되어 있다. Ni층(81) 및 Au층(82)의 두께는, 각각 500Å 정도 및 8000Å 정도로 되어 있다. 배선(8)의 제1층의 재질은, 그 배선과 접하는 p측 전극(5) 또는 n측 전극(6)의 제2층의 재질과 동일하게 하는 것이 바람직하다.
다음으로, 반도체 발광 소자 A의 제조 방법의 일례에 대하여, 도 2∼도 5를 참조하면서, 이하에 설명한다.
우선, 도 2에 도시한 바와 같이, 기판(1) 위에 버퍼층(21), 언도프 GaN층(22), n-GaN층(2), 활성층(3), 및 p-GaN층(4)을 적층한다. 이들 층의 형성은, 예를 들면 유기 금속 기상 성장법(MOCVD)에 따른다.
다음으로, 도 3에 도시한 바와 같이, n측 전극(5) 및 p측 전극(6)을 형성한다. 구체적으로는, 예를 들면 증착법 및 리프트 오프의 방법을 이용하여, Al층(51), Au층(61), 및 Ni층(52, 53)을 형성한다. 이 때, Al층(51), Au층(61)의 두께를 4000Å로 하고, Ni층(52, 53)의 두께를 500Å로 한다.
다음으로, 도 4에 도시한 바와 같이, n-GaN층(2), p-GaN층(4), n측 전극(5), 및 p측 전극(6)을 덮도록, 절연층(7A)을 형성한다. 절연층(7A)의 형성은, 예를 들면 SiO2를 이용한 증착법에 의해 행한다.
다음으로, 절연층(7A)에 대하여 예를 들면 포토리소그래피의 방법에 의해 형성한 마스크(도시 생략)를 통하여 에칭을 실시함으로써, 도 5에 도시하는 2개의 개구(7a)를 형성한다. 이 에칭은, 예를 들면 이온 에칭이며, 에칭 가스로서 CF4를 유량 40sccm(소정의 표준 상태에서의 1분당 체적 유량(cc=cm3))으로 공급하고, 압력을 3.0Pa 정도로 한 상태에서, 고주파 전력을 100W 정도로 한 조건에 의해 행한다. 2개의 개구(7a)는, n측 전극(5)의 Ni층(52) 및 p측 전극(6)의 Ni층(62)을 노출시키는 것이다. 이에 의해, 절연층(7)이 얻어진다.
이 후에는, 예를 들면 증착법 및 리프트 오프의 방법을 이용하여 두께가 500Å 정도인 Ni층(81)과 두께가 8000Å 정도인 Au층(82)을 적층시킨 배선(8)을 형성함으로써, 반도체 발광 소자 A가 얻어진다.
다음으로, 반도체 발광 소자 A의 작용에 대하여 설명한다.
도 6은, 반도체 발광 소자 A와, 비교예 1, 2에 대하여, 순방향 전압 Vf와 순방향 전류 If를 측정한 결과를 나타내고 있다. 도 6에서, 그래프 GA는, 반도체 발광 소자 A의 측정 결과이며, 그래프 GX, GY는, 각각 비교예 1, 2의 측정 결과이다. 비교예 1은, 도 10에 도시된 반도체 발광 소자 X와 마찬가지의 구성이다. 비교예 2는, 기본적으로 비교예 1(반도체 발광 소자 X)과 마찬가지의 구성이지만, 각 개구(107a) 내에 중계 전극이 설치되어 있는 점이 서로 다르다. 각 중계 전극은, 2층 구조이며, Ni제의 하층 및 Au제의 상층으로 이루어진다. 하층은, 반도체 발광 소자 X의 층(102) 또는 층(104)에 접해 있고, 상층은, 배선(108)에 접하는 구성이다.
우선, 그래프 GA(반도체 발광 소자 A)와 그래프 GX(비교예 1)를 비교한다. 예를 들면 공업상의 사용에서 적절한 발광을 가능하게 하는 데에 기준으로 되는 1.0×10-5A 정도의 순방향 전류 If를 얻기 위해서는, 비교예 1에서 순방향 전압 Vf를 12V 정도로 하는 것이 필요하다. 이에 대하여, 본 발명에 따르면 순방향 전압 Vf를 7V 정도로 하면 충분하다. 즉, 본 발명에 따르면, 비교예 1보다도 구동 전압을 저하시킬 수 있다. 이 이유는, 다음과 같이 생각된다. 비교예 1에서는, 도 10 에 도시한 바와 같이, n-GaN층(102) 및 p-GaN층(104)에 대하여 배선(108)이 직접 접합되어 있다. 이 접합 부분을 둘러싸는 개구(107a)를 형성하기 위해서는, 일반적으로 절연층(107)에 대하여 에칭을 실시한다. 이 때, n-GaN층(102) 및 p-GaN층(104)의 표면이 에칭에 의해 거칠게 된다. 이 거칠어진 면에 배선(108)이 형성되면, n-GaN층(102) 및 p-GaN층(104)과 배선(108)과의 계면에서의 저항이 증대하여, 큰 구동 전압이 필요하게 된다. 한편, 본 발명에 따르면, 도 5에 도시한 바와 같이, n-GaN층(2) 및 p-GaN층(4)이 에칭에 노출되는 일이 없다. 또한, 에칭에 노출되는 Ni층(52, 62)은, 비교적 에칭 속도가 느려, 에칭에 의해 거칠어지기 어렵다. 따라서, 반도체 발광 소자 A의 구동 전압은 낮아진다.
다음으로, 그래프 GA(반도체 발광 소자 A)와 그래프 GY(비교예 2)를 비교한다. 비교예 2에서는, 순방향 전압 Vf가 1.0V 이하인 비교적 저전압인 상태이어도, 순방향 전류 If가 1.0×10-7A 정도 흐르고 있다. 이 전류는, 소위 누설 전류이며, 활성층(103)(도 10 참조)에서의 발광에는 거의 기여하고 있지 않은 것이 발명자들의 연구에 의해 판명되어 있다. 이러한 누설 전극이 발생하는 이유는, 이하와 같이 생각된다. 전술한 바와 같이, 비교예 2에서는, 각 개구(107a) 내에 중계 전극을 설치하고 있고, 그 상층이 Au제로 되어 있다. 그런데 Au는, 600℃ 정도의 온도에서 절연층(107)에 대하여 확산된다. 그 결과, 절연층(107)의 일부가 도체화하여, 누설 전류를 발생시키게 된다. 이에 대하여, 반도체 발광 소자 A에서는, 도 1에 도시한 바와 같이 n측 전극(5) 및 p측 전극(6) 중 절연층(7)과 접하는 부분의 대부분은, Ni층(52, 62)이다. Ni는 SiO2 등으로 이루어지는 절연층(7)에 대하여 확산되기 어렵다. 따라서, 절연층(7)이 부당하게 도체화하는 것을 회피 가능하여, 누설 전류를 억제할 수 있다.
도 7은, 반도체 발광 소자 A에서, 순방향 전압 Vf에 대한 순방향 전류 If의 측정(Vf-If 특성의 측정)을 복수회 행한 결과를 나타내고 있다. 구체적으로는, n측 전극(5) 및 p측 전극(6)에 대한 계측 프로브의 위치를 고정한 상태에서 순방향 전압 Vf를 변화시키면서 순방향 전류 If를 측정하였다(1회째의 측정). 다음으로, 계측 프로브의 위치를 서로 다르게 하여 마찬가지의 측정을 행하고(2회째의 측정), 그 후 더 계측 프로브의 위치를 서로 다르게 하여 마찬가지의 측정을 행하였다(3회째의 측정). 도 7에 도시한 바와 같이, 3개의 Vf-If 특성 측정 결과에는 거의 변동이 없다. 한편, 도 8은, 비교예 2에서, 마찬가지의 측정을 행한 결과이다. 비교예 2에서는 계측 프로브의 위치를 변경하면, Vf-If 특성이 크게 변하게 된다. 이 상위는, 반도체 발광 소자 A에서는, Ni층(52, 62)이 에칭에 의해 거의 거칠게 되지 않으므로, p측 전극(5) 및 n측 전극(6)의 표면이 전체적으로 평활한 것에 따른다고 생각된다.
n측 전극(5) 및 p측 전극(6)과 배선(8)의 접합은, Ni층(52, 62)과 Ni층(81)의 접합에 의해 실현되어 있다. 이와 같이 동일한 재질의 부재끼리의 접합은, 이종 금속끼리의 접합과 비교하여 접합부의 저항을 저하시키는 데에 적합하며, 나아가서는 반도체 발광 소자 A의 구동 전압을 저하시키는 데에 유리하다.
n측 전극(5)의 Al층(51)은, n-GaN층(2)과 오믹 컨택트를 형성하기 쉽다. 또한, p측 전극(6)의 Au층(61)은, p-GaN층(4)과 오믹 컨택트를 형성하기 쉽다. 이들은, 반도체 발광 소자 A의 구동 전압을 저하시키는 데에 유리하다.
도 9는, 반도체 발광 소자 A를 이용한 발광 장치의 일례를 도시하고 있다. 본 장치에서는, 복수의 반도체 발광 소자 A가 매트릭스 형상으로 배치되어 있다. 또한, 도 9에서는 도 1에 도시된 기판(1) 및 절연층(7)을 생략하고 있다. 매트릭스 형상으로 배치된 복수의 반도체 발광 소자 A 중 인접하는 것끼리는, 배선(8)에 의해 접속되어 있다. 본 장치에서는, 임의의 반도체 발광 소자 A의 n측 전극(5)이, 인접하는 반도체 발광 소자 A의 p측 전극(6)과 접속되어 있다. 이에 의해, 이들 반도체 발광 소자 A는, 서로 직렬 접속으로 되어 있다. 이러한 발광 장치에 따르면, 면 발광이 가능함과 함께, 구동 전압의 저하와, 누설 전류의 억제를 도모할 수 있다.

Claims (4)

  1. n형 반도체층 및 p형 반도체층과,
    상기 n형 반도체층 및 상기 p형 반도체층 사이에 끼워진 활성층과,
    상기 n형 반도체층과 접하는 n측 전극과,
    상기 p형 반도체층과 접하는 p측 전극과,
    상기 n형 반도체층 및 상기 p형 반도체층을 덮고, 또한 상기 n측 전극 및 상기 p측 전극의 일부씩을 노출시키는 절연층
    을 구비하는 반도체 발광 소자로서,
    상기 n측 전극은, Al로 이루어지고 또한 상기 n형 반도체층과 접하는 제1층과, 이 제1층 위에 형성되고, 또한 Ni, W, Zr 및 Pt 중 어느 하나로 이루어지는 제2층에 의해 구성되어 있고,
    상기 p측 전극은, Au로 이루어지고 또한 상기 p형 반도체층과 접하는 제1층과, 이 제1층 위에 형성되고, 또한 Ni, W, Zr 및 Pt 중 어느 하나로 이루어지는 제2층에 의해 구성되어 있는 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 n측 전극에 접하는 배선을 더 구비하는 구성에서, 이 배선은, 제1층과 이 제1층 위에 형성된 제2층을 포함하고 있고, 상기 배선의 상기 제1층은, 상기 n측 전극의 상기 제2층에 접함과 함께, 상기 n측 전극의 상기 제2층과 동일한 재질 로 이루어지고, 상기 배선의 상기 제2층은 Au로 이루어지는 반도체 발광 소자.
  3. 제1항에 있어서,
    상기 p측 전극에 접하는 배선을 더 구비하는 구성에서, 이 배선은, 제1층과 이 제1층 위에 형성된 제2층을 포함하고 있고, 상기 배선의 상기 제1층은, 상기 p측 전극의 상기 제2층에 접함과 함께, 상기 p측 전극의 상기 제2층과 동일한 재질로 이루어지고, 상기 배선의 상기 제2층은 Au로 이루어지는 반도체 발광 소자.
  4. n형 반도체층과, p형 반도체층과, 이들 n형 반도체층 및 p형 반도체층 사이에 끼워진 활성층을 구비하는 반도체 발광 소자의 제조 방법으로서,
    상기 n형 반도체층과 접하는 n측 전극을 형성하고,
    상기 p형 반도체층과 접하는 p측 전극을 형성하고,
    상기 n형 반도체층, 상기 p형 반도체층, 상기 n측 전극 및 상기 p측 전극을 덮는 절연층을 형성하고,
    상기 절연층에 대하여 에칭을 실시함으로써, 상기 n측 전극 및 상기 p측 전극의 일부씩을 노출시키는, 각 공정을 포함하고 있고,
    상기 n측 전극의 형성은, 상기 n형 반도체층 위에 Al로 이루어지는 제1층을 형성하고, 또한 이 제1층 위에 Ni, W, Zr 및 Pt 중 어느 하나로 이루어지는 제2층을 형성함으로써 행해지고, 상기 p측 전극의 형성은, 상기 p형 반도체층 위에 Au로 이루어지는 제1층을 형성하고, 또한 이 제1층 위에 Ni, W, Zr 및 Pt 중 어느 하나 로 이루어지는 제2층을 형성함으로써 행해지는 반도체 발광 소자의 제조 방법.
KR1020087031739A 2006-07-04 2007-07-03 반도체 발광 소자 및 그 제조 방법 KR100984433B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006184331A JP5008911B2 (ja) 2006-07-04 2006-07-04 半導体発光素子およびその製造方法
JPJP-P-2006-184331 2006-07-04
PCT/JP2007/063291 WO2008004545A1 (fr) 2006-07-04 2007-07-03 Élément à semiconducteur électroluminescent et son procédé de fabrication

Publications (2)

Publication Number Publication Date
KR20090015998A KR20090015998A (ko) 2009-02-12
KR100984433B1 true KR100984433B1 (ko) 2010-09-30

Family

ID=38894513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031739A KR100984433B1 (ko) 2006-07-04 2007-07-03 반도체 발광 소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US8101963B2 (ko)
JP (1) JP5008911B2 (ko)
KR (1) KR100984433B1 (ko)
CN (1) CN101479861B (ko)
TW (1) TW200818550A (ko)
WO (1) WO2008004545A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040894A (ja) * 2008-08-07 2010-02-18 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US7939839B2 (en) * 2008-09-11 2011-05-10 Bridgelux, Inc. Series connected segmented LED
KR20100076083A (ko) 2008-12-17 2010-07-06 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR100999806B1 (ko) * 2009-05-21 2010-12-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101456270B1 (ko) 2010-03-23 2014-11-12 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
WO2014025195A1 (ko) * 2012-08-07 2014-02-13 서울바이오시스 주식회사 웨이퍼 레벨의 발광 다이오드 어레이 및 그의 제조방법
KR101601073B1 (ko) * 2014-09-22 2016-03-15 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
KR101761856B1 (ko) * 2016-03-02 2017-07-26 서울반도체 주식회사 복수개의 발광셀들을 갖는 발광 다이오드 및 그것을 제조하는 방법
DE102019114315A1 (de) * 2019-05-28 2020-12-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Anordnung und verfahren zur herstellung einer anordnung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332290A (ja) 1999-05-20 2000-11-30 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
JP2002208732A (ja) 1994-09-19 2002-07-26 Toshiba Corp 化合物半導体装置
KR100391373B1 (ko) 2000-10-13 2003-07-16 광주과학기술원 반사막이 삽입된 ｐ형 전극구조를 가지는 질화물계 발광다이오드 및 그 제조방법
KR100682870B1 (ko) 2004-10-29 2007-02-15 삼성전기주식회사 다층전극 및 이를 구비하는 화합물 반도체 발광소자

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0955536A (ja) * 1995-08-11 1997-02-25 Sharp Corp Ｉｉｉ族窒化物系化合物半導体発光素子およびその製造方法
JP3269344B2 (ja) * 1995-08-21 2002-03-25 松下電器産業株式会社 結晶成長方法および半導体発光素子
JPH0969668A (ja) * 1995-08-31 1997-03-11 Toshiba Corp 半導体発光装置とこれを製造するための高圧原料容器及び半導体発光装置の製造方法
JP3292044B2 (ja) * 1996-05-31 2002-06-17 豊田合成株式会社 ｐ伝導形３族窒化物半導体の電極パッド及びそれを有した素子及び素子の製造方法
JP3625377B2 (ja) * 1998-05-25 2005-03-02 ローム株式会社 半導体発光素子
JP4003296B2 (ja) * 1998-06-22 2007-11-07 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3511372B2 (ja) * 1999-08-31 2004-03-29 シャープ株式会社 半導体発光素子およびそれを使用した表示装置
JP2001217456A (ja) * 2000-02-03 2001-08-10 Sharp Corp 窒化ガリウム系化合物半導体発光素子
IL151192A0 (en) 2000-02-16 2003-04-10 Nichia Corp Nitride semiconductor laser device
JP4063520B2 (ja) * 2000-11-30 2008-03-19 日本碍子株式会社 半導体発光素子
JP3872327B2 (ja) * 2000-12-04 2007-01-24 日本碍子株式会社 半導体発光素子
EP1453159B8 (en) * 2001-10-26 2017-12-13 Ammono S.A. Light emitting device structure using nitride bulk single crystal layer
JP2003243773A (ja) 2003-03-04 2003-08-29 Sony Corp 半導体発光素子の製造方法および半導体発光素子
JP2005117020A (ja) * 2003-09-16 2005-04-28 Stanley Electric Co Ltd 窒化ガリウム系化合物半導体素子とその製造方法
JP3833227B2 (ja) 2003-11-04 2006-10-11 昭和電工株式会社 ＩＩＩ族窒化物ｐ型半導体の製造方法およびＩＩＩ族窒化物半導体発光素子
KR100822771B1 (ko) 2003-12-10 2008-04-17 쇼와 덴코 가부시키가이샤 질화갈륨계 화합물 반도체 발광소자 및 그 음극
TWI229485B (en) * 2004-04-06 2005-03-11 Univ Nat Central Semiconductor laser device structure and method of manufacturing the same
JP4632690B2 (ja) * 2004-05-11 2011-02-16 スタンレー電気株式会社 半導体発光装置とその製造方法
TWI257721B (en) 2004-05-26 2006-07-01 Showa Denko Kk Gallium nitride-based compound semiconductor light emitting device
US8049243B2 (en) 2004-05-26 2011-11-01 Showa Denko K.K. Gallium nitride-based compound semiconductor light emitting device
KR100568502B1 (ko) * 2004-08-11 2006-04-07 한국전자통신연구원 반도체 발광소자
US7221044B2 (en) * 2005-01-21 2007-05-22 Ac Led Lighting, L.L.C. Heterogeneous integrated high voltage DC/AC light emitter
JP4778745B2 (ja) * 2005-07-27 2011-09-21 パナソニック株式会社 半導体発光装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208732A (ja) 1994-09-19 2002-07-26 Toshiba Corp 化合物半導体装置
JP2000332290A (ja) 1999-05-20 2000-11-30 Matsushita Electric Ind Co Ltd 窒化物半導体素子およびその製造方法
KR100391373B1 (ko) 2000-10-13 2003-07-16 광주과학기술원 반사막이 삽입된 ｐ형 전극구조를 가지는 질화물계 발광다이오드 및 그 제조방법
KR100682870B1 (ko) 2004-10-29 2007-02-15 삼성전기주식회사 다층전극 및 이를 구비하는 화합물 반도체 발광소자

Also Published As

Publication number Publication date
JP5008911B2 (ja) 2012-08-22
US8101963B2 (en) 2012-01-24
TW200818550A (en) 2008-04-16
CN101479861B (zh) 2010-12-08
WO2008004545A1 (fr) 2008-01-10
US20090256170A1 (en) 2009-10-15
KR20090015998A (ko) 2009-02-12
TWI350013B (ko) 2011-10-01
CN101479861A (zh) 2009-07-08
JP2008016537A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
KR100984433B1 (ko) 반도체 발광 소자 및 그 제조 방법
US9281439B2 (en) Nitride semiconductor element and method for producing same
JP5217787B2 (ja) 半導体発光素子
JP5235878B2 (ja) 半導体発光素子
US8097532B2 (en) Method for manufacturing a semiconductor light emitting device
US6765234B2 (en) Semiconductor light emitting device and method for producing the same
JPH1140846A (ja) 窒化ガリウム系半導体のｐ型電極およびその形成方法
JP5608589B2 (ja) 半導体発光素子および半導体発光素子の製造方法
WO2011071077A1 (ja) 発光素子およびその製造方法
JPH10275934A (ja) 半導体発光素子
US8686442B2 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JPH10223930A (ja) 半導体発光素子
KR20120067782A (ko) 발광소자
US20040096997A1 (en) Method for manufacturing GaN compound semiconductor light emitting device
JP3787207B2 (ja) 半導体発光素子
US20090207872A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
JP6190591B2 (ja) 半導体発光素子
JP3691207B2 (ja) 半導体発光素子
JP6185786B2 (ja) 発光素子
JPH10209498A (ja) 半導体発光素子
JP6198396B2 (ja) 半導体発光素子
JP2014107475A (ja) 半導体発光素子
JP2014116412A (ja) 半導体発光素子
KR20120059910A (ko) 발광소자 및 그 제조방법
JP2004214666A (ja) 半導体レーザダイオード

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170907

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 10