KR100977633B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100977633B1
KR100977633B1 KR1020080021595A KR20080021595A KR100977633B1 KR 100977633 B1 KR100977633 B1 KR 100977633B1 KR 1020080021595 A KR1020080021595 A KR 1020080021595A KR 20080021595 A KR20080021595 A KR 20080021595A KR 100977633 B1 KR100977633 B1 KR 100977633B1
Authority
KR
South Korea
Prior art keywords
film
nitride film
forming
insulating film
oxide film
Prior art date
Application number
KR1020080021595A
Other languages
English (en)
Other versions
KR20090096180A (ko
Inventor
김형균
조규동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080021595A priority Critical patent/KR100977633B1/ko
Publication of KR20090096180A publication Critical patent/KR20090096180A/ko
Application granted granted Critical
Publication of KR100977633B1 publication Critical patent/KR100977633B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 식각 대상층을 식각하여 홀을 형성하는 단계와, 상기 홀의 표면을 따라 질화막을 형성하는 단계와, 상기 질화막이 형성된 홀 내에 HDP 절연막을 매립하는 단계와, 상기 HDP 절연막이 형성된 식각 대상층에 산화 공정을 수행하여 상기 HDP 절연막의 매립시 식각 대상층의 표면 상에 조각 형태로 잔류된 질화막 부분을 산화시킴과 아울러 상기 식각 대상층 상부에 희생 산화막을 형성하는 단계 및 상기 산화된 질화막을 포함하여 희생 산화막을 제거하는 단계를 포함한다.

Description

반도체 소자의 제조방법{Method of manufacturing semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, HDP 절연막을 적용하는 반도체 소자의 제조방법에 관한 것이다.
반도체 기술의 진보와 더불어, 반도체 소자의 고속화, 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 치수의 고정밀화에 대한 요구가 점점 높아지고 있다. 이러한 요구는 소자 간을 분리하는 소자분리막(Isolation layer)에도 적용되고 있다.
현재 대부분의 반도체 소자는 STI(Shallow Trench Isolation) 공정을 이용하여 소자분리막을 형성하고 있는데, 통상, 상기 STI 공정에서는 미세 폭의 매립(gap-fill) 특성이 우수한 고밀도 플라즈마(High Density Plasma: 이하, "HDP") 절연막을 사용하여 소자분리막을 형성하고 있다.
일반적으로, 상기 HDP 절연막은 HDP 방식에 따라 형성되는 절연막을 일컫는 것이며, 상기 HDP 방식은 박막의 증착(deposition) 및 스퍼터링 식각(sputtering etch)을 반복적으로 수행하면서 박막을 형성하는 방식이 그 특징이다.
한편, 종래 기술에 따른 소자분리막의 형성방법에서는, 상기 HDP 절연막이 주는 스트레스를 최소화하기 위하여 상기 HDP 절연막을 형성하기 전에 선형 질화막(liner nitride)을 형성하고 있는데, 상기 HDP 절연막의 형성 과정 중, 스퍼터링 식각에 의해 상기 선형 질화막이 식각되면서 소실되는 현상이 나타나고 있다.
한편, 반도체 소자의 고집적화 추세에 부합하여 트랜지스터의 채널 길이를 증가시키기 위한 방안으로서, 홈이 구비된 반도체 기판의 상기 홈 상에 게이트가 형성되는 3차원 구조의 게이트를 적용하는 방법이 제안된 바 있다.
그런데, 상기와 같은 3차원 구조의 게이트를 형성하는 과정 중, 상기 홈을 형성하기 위한 반도체 기판의 식각 공정시에도 마찬가지로 상기 선형 질화막 부분이 소실되는 현상이 나타나고 있다. 특히, 상기 식각 공정시, 상기 반도체 기판의 홈 형성 영역과 소자분리막의 경계면에 형성된 선형 질화막 부분이 소실된다.
이러한 선형 질화막 부분의 소실 현상은, 후속의 게이트 산화막의 신뢰성을 저하시키는 원인으로 작용한다.
자세하게, 상기 HDP 절연막의 형성 과정중 소실된 선형 질화막 부분이 반도체 기판 상부에 파티클(Particle) 형태로 잔류하며, 이러한 질화막 재질의 파티클은 반도체 기판 활성 영역 부분으로 흩어진다. 상기 활성 영역 부분에 흩어진 파티클은 후속 게이트 산화막을 형성하기 위한 열 공정시에도 그대로 잔류하며, 그 결과, 상기 게이트 산화막의 신뢰성이 저하된다.
본 발명은 선형 질화막이 소실되는 현상에 의한 게이트 산화막의 신뢰성 저 하 현상을 극복할 수 있는 반도체 소자의 제조방법을 제공함에 그 목적이 있다.
본 발명의 제1실시예에 따른 반도체 소자의 제조방법은, 식각 대상층을 식각하여 홀을 형성하는 단계; 상기 홀의 표면을 따라 질화막을 형성하는 단계; 상기 질화막이 형성된 홀 내에 HDP 절연막을 매립하는 단계; 상기 HDP 절연막이 형성된 식각 대상층에 산화 공정을 수행하여, 상기 HDP 절연막의 매립시 식각 대상층의 표면 상에 발생된 질화막 재질의 파티클을 산화시킴과 아울러 상기 식각 대상층 상부에 희생 산화막을 형성하는 단계; 및 상기 산화된 질화막 재질의 파티클 및 희생 산화막을 제거하는 단계;를 포함한다.
상기 산화 공정은 소스 가스로 H2 가스와 O2 가스를 사용하면서 라디칼이 형성되도록 700∼1000℃의 온도에서 수행한다.
상기 산화된 질화막 재질의 파티클 및 상기 희생 산화막의 제거는, 세정 공정으로 수행한다.
상기 세정 공정은 HF 용액, 또는, BOE 용액을 사용하여 수행한다.
본 발명의 제2실시예에 따른 반도체 소자의 제조방법은, 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치 내에 소자분리용 절연막을 매립하여 반도체 기판의 활성 영역을 한정하는 소자분리막을 형성하는 단계; 상기 소자분리막이 형성된 반도체 기판에 산화 공정을 수행하여 상기 반도체 기판의 활성 영역의 표면 상에 희생 산화막을 형성하는 단계; 상기 희생 산화막을 제거하는 단계; 및 상기 희생 산화막이 제거된 반도체 기판의 표면 상에 게이트 절연막을 형성하는 단 계;를 포함한다.
상기 트렌치를 형성하는 단계 후, 상기 소자분리막을 형성하는 단계 전, 상기 트렌치의 전 표면에 열 산화막을 형성하는 단계; 및 상기 열 산화막의 표면 상에 선형 질화막을 형성하는 단계;를 더 포함한다.
상기 열 산화막은 건식 또는 습식 산화 공정으로 형성한다.
상기 선형 질화막을 형성하는 단계 후, 상기 선형 질화막의 표면 상에 선형 산화막을 형성하는 단계를 더 포함한다.
상기 선형 질화막은 CVD 방식에 따른 실리콘질화막(Si3N4막)으로 형성한다.
상기 소자분리용 절연막은 HDP 절연막을 사용하여 단일층의 절연막으로 형성하거나, 또는, 상기 HDP 절연막을 포함해서 다층의 절연막으로 형성한다.
상기 소자분리막을 형성하는 단계 후, 상기 희생 산화막을 형성하는 단계 전, 상기 반도체 기판의 활성 영역에 홈을 형성하는 단계를 더 포함한다.
상기 산화 공정은 소스 가스로 H2 가스와 O2 가스를 사용하면서 라디칼이 형성되도록 700∼1000℃의 온도에서 수행한다.
상기 희생 산화막의 제거는, 상기 게이트 절연막을 형성하기 전의 선 세정 공정으로 수행한다.
상기 선 세정 공정은 HF 용액, 또는, BOE 용액을 사용하여 수행한다.
상기 게이트 절연막은 건식 또는 습식 산화 공정으로 형성한다.
본 발명은 라디칼 산화 공정을 수행하여 반도체 기판의 표면 상에 희생 산화 막을 형성하고, 상기 희생 산화막을 제거함으로써, 게이트 산화막의 신뢰성에 악영향을 주는 질화막 재질의 파티클을 제거할 수 있다.
따라서, 본 발명은 게이트 산화막의 신뢰성을 향상시킬 수 있고, 그래서, 반도체 소자의 수명을 증가시킬 수 있다.
본 발명은 라디칼 산화 공정을 수행하여 식각 대상층의 표면 상에 희생 산화막을 형성한 후, 세정 공정으로 상기 희생 산화막을 제거한다.
이렇게 하면, 상기 라디칼 산화 공정에 의하여 식각 대상층에 잔류된 질화막 재질의 파티클을 산화시킬 수 있게 되고, 상기 희생 산화막을 제거하기 위한 상기 세정 공정시 상기 산화된 질화막 재질의 파티클을 함께 제거할 수 있다. 따라서, 본 발명은 불필요하게 잔류하는 질화막 재질의 파티클을 깨끗히 제거할 수 있다.
구체적으로, 본 발명은 라디칼 산화 공정을 수행하여 반도체 기판의 활성 영역 표면 상에 희생 산화막을 형성한 후, 게이트 산화막의 선 세정 공정시 상기 희생 산화막을 제거한다.
이렇게 하면, 상기 라디칼 산화 공정에 의하여 반도체 기판의 활성 영역에 잔류된 질화막 재질의 파티클을 산화시킬 수 있게 되고, 이를 통해, 상기 희생 산화막을 제거하기 위한 세정 공정시, 상기 산화된 질화막 재질의 파티클을 함RP 제거할 수 있다. 따라서, 본 발명은 게이트 산화막의 신뢰성에 악영향을 주는 질화막 재질의 파티클을 제거할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명 하도록 한다.
자세하게, 도 1a 내지 도 1c는 본 발명의 제1실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 1a를 참조하면, 식각 대상층(100)을 식각하여 상기 식각 대상층(100) 내에 홀을 형성한 후, 상기 홀의 표면을 따라 질화막(132)을 형성한다. 그런다음, 상기 질화막(132)이 형성된 홀 내에 HDP 절연막(134)을 매립하여 식각 대상층(100)을 전기적으로 분리시킨다.
상기와 같이, 상기 식각 대상층(100)을 분리시키기 위하여 HDP 절연막(134)을 사용하는 경우, 상기 HDP 절연막(134)의 형성 공정 진행상 상기 홀 내에 형성된 질화막(132) 부분이 소실된다. 이처럼, 상기 HDP 절연막(134)을 형성하는 과정에서 소실된 질화막 부분은 상기 식각 대상층(100)의 표면 상에 잔존하여 질화막 재질의 파티클(140)이 발생된다.
도 1b를 참조하면, 상기 HDP 절연막(134)이 형성된 식각 대상층(100)에 산화 공정(160)을 수행하여 상기 HDP 절연막(134)의 매립시 식각 대상층(100)의 표면 상에 발생된 질화막 재질의 파티클을 산화시킴과 아울러 상기 식각 대상층(100) 상부에 희생 산화막(161)을 형성한다.
상기 산화 공정(160)은 700∼1000℃의 온도에서 소스 가스로 H2 가스와 O2 가스를 사용하여 수행하며, 바람직하게, 약 700℃ 이상의 온도에서 라디칼이 형성되도록 수행한다.
도 1c를 참조하면, 상기 희생 산화막이 형성된 식각 대상층(100)에 세정 공정(170)을 수행하여 상기 산화된 질화막 재질의 파티클을 포함하여 희생 산화막을 함께 제거한다.
상기 세정 공정(170)은, 예컨대, HF 용액, 또는, BOE(Buffered Oxide Etchant) 용액을 사용하여 수행한다. 또한, 상기 세정 공정(170)은 바람직하게, 상온 및 상압 조건으로 약 100초 이내의 시간 동안 수행한다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 제1실시예에 따른 반도체 소자를 제조한다.
이처럼, 본 발명은 상기 산화 공정(160)으로 식각 대상층(100)의 표면 상에 발생된 질화막 재질의 파티클(140)을 산화시키고, 상기 세정 공정(170)으로 상기 산화된 질화막 재질의 파티클을 제거할 수 있게 되어 불필요하게 잔존하는 질화막 재질의 파티클(140)을 깨끗히 제거할 수 있다.
도 2a 내지 도 2f는 본 발명의 제2실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도로서, 이를 참조하여 설명하면 다음과 같다.
도 2a을 참조하면, 소자분리 영역 및 활성 영역을 포함하는 반도체 기판(200) 상에 소자분리 영역을 노출시키는 하드마스크 패턴(210)을 형성한다. 상기 하드마스크 패턴(210)은 패드형 산화막과 패드형 질화막의 적층막으로 형성한다.
그런다음, 상기 하드마스크 패턴(210)을 식각마스크로 이용하여 상기 노출된 반도체 기판(200)의 소자분리 영역 부분을 식각하여 트렌치(220)를 형성한다.
다음으로, 상기 트렌치(220)의 표면 상에 습식 및 건식 산화 공정을 수행하여 열 산화막(231)을 형성한 후, 상기 열 산화막(231)을 포함하여 상기 하드마스크 패턴(210) 상부에 선형 질화막(232)을 형성한다.
상기 선형 질화막(232)은 화학기상증착(Chemical Vapor Deposition; 이하, "CVD" 라 칭함) 방식에 따라 실리콘질화막, 예컨대, Si3N4막으로 형성한다.
이어서, 상기 선형 질화막(232)의 표면 상에 선형 산화막(233)을 형성한다.
도 2b를 참조하면, 상기 선형 산화막(233)이 형성된 트렌치(220) 내에 소자분리용 절연막(234)을 형성한다.
구체적으로, 상기 소자분리용 절연막은(234)은 HDP 절연막을 사용하여 상기 트렌치(220) 내에 단일층으로 형성하거나, 또는, 상기 HDP 절연막을 포함하는 다층의 절연막으로 형상한다.
상기와 같이, 상기 HDP 절연막을 사용하여 트렌치(220) 내에 소자분리용 절연막(234)을 형성하는 경우에는, 상기 HDP 절연막의 형성 공정 진행상 상기 트렌치(220)에 형성된 선형 질화막(232) 부분이 소실된다.
즉, 상기 HDP 절연막은 박막의 증착 과정과 스퍼터링 식각 과정이 반복적으로 진행되는 HDP 방식에 따라 형성하게 되는데, 상기 스퍼터링 식각 과정시에 선형 질화막(232) 부분이 소실된다.
이처럼, 상기 HDP 절연막을 형성하는 과정에서 소실된 선형 질화막 부분은 상기 반도체 기판(200)의 활성 영역의 표면 상에 잔존하며, 그 결과, 상기 반도체 기판(200)의 활성 영역 표면 상에 질화막 재질의 파티클(240)이 발생된다.
그런다음, 상기 소자분리용 절연막(234)을 상기 하드마스크 패턴이 노출될 때까지 평탄화시킨 후, 상기 하드마스크 패턴을 제거하여 상기 트렌치(220) 내에 소자분리막(230)을 형성한다.
도 2c를 참조하면, 상기 소자분리막(230)이 형성된 반도체 기판(200)의 활성 영역 부분을 식각하여 홈(200H)을 형성한다. 이때, 상기 홈(200H)을 형성하기 위한 식각 공정시에 상기 소자분리막(230) 부분과 상기 활성 영역의 경계면에 형성된 선형 질화막(232)의 일부분이 소실되는 현상이 나타나고 있다.
도 2d를 참조하면, 상기 홈(200H)이 형성된 반도체 기판(200)에 라디칼 산화(radical oxidation) 공정(260)을 수행하여 상기 반도체 기판(200)의 활성 영역의 표면 상에 희생 산화막(261)을 형성한다.
상기 라디칼 산화 공정(260)은 700∼1000℃의 온도에서 소스 가스로 H2 가스와 O2 가스를 사용하여 수행하며, 바람직하게, 약 700℃ 이상의 온도에서 라디칼이 형성되도록 수행한다.
이때, 상기 라디칼 산화 공정(260)시, 상기 반도체 기판(200)의 활성 영역 표면 상에 발생된 질화막 재질의 파티클이 산화된다.
구체적으로, 열 산화 공정으로는 질화막을 산화시키기가 매우 어렵기 때문에, 본 발명에서는 라디칼을 형성시키는 라디칼 산화 공정(260)을 수행하여 상기 질화막 재질의 파티클을 산화시키도록 한다.
그래서, 상기 라디칼 산화 공정(260)에 의하여 상기 활성 영역의 표면 상부에 불필요하게 잔존된 질화막 재질의 파티클을 산화시킬 수 있게 된다.
도 2e를 참조하면, 상기 산화된 질화막 재질의 파티클을 포함한 희생 산화막 부분을 제거한다. 이때, 상기 희생 산화막을 제거하는 과정에서 산화된 질화막 재질의 파티클도 함께 제거된다.
상기 희생 산화막은 후속의 게이트 절연막을 형성하는 선 세정(pre cleaning) 공정(270)으로 제거한다. 상기 선 세정 공정(270)은, 예컨대, HF 용액, 또는, BOE 용액을 사용하여 수행한다. 또한, 상기 선 세정 공정(270)은 바람직하게, 상온 및 상압 조건으로 약 100초 이내의 시간 동안 수행한다.
상기에 전술한 바와 같이, 본 발명은 게이트 절연막의 신뢰성에 악영향을 주는 질화막 재질의 파티클(240)을 라디칼 산화 공정(260)으로 산화시킨 후, 선 세정 공정(270)을 통해 제거할 수 있게 되므로, 소자분리용 절연막(234)으로 HDP 절연막을 사용하는 경우에 있어서, 게이트 절연막의 신뢰성이 저하되는 현상을 방지할 수 있다.
구체적으로, 소자분리용 절연막(234)으로 HDP 절연막을 사용하는 경우, 상기 트렌치(220)에 형성된 선형 질화막(232) 부분이 식각되고 있는데, 이렇게 식각된 선형 질화막 부분들은 반도체 기판(200)의 활성 영역에 잔존하여, 질화막 재질의 파티클(240)이 발생된다.
이러한 질화막 재질의 파티클(240)은 게이트 절연막을 형성하기 위한 산화 공정시 그대로 잔존하게 되면서 게이트 절연막의 신뢰성에 악영향을 주게 된다.
이에, 본 발명에서는 게이트 절연막을 형성하는 공정 전에, 라디칼 산화 공정(260)을 진행하여 상기 활성 영역에 흩어진 채로 잔류된 질화막 재질의 파티클(240)을 산화시키고, 상기 게이트 절연막의 선 세정 공정(270)으로 상기 산화된 질화막 재질의 파티클을 제거하여 게이트 절연막의 신뢰성에 악영향을 주는 질화막 재질의 파티클(240)을 제거하도록 하였다.
도 2f를 참조하면, 상기 희생 산화막이 제거된 반도체 기판(200)에 습식 및 건식 산화 공정을 수행하여 상기 반도체 기판(200)의 표면 상에 게이트 절연막, 즉, 게이트 산화막(281)을 형성한다.
이후, 도시하지는 않았으나 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 반도체 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1a 내지 도 1c는 본 발명의 제1실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
도 2a 내지 도 2f는 본 발명의 제2실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 식각 대상층 132: 질화막
134: HDP 절연막 140: 질화막 재질의 파티클
160,260: 산화 공정 170,270: 세정 공정
200: 반도체 기판 210: 하드마스크 패턴
220: 트렌치 230: 소자분리막
231: 열 산화막 232: 선형 질화막
233: 선형 산화막 234: 소자분리용 절연막
240: 질화막 재질의 파티클 200H: 홈
260: 산화 공정 261: 희생 산화막
270: 세정 공정 281: 게이트 산화막

Claims (15)

  1. 식각 대상층을 식각하여 홀을 형성하는 단계;
    상기 홀의 표면을 따라 질화막을 형성하는 단계;
    상기 질화막이 형성된 홀 내에 HDP 절연막을 매립하는 단계;
    상기 HDP 절연막이 형성된 식각 대상층에 라디칼 산화 공정을 수행하여, 상기 HDP 절연막의 매립시 상기 질화막 부분이 소실되어 상기 식각 대상층의 표면 상에 발생된 질화막 재질의 파티클을 산화시킴과 아울러 상기 식각 대상층 상부에 희생 산화막을 형성하는 단계; 및
    상기 산화된 질화막 재질의 파티클 및 희생 산화막을 함께 제거하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 산화 공정은 소스 가스로 H2 가스와 O2 가스를 사용하면서 라디칼이 형성되도록 700∼1000℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 산화된 질화막 재질의 파티클 및 상기 희생 산화막의 제거는, 세정 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 3 항에 있어서,
    상기 세정 공정은 HF 용액, 또는, BOE 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  5. 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치를 포함한 반도체 기판 상에 선형 질화막을 형성하는 단계;
    상기 선형 질화막이 형성된 트렌치 내에 소자분리용 절연막을 매립하여 반도체 기판의 활성 영역을 한정하는 소자분리막을 형성하는 단계;
    상기 소자분리막이 형성된 반도체 기판에 라디칼 산화 공정을 수행하여, 상기 소자분리용 절연막의 매립시 상기 선형 질화막 부분이 소실되어 상기 반도체 기판의 표면 상에 발생된 질화막 재질의 파티클을 산화시킴과 아울러 상기 반도체 기판의 활성 영역의 표면 상에 희생 산화막을 형성하는 단계;
    상기 산화된 질화막 재질의 파티클과 희생 산화막을 함께 제거하는 단계; 및
    상기 산화된 질화막 재질의 파티클과 희생 산화막이 제거된 반도체 기판의 표면 상에 게이트 절연막을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  6. 제 5 항에 있어서,
    상기 트렌치를 형성하는 단계 후, 상기 선형 질화막을 형성하는 단계 전,
    상기 트렌치의 전 표면에 열 산화막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 열 산화막은 건식 또는 습식 산화 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  8. 제 5 항에 있어서,
    상기 선형 질화막을 형성하는 단계 후, 상기 소자분리막을 형성하는 단계 전,
    상기 선형 질화막의 표면 상에 선형 산화막을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  9. 제 5 항에 있어서,
    상기 선형 질화막은 CVD 방식에 따른 실리콘질화막(Si3N4막)으로 형성하는 것을 특징으로 하는 특징으로 하는 반도체 소자의 제조방법.
  10. 제 5 항에 있어서,
    상기 소자분리용 절연막은 HDP 절연막을 사용하여 단일층의 절연막으로 형성하거나, 또는, 상기 HDP 절연막을 포함해서 다층의 절연막으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  11. 제 5 항에 있어서,
    상기 소자분리막을 형성하는 단계 후, 상기 희생 산화막을 형성하는 단계 전, 상기 반도체 기판의 활성 영역에 홈을 형성하는 단계를 더 포함하는 것을 특징 으로 하는 반도체 소자의 제조방법.
  12. 제 5 항에 있어서,
    상기 산화 공정은 소스 가스로 H2 가스와 O2 가스를 사용하면서 라디칼이 형성되도록 700∼1000℃의 온도에서 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  13. 제 5 항에 있어서,
    상기 산화된 질화막 재질의 파티클과 희생 산화막을 함께 제거하는 단계는, 상기 게이트 절연막을 형성하기 전의 선 세정 공정으로 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  14. 제 13 항에 있어서,
    상기 선 세정 공정은 HF 용액, 또는, BOE 용액을 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 제조방법.
  15. 제 5 항에 있어서,
    상기 게이트 절연막은 건식 또는 습식 산화 공정으로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020080021595A 2008-03-07 2008-03-07 반도체 소자의 제조방법 KR100977633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080021595A KR100977633B1 (ko) 2008-03-07 2008-03-07 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080021595A KR100977633B1 (ko) 2008-03-07 2008-03-07 반도체 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20090096180A KR20090096180A (ko) 2009-09-10
KR100977633B1 true KR100977633B1 (ko) 2010-08-24

Family

ID=41296416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080021595A KR100977633B1 (ko) 2008-03-07 2008-03-07 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100977633B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200267A (ja) * 2002-12-17 2004-07-15 Nec Electronics Corp 半導体装置の製造方法
KR20050003021A (ko) * 2003-06-30 2005-01-10 주식회사 하이닉스반도체 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004200267A (ja) * 2002-12-17 2004-07-15 Nec Electronics Corp 半導体装置の製造方法
KR20050003021A (ko) * 2003-06-30 2005-01-10 주식회사 하이닉스반도체 반도체 소자의 제조방법

Also Published As

Publication number Publication date
KR20090096180A (ko) 2009-09-10

Similar Documents

Publication Publication Date Title
US8202784B2 (en) Semiconductor device having a high aspect ratio isolation trench and method for manufacturing the same
US5981402A (en) Method of fabricating shallow trench isolation
JP2001257259A (ja) 素子分離構造形成方法
JP2005328049A (ja) トレンチ素子分離膜を含む半導体素子及びその製造方法
US20040018695A1 (en) Methods of forming trench isolation within a semiconductor substrate
JP2011171638A (ja) 半導体装置の製造方法
KR100977633B1 (ko) 반도체 소자의 제조방법
JP2002289682A (ja) 半導体装置およびその製造方法
JP2007134559A (ja) 半導体装置およびその製造方法
JPH11233617A (ja) 半導体装置の製造方法及び半導体装置
JP2003309169A (ja) 半導体装置の製造方法
KR100875346B1 (ko) 셀로우 트렌치 소자분리막의 제조방법
JP4511101B2 (ja) 半導体装置の製造方法
KR20010008560A (ko) 반도체소자의 소자분리막 형성방법
KR20070113861A (ko) 플래쉬 메모리 소자의 소자분리막 제조 방법
KR100838374B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100782789B1 (ko) 반도체 소자의 제조 방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20000021301A (ko) 트렌치 아이솔레이션 형성 방법
KR100920048B1 (ko) 반도체 소자의 제조방법
KR100923764B1 (ko) Ｓｔｉ 에지 모트 방지방법
KR101046376B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050118489A (ko) 반도체 소자의 소자분리 방법
JP2007281300A (ja) 半導体装置およびその製造方法
KR20040055350A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee