KR100972635B1 - 컴퓨터 시스템내에서의 장치간 액세스를 제어하는 시스템및 방법 - Google Patents
컴퓨터 시스템내에서의 장치간 액세스를 제어하는 시스템및 방법 Download PDFInfo
- Publication number
- KR100972635B1 KR100972635B1 KR1020047015524A KR20047015524A KR100972635B1 KR 100972635 B1 KR100972635 B1 KR 100972635B1 KR 1020047015524 A KR1020047015524 A KR 1020047015524A KR 20047015524 A KR20047015524 A KR 20047015524A KR 100972635 B1 KR100972635 B1 KR 100972635B1
- Authority
- KR
- South Korea
- Prior art keywords
- access
- memory
- signal
- bus
- security check
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
- G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Storage Device Security (AREA)
- Accommodation For Nursing Or Treatment Tables (AREA)
- Aiming, Guidance, Guns With A Light Source, Armor, Camouflage, And Targets (AREA)
- Credit Cards Or The Like (AREA)
Abstract
Description
Claims (10)
- 전송 매체(408, 412)에 연결된 복수의 장치들(414A-D)과, 상기 복수의 장치들(414A-D) 중 임의의 장치와 상기 전송 매체(408, 412)와의 사이에 배치되지 않고 상기 전송매체(408, 412)에 연결된 보안 체크유닛(416, 418)을 포함하는 장치로서,상기 보안 체크 유닛(416, 418)이,상기 전송매체(408, 412)상의 신호들을 모니터하고;상기 신호들에 근거하여, 상기 전송매체(408, 412)에 연결된 상기 복수의 장치들 중 제1 장치(414A-D 중 한 장치)에 의한 상기 전송매체(408, 412)에 연결된 상기 복수의 장치들 중 제2 장치(414A-D 중 상기 제1 장치가 아닌 다른 한 장치)에의 액세스 시도를 검출하고;상기 신호들에 근거하여 상기 제1 장치의 신원(identity)을 결정하고; 그리고상기 제1 장치의 상기 신원에 근거하여, 상기 제1 장치에 의한 상기 제2 장치에의 액세스를 제어하도록 된 것을 특징으로 하는 장치.
- 제1 항에 있어서,상기 전송매체(408, 412)는 버스(408, 412)의 복수의 신호 라인들을 포함하고; 상기 전송매체(408, 412)상의 상기 신호들은 상기 버스(408, 412)의 상기 신호 라인들에서 구동되는 신호들로 구성되며; 상기 버스(408, 412)의 신호 라인들은 복수의 어드레스 라인들 및 임의의 허여 신호(grant signal)를 운반하는 적어도 하나의 신호 라인으로 구성되며; 상기 허여 신호는 상기 제1 장치가 상기 버스(408, 412)의 제어를 허여받을 때 제1 상태에 있으며; 상기 제1 장치에 의한 상기 제2 장치에의 액세스 시도 동안, 상기 허여 신호는 상기 제1 상태에 있으며 상기 제1 장치는 상기 제2 장치에 할당된 어드레스를 운반하는 상기 버스(408, 412)의 어드레스 라인들에서 어드레스 신호들을 구동하고; 그리고 상기 보안 체크 유닛(416, 418)은 상기 허여 신호 및 상기 어드레스 라인들에서 구동되는 어드레스 신호들을 모니터하도록 된 것을 특징으로하는 장치
- 제 2항에 있어서, 상기 보안 체크 유닛(416, 418)은, 상기 허여 신호가 상기 제 1상태에 있고 상기 어드레스 신호들이 상기 제2 장치에 할당된 어드레스를 운반할때, 상기 제1 장치에 의한 상기 제2 장치에의 액세스 시도를 검출하도록 되어 있으며; 그리고 상기 보안 체크 유닛(416, 418)은 상기 허여 신호의 상태에 근거하여 상기 제 1 장치의 신원을 결정하도록 된 것을 특징으로 하는 장치.
- 제 1항에 있어서, 상기 보안 체크 유닛(416, 418)은 프로세서(402) 및 브리지(404)로 구성되는 그룹중 하나 내에 구성되는 것을 특징을 하는 장치.
- 제 1항에 있어서, 상기 보안 체크 유닛(416, 418)은, 상기 제1 장치가 상기 제2 장치에의 액세스를 허가받은 경우, 상기 제2 장치로 하여금 상기 제1 장치에 의한 액세스 시도들을 허용하게 하는 것을 특징으로 하는 장치.
- 제 1항에 있어서, 상기 전송매체(408, 412)는 버스(408, 412)의 복수의 신호 라인들을 포함하고; 상기 보안 체크 유닛(416, 418)은 상기 제2 장치에 대응하는 엔트리(912)를 갖는 액세스 허가 테이블(906)을 포함하고; 상기 엔트리(912)는 허여 신호의 제 1상태 및 상기 제1 장치가 상기 제2 장치에 액세스하는 것이 허가되는지를 표시하는 대응하는 액세스 허가 값을 포함하며; 상기 보안 체크 유닛(416, 418)은, 상기 액세스 허가 값을 얻기위해 상기 허여 신호의 상기 제 1상태를 이용하여 상기 액세스 허가 테이블(906)에 액세스함으로써 상기 제1 장치가 상기 제2 장치에의 액세스를 허가받았는지를 결정하며; 상기 액세스 허가 값이 상기 제1 장치가 상기 제2 장치에의 액세스를 허가받았음을 표시하면, 상기 보안 체크 유닛(416, 418)은 상기 버스(408, 412)의 상기 신호 라인들상에서 신호들을 구동하며, 상기 신호들은 상기 제2 장치로 하여금 상기 제1 장치에 의한 액세스 시도를 허용하게 하는 것을 특징으로 하는 장치.
- 제 1항에 있어서, 상기 전송 매체(408, 412)에 결합된 복수의 장치들 간에서의 제어를 중재하도록 된 중재기(1308)를 더 포함하며; 상기 복수의 장치들은 적어도 제1 장치 및 제2 장치를 포함하며; 상기 중재기(1308)는 상기 복수의 장치들 중 하나의 장치가 제어를 허여받았음을 상기 하나의 장치에 신호하며; 상기 중재기(1308)는 버스 중재기(1308)로 구성되며; 상기 전송 매체(408,412)는 버스(408, 412)로 구성되며; 상기 버스(408, 412)는 복수의 어드레스 라인과 허여 신호를 운반하는 적어도 하나의 신호라인을 포함하며; 상기 버스 중재기(1308)는 상기 장치들 중 상기 하나의 장치가 상기 버스(408, 412)의 제어를 허여받았음을 표시하는 임의의 상태에 놓이도록 상기 허여 신호를 운반하는 상기 적어도 하나의 신호 라인을 구동하고; 상기 보안 체크 유닛(416, 418)은 상기 어드레스 라인과 그리고 상기 허여 신호를 운반하는 상기 적어도 하나의 신호 라인에 결합되며;상기 보안 체크 유닛(416, 418)은,상기 허여 신호 및 상기 버스(408, 412)의 어드레스 라인들에서 구동되는 어드레스 신호들을 모니터하고;상기 어드레스 신호들에 근거하여 상기 제1 장치에 의한 상기 제2 장치에의 엑세스 시도를 검출하고;상기 허여 신호에 근거하여 상기 제1 장치의 신원을 결정하고;상기 제1 장치의 상기 신원에 근거하여 상기 제1 장치가 상기 제2 장치에 액세스하는 것이 허가되는지를 결정하고; 그리고상기 제1 장치가 상기 제2 장치에 액세스 하는것이 허가된 경우 상기 제2 장치로 하여금 상기 제1 장치에 의한 액세스 시도들을 허용하게 하는 것을 특징으로 하는 장치.
- 복수의 장치들(414A-D) 중의 한 장치인 목적 장치(414A-D 중 한 장치)에 대한 액세스 보안을 제공하는 방법으로서,상기 복수의 장치들 중 임의의 장치와 전송 매체(408, 412)와의 사이에 배치되지 않고 상기 전송 매체(408, 412)에 연결된 보안 체크 유닛을 사용하여, 상기 전송 매체(408, 412) 상의 신호들을 모니터하는 단계와,상기 신호들에 근거하여 상기 복수의 장치들 중의 한 장치인 추가의 장치(414A-D 중 상기 목적 장치가 아닌 다른 한 장치)가 상기 목적 장치에 액세스 하려는 시도를 검출하는 단계와;상기 추가의 장치의 신원을 결정하기 위해 상기 신호들을 이용하는 단계와; 그리고상기 추가의 장치의 상기 신원에 근거하여 상기 목적 장치에 대한 액세스를 제어하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 8항에 있어서, 상기 추가의 장치의 상기 신원에 근거하여 상기 목적 장치에 대한 엑세스를 제어하는 단계는, 상기 추가의 장치의 상기 신원에 근거하여 상기 추가의 장치에 의한 상기 목적 장치에의 액세스를 제어하는 단계를 포함하는 것을 특징으로하는 방법.
- 제 9항에 있어서, 상기 추가의 장치의 상기 신원에 근거하여 상기 추가의 장치에 의한 상기 목적 장치에의 액세스를 제어하는 단계는,상기 추가의 장치의 상기 신원에 근거하여 상기 추가의 장치가 상기 목적 장치에 액세스하는 것이 허가되는지를 결정하는 단계와; 그리고상기 추가의 장치가 상기 목적 장치에 액세스하는 것이 허가된 경우, 상기 목적 장치로 하여금 상기 추가의 장치에 의한 액세스 시도들을 허용하게 하는 단계를 더 포함하는 것을 특징으로하는 방법.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/107,776 | 2002-03-27 | ||
US10/107,776 US7383584B2 (en) | 2002-03-27 | 2002-03-27 | System and method for controlling device-to-device accesses within a computer system |
PCT/US2002/040742 WO2003083628A2 (en) | 2002-03-27 | 2002-12-18 | System and method for controlling device-to-device accesses within a computer system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040102363A KR20040102363A (ko) | 2004-12-04 |
KR100972635B1 true KR100972635B1 (ko) | 2010-07-28 |
Family
ID=28452711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020047015524A KR100972635B1 (ko) | 2002-03-27 | 2002-12-18 | 컴퓨터 시스템내에서의 장치간 액세스를 제어하는 시스템및 방법 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7383584B2 (ko) |
JP (1) | JP4799822B2 (ko) |
KR (1) | KR100972635B1 (ko) |
AU (1) | AU2002357923A1 (ko) |
DE (1) | DE10297686B4 (ko) |
GB (1) | GB2402783B (ko) |
WO (1) | WO2003083628A2 (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7334123B2 (en) * | 2003-05-02 | 2008-02-19 | Advanced Micro Devices, Inc. | Computer system including a bus bridge for connection to a security services processor |
US7617534B1 (en) | 2005-08-26 | 2009-11-10 | Symantec Corporation | Detection of SYSENTER/SYSCALL hijacking |
US7685638B1 (en) | 2005-12-13 | 2010-03-23 | Symantec Corporation | Dynamic replacement of system call tables |
US8214296B2 (en) * | 2006-02-14 | 2012-07-03 | Microsoft Corporation | Disaggregated secure execution environment |
US8276201B2 (en) * | 2007-03-22 | 2012-09-25 | International Business Machines Corporation | Integrity protection in data processing systems |
US20080235422A1 (en) * | 2007-03-23 | 2008-09-25 | Dhinesh Sasidaran | Downstream cycle-aware dynamic interconnect isolation |
US8935775B2 (en) * | 2012-06-28 | 2015-01-13 | Intel Corporation | Method and apparatus for dishonest hardware policies |
CN102915417A (zh) * | 2012-09-18 | 2013-02-06 | 鸿富锦精密工业(深圳)有限公司 | 应用程序监控***及应用程序监控方法 |
US20140297910A1 (en) * | 2013-03-29 | 2014-10-02 | Hewlett-Packard Development Company, L.P. | Sas expander |
EP3324296B1 (en) | 2015-08-20 | 2019-12-04 | Huawei Technologies Co., Ltd. | File data access method and computer system |
CN108062486B (zh) * | 2017-12-15 | 2020-09-15 | 杭州中天微***有限公司 | 一种针对间接访问存储控制器的存储保护装置 |
US10831679B2 (en) * | 2018-03-23 | 2020-11-10 | Intel Corporation | Systems, methods, and apparatuses for defending against cross-privilege linear probes |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11282768A (ja) | 1998-01-27 | 1999-10-15 | Data General Corp | バスを通じたターゲット・デバイスに対するアクセスを制御する装置、方法およびコンピュータ・プログラム生産物 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4882659A (en) * | 1988-12-21 | 1989-11-21 | Delco Electronics Corporation | Vacuum fluorescent display having integral backlit graphic patterns |
US4970441A (en) * | 1989-08-04 | 1990-11-13 | Delco Electronics Corporation | Brightness stabilizing control of a VF display |
US5652837A (en) | 1993-03-22 | 1997-07-29 | Digital Equipment Corporation | Mechanism for screening commands issued over a communications bus for selective execution by a processor |
US5469026A (en) * | 1993-11-09 | 1995-11-21 | Delco Electronics Corporation | Method and apparatus for VF tube power supply |
CA2191331C (en) * | 1994-05-26 | 2005-12-20 | Mark Stephen Anderson | Secure computer architecture |
US5473222A (en) * | 1994-07-05 | 1995-12-05 | Delco Electronics Corporation | Active matrix vacuum fluorescent display with microprocessor integration |
US5459374A (en) * | 1994-07-05 | 1995-10-17 | Delco Electronics Corporation | Combination fixed segment and active matrix vacuum fluorescent display |
US5613750A (en) * | 1994-11-07 | 1997-03-25 | Delco Electronics Corporation | Fluorescent backlighting device for an instrument panel |
US5477430A (en) * | 1995-03-14 | 1995-12-19 | Delco Electronics Corporation | Fluorescing keypad |
US5521449A (en) * | 1995-08-28 | 1996-05-28 | Delco Electronics Corporation | Method and circuitry for reducing radiated noise in a strobed load driver circuit for a vacuum fluorescent display |
US5856811A (en) * | 1996-01-31 | 1999-01-05 | Delco Electronics Corp. | Visual display and helmet assembly |
US6098133A (en) | 1997-11-28 | 2000-08-01 | Motorola, Inc. | Secure bus arbiter interconnect arrangement |
US6428174B1 (en) * | 2001-04-27 | 2002-08-06 | Delphi Technologies, Inc. | Vacuum fluorescent display panel with integral illumination of panel indicia |
US6996750B2 (en) * | 2001-05-31 | 2006-02-07 | Stratus Technologies Bermuda Ltd. | Methods and apparatus for computer bus error termination |
US7277972B2 (en) * | 2002-03-08 | 2007-10-02 | Freescale Semiconductor, Inc. | Data processing system with peripheral access protection and method therefor |
-
2002
- 2002-03-27 US US10/107,776 patent/US7383584B2/en active Active
- 2002-12-18 KR KR1020047015524A patent/KR100972635B1/ko active IP Right Grant
- 2002-12-18 AU AU2002357923A patent/AU2002357923A1/en not_active Abandoned
- 2002-12-18 WO PCT/US2002/040742 patent/WO2003083628A2/en active Application Filing
- 2002-12-18 GB GB0420728A patent/GB2402783B/en not_active Expired - Lifetime
- 2002-12-18 JP JP2003580989A patent/JP4799822B2/ja not_active Expired - Lifetime
- 2002-12-18 DE DE10297686.4T patent/DE10297686B4/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11282768A (ja) | 1998-01-27 | 1999-10-15 | Data General Corp | バスを通じたターゲット・デバイスに対するアクセスを制御する装置、方法およびコンピュータ・プログラム生産物 |
Also Published As
Publication number | Publication date |
---|---|
AU2002357923A1 (en) | 2003-10-13 |
KR20040102363A (ko) | 2004-12-04 |
WO2003083628A2 (en) | 2003-10-09 |
AU2002357923A8 (en) | 2003-10-13 |
JP4799822B2 (ja) | 2011-10-26 |
GB2402783A (en) | 2004-12-15 |
US7383584B2 (en) | 2008-06-03 |
US20030188169A1 (en) | 2003-10-02 |
JP2005521935A (ja) | 2005-07-21 |
DE10297686B4 (de) | 2017-09-28 |
GB2402783B (en) | 2005-12-14 |
DE10297686T5 (de) | 2005-05-12 |
GB0420728D0 (en) | 2004-10-20 |
WO2003083628A3 (en) | 2004-07-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4688490B2 (ja) | 高セキュリティ実行モードにおいて高セキュリティカーネルを使用するトラステッド・クライアント | |
US6854039B1 (en) | Memory management system and method providing increased memory access security | |
US8135962B2 (en) | System and method providing region-granular, hardware-controlled memory encryption | |
US6823433B1 (en) | Memory management system and method for providing physical address based memory access security | |
JP4295111B2 (ja) | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 | |
US4858117A (en) | Apparatus and method for preventing computer access by unauthorized personnel | |
US7401358B1 (en) | Method of controlling access to control registers of a microprocessor | |
US7043616B1 (en) | Method of controlling access to model specific registers of a microprocessor | |
US7130977B1 (en) | Controlling access to a control register of a microprocessor | |
KR20000022083A (ko) | 컴퓨터 시스템의 i/o 어드레스 공간으로 매핑된 레지스터에대한 액세스 제어시스템 | |
KR100995146B1 (ko) | 개선된 메모리 엑세스 보안을 제공하는 메모리에 디바이스엑세스를 제어하기 위한 시스템 및 방법 | |
KR101001344B1 (ko) | 구획된 보안을 위한 입/출력 허가 비트맵 | |
US7082507B1 (en) | Method of controlling access to an address translation data structure of a computer system | |
JPS6248258B2 (ko) | ||
KR100972635B1 (ko) | 컴퓨터 시스템내에서의 장치간 액세스를 제어하는 시스템및 방법 | |
JP2005528690A (ja) | セキュア実行モード例外 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130531 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140716 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150618 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160616 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170616 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20190617 Year of fee payment: 10 |