JP4295111B2 - メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 - Google Patents
メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 Download PDFInfo
- Publication number
- JP4295111B2 JP4295111B2 JP2003544605A JP2003544605A JP4295111B2 JP 4295111 B2 JP4295111 B2 JP 4295111B2 JP 2003544605 A JP2003544605 A JP 2003544605A JP 2003544605 A JP2003544605 A JP 2003544605A JP 4295111 B2 JP4295111 B2 JP 4295111B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- security
- page
- security attribute
- memory page
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 31
- 230000008569 process Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 24
- 230000007246 mechanism Effects 0.000 description 14
- 238000013519 translation Methods 0.000 description 10
- 230000014616 translation Effects 0.000 description 10
- 230000011218 segmentation Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 102100040149 Adenylyl-sulfate kinase Human genes 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000012026 site acceptance test Methods 0.000 description 2
- 101100221835 Arabidopsis thaliana CPL2 gene Proteins 0.000 description 1
- 101100221836 Arabidopsis thaliana CPL3 gene Proteins 0.000 description 1
- 101100065702 Arabidopsis thaliana ETC3 gene Proteins 0.000 description 1
- 101150016835 CPL1 gene Proteins 0.000 description 1
- 101100468774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RIM13 gene Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- XDDAORKBJWWYJS-UHFFFAOYSA-N glyphosate Chemical compound OC(=O)CNCP(O)(O)=O XDDAORKBJWWYJS-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1009—Address translation using page tables, e.g. page table structures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
- G06F12/1027—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB]
- G06F12/1045—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache
- G06F12/1054—Address translation using associative or pseudo-associative address translation means, e.g. translation look-aside buffer [TLB] associated with a data cache the data cache being concurrently physically addressed
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
- G06F12/1483—Protection against unauthorised use of memory or access to memory by checking the subject access rights using an access-table, e.g. matrix or list
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Mathematical Physics (AREA)
- Storage Device Security (AREA)
Description
このx86プロテクションモードの詳細は、インテル株式会社において得ることができる:“インテル・アーキテクチャ・ソフトウェア・デベロッパーズ・マニュアル第3巻:システム・プログラミング・ガイド、2〜4章、6章及び15章並びにアネックスB”。インテル・リファレンス・マニュアル、XP002248376。同様の記述は、例えば、US6,154,818及びUS5,627,987においても見つけることができる。これらの記述はすべてページテーブルにおけるセキュリティ属性がメモリのページを保護するために用いることができることについて論証している。
本発明については、様々な変形及び置換が可能であるが、特定の実施例が図に例示され且つここに詳細に説明される。しかしながら、ここにおける特定の実施例に関する記述は開示した特定の形態に本発明を限定することを意図したものではなく、逆に、付属のクレームに定義されたような発明の技術的範囲内に属する変形例、均等物及び置換のすべてをカバーすることが意図される。
Claims (9)
- 複数のメモリページ内部に配置されたデータを格納するためのメモリを管理するためのメモリ管理ユニットであって、ページングユニット(702)を備えており、該ページングユニットは、カレント命令の実行中に生成された線形アドレス(102)に応じて、少なくとも一つのページテーブルを用いて被選択メモリページ内における対応する物理アドレスを生成すると共に、前記被選択メモリページに対応するページテーブルエントリからセキュリティ属性に従って出力信号を提供するものである、メモリ管理ユニットにおいて、
該メモリ管理ユニット(602)はカレント命令の実行中に生成された線形アドレス(102)を受けるように接続されたセキュリティチェックユニット(416)を更に備えており、前記線形アドレス(102)は被選択メモリページ内における物理アドレスの一つと対応するものであり、前記セキュリティチェックユニット(416)は前記線形アドレス(102)を用いて前記メモリ(406)内に位置するセキュリティ属性のデータ構造の少なくとも一つにアクセスして前記被選択メモリページのセキュリティ属性を取得するように構成されており、前記セキュリティチェックユニット(416)は前記カレント命令のセキュリティ属性により伝達される数値を前記被選択メモリページのセキュリティ属性により伝達される数値と比較してその比較結果に応じた出力信号を生成するものであり、
前記メモリ管理ユニット(602)は前記ページングユニット及び前記セキュリティチェックユニット(416)の双方からの前記出力信号に従って前記被選択メモリページにアクセスするように構成されている、メモリ管理ユニット。 - 前記被選択メモリページ及び前記カレント命令のうちの少なくとも一つの前記セキュリティ属性はセキュリティコンテキストID(SCID)を備えており、前記SCID値は0以上の整数値であり、前記被選択メモリページのセキュリティコンテキストレベルを示すものである、請求項1記載のメモリ管理ユニット(602)。
- 前記セキュリティ属性のデータ構造の少なくとも一つは、セキュリティ属性テーブルディレクトリ(904)及び少なくとも一つのセキュリティ属性テーブル(906)を備えている、請求項1記載のメモリ管理ユニット(602)。
- 前記セキュリティ属性テーブルディレクトリ(904)は複数のエントリを備えており、前記セキュリティ属性テーブルディレクトリ(904)における各エントリは現存ビット及びセキュリティ属性テーブル基底アドレス用フィールドを含んでおり、前記現存ビットは前記セキュリティ属性テーブルディレクトリエントリに対応するセキュリティ属性テーブル(906)が前記メモリ内に現存するか否かを示すものであり、前記セキュリティ属性テーブル基底アドレス用フィールドは前記セキュリティ属性テーブルディレクトリエントリに対応する前記セキュリティ属性テーブル(906)の基底アドレス用として確保されているものである、請求項3記載のメモリ管理ユニット(602)。
- 前記少なくとも一つのセキュリティ属性テーブル(906)は複数のエントリを備えており、前記セキュリティ属性テーブル(906)の各エントリはセキュリティコンテキストID(SCID)用フィールドを含んでおり、前記SCID用フィールドは複数のビット位置を含んでおり、前記ビット位置はSCID値のバイナリ表現を構成しており、前記SCID値は0以上の整数値であり、前記SCID値は対応するメモリページのセキュリティコンテキストレベルを示すものである、請求項3記載のメモリ管理ユニット(602)。
- 前記セキュリティチェックユニット(416)は、前記被選択メモリページの前記セキュリティ属性に加えて、前記被選択メモリページについての一組のセキュリティ属性を受けて、(i)前記カレント命令の前記セキュリティ属性により伝達される前記数値と被選択メモリページの前記セキュリティ属性により伝達される前記数値との比較結果、及び、(ii)前記被選択メモリページの前記一組のセキュリティ属性とに従い、前記出力信号を生成するように構成されている、請求項1記載のメモリ管理ユニット(602)。
- 複数のメモリページ内部に配置されたデータを格納するために用いられるメモリ(406)に対してアクセスセキュリティを付与するため、メモリ管理ユニットで実行される方法であって:
第1のメモリページ内に存する命令の実行中に生成された線形アドレス(102)及び前記線形アドレス(102)のセキュリティ属性を受ける処理と;
前記線形アドレス(102)を用いて、前記メモリ(406)内に位置するデータ構造の少なくとも一つであってページング対象のメモリに関するものにアクセスし、被選択メモリページの基底アドレス及び前記被選択メモリページのセキュリティ属性を取得する処理と;
前記被選択メモリページの前記基底アドレスをオフセットと組み合わせて、前記命令の前記セキュリティ属性と前記被選択メモリページの前記セキュリティ属性とによって前記アクセスの権限があることが示される場合には、前記被選択メモリページ内部の物理アドレスを生成する処理と;
前記命令の前記セキュリティ属性と前記被選択メモリページの前記セキュリティ属性とによって前記アクセスの権限がないことが示される場合には、違反信号を生成する処理と
を備える方法において:
前記命令の実行中に生成された前記線形アドレス(102)を用いて前記メモリ(406)内に位置するセキュリティ属性のデータ構造の少なくとも一つにアクセスして、前記第1のメモリページの付加的なセキュリティ属性と前記選択されたメモリの付加的なセキュリティ属性とを取得する処理と;
前記第1のメモリページの付加的なセキュリティ属性により伝達される数値を前記選択されたメモリの前記付加的なセキュリティ属性により伝達される数値と比較する処理と;
前記第1のメモリページの前記セキュリティ属性により伝達される数値と選択されたメモリの前記付加的なセキュリティ属性により伝達される数値との比較結果に従って、被選択メモリページにアクセスする処理と
を更に備えることを特徴とする方法。 - 前記アクセスする処理は、前記命令の実行中に生成された前記線形アドレス(102)を用いて前記メモリ(406)内に位置するセキュリティ属性のデータ構造の少なくとも一つにアクセスして、前記第1のメモリページの付加的なセキュリティ属性と前記被選択メモリページの付加的なセキュリティ属性とを取得する処理を備えており、前記少なくとも一つのセキュリティ属性のデータ構造は、セキュリティ属性テーブルディレクトリ(904)と少なくとも一つのセキュリティ属性テーブル(906)とを備えており、前記第1のメモリページの前記付加的なセキュリティ属性は前記第1のメモリページのセキュリティコンテキストID(SCID)値を備えており、前記第1のメモリページにおける前記SCID値は0以上の整数値であり且つ前記第1のメモリページのセキュリティコンテキストレベルを示すものであり、前記被選択メモリページの前記付加的なセキュリティ属性は前記被選択メモリページのセキュリティコンテキストID(SCID)値を備えており、前記被選択メモリページの前記SCID値は0以上の整数値であり且つ前記被選択メモリページのセキュリティコンテキストレベルを示すものである、請求項7記載の方法。
- メモリ(406)を管理するためのプロセッサ(402)において、
メモリ(406)に機能的に接続され、前記メモリ(406)から命令をフェッチして該命令を実行するように構成された実行ユニット(600)と;
前記メモリ(406)に機能的に接続された請求項1記載のメモリ管理ユニット(602)とを備えるプロセッサ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/010,161 US8051301B2 (en) | 2001-11-13 | 2001-11-13 | Memory management system and method providing linear address based memory access security |
PCT/US2002/028984 WO2003042839A2 (en) | 2001-11-13 | 2002-09-12 | Memory management system and method providing linear address based memory access security |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005509946A JP2005509946A (ja) | 2005-04-14 |
JP4295111B2 true JP4295111B2 (ja) | 2009-07-15 |
Family
ID=21744223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003544605A Expired - Lifetime JP4295111B2 (ja) | 2001-11-13 | 2002-09-12 | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US8051301B2 (ja) |
JP (1) | JP4295111B2 (ja) |
KR (1) | KR100964000B1 (ja) |
CN (1) | CN1278244C (ja) |
DE (1) | DE10297433B4 (ja) |
GB (1) | GB2398902B (ja) |
TW (1) | TWI233737B (ja) |
WO (1) | WO2003042839A2 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6823433B1 (en) * | 2001-11-13 | 2004-11-23 | Advanced Micro Devices, Inc. | Memory management system and method for providing physical address based memory access security |
US6785790B1 (en) * | 2002-05-29 | 2004-08-31 | Advanced Micro Devices, Inc. | Method and apparatus for storing and retrieving security attributes |
US20030226014A1 (en) * | 2002-05-31 | 2003-12-04 | Schmidt Rodney W. | Trusted client utilizing security kernel under secure execution mode |
US7552303B2 (en) | 2004-12-14 | 2009-06-23 | International Business Machines Corporation | Memory pacing |
US7673345B2 (en) | 2005-03-31 | 2010-03-02 | Intel Corporation | Providing extended memory protection |
US20070006294A1 (en) * | 2005-06-30 | 2007-01-04 | Hunter G K | Secure flow control for a data flow in a computer and data flow in a computer network |
US7617534B1 (en) | 2005-08-26 | 2009-11-10 | Symantec Corporation | Detection of SYSENTER/SYSCALL hijacking |
CN100432955C (zh) * | 2005-09-02 | 2008-11-12 | 中兴通讯股份有限公司 | 一种非法内存读写的检测方法 |
US7685638B1 (en) | 2005-12-13 | 2010-03-23 | Symantec Corporation | Dynamic replacement of system call tables |
US7555628B2 (en) * | 2006-08-15 | 2009-06-30 | Intel Corporation | Synchronizing a translation lookaside buffer to an extended paging table |
US8566565B2 (en) * | 2008-07-10 | 2013-10-22 | Via Technologies, Inc. | Microprocessor with multiple operating modes dynamically configurable by a device driver based on currently running applications |
CN102163320B (zh) * | 2011-04-27 | 2012-10-03 | 福州瑞芯微电子有限公司 | 一种图像处理专用可配置的mmu电路 |
US8631212B2 (en) * | 2011-09-25 | 2014-01-14 | Advanced Micro Devices, Inc. | Input/output memory management unit with protection mode for preventing memory access by I/O devices |
US9442732B2 (en) | 2012-03-19 | 2016-09-13 | Via Technologies, Inc. | Running state power saving via reduced instructions per clock operation |
US9804969B2 (en) * | 2012-12-20 | 2017-10-31 | Qualcomm Incorporated | Speculative addressing using a virtual address-to-physical address page crossing buffer |
US8935800B2 (en) | 2012-12-31 | 2015-01-13 | Intel Corporation | Enhanced security for accessing virtual memory |
CN103164348B (zh) * | 2013-02-28 | 2016-06-08 | 浙江大学 | 一种多***下对实时操作***所占用内存的保护方法 |
US9330026B2 (en) * | 2013-03-05 | 2016-05-03 | Qualcomm Incorporated | Method and apparatus for preventing unauthorized access to contents of a register under certain conditions when performing a hardware table walk (HWTW) |
US9015400B2 (en) | 2013-03-05 | 2015-04-21 | Qualcomm Incorporated | Methods and systems for reducing the amount of time and computing resources that are required to perform a hardware table walk (HWTW) |
US10061940B2 (en) * | 2013-07-09 | 2018-08-28 | Andes Technology Corporation | Secure protection processor and method including comparing an instruction security attribute of an instruction and a security attribute of an operational event |
US10019260B2 (en) | 2013-09-20 | 2018-07-10 | Via Alliance Semiconductor Co., Ltd | Fingerprint units comparing stored static fingerprints with dynamically generated fingerprints and reconfiguring processor settings upon a fingerprint match |
US9330011B2 (en) | 2013-09-20 | 2016-05-03 | Via Alliance Semiconductor Co., Ltd. | Microprocessor with integrated NOP slide detector |
US9755902B2 (en) | 2014-05-20 | 2017-09-05 | Via Alliance Semiconductor Co., Ltd. | Dynamic system configuration based on cloud-collaborative experimentation |
US9575778B2 (en) | 2014-05-20 | 2017-02-21 | Via Alliance Semiconductor Co., Ltd. | Dynamically configurable system based on cloud-collaborative experimentation |
US20210026950A1 (en) * | 2016-03-07 | 2021-01-28 | Crowdstrike, Inc. | Hypervisor-based redirection of system calls and interrupt-based task offloading |
US20180081830A1 (en) * | 2016-09-20 | 2018-03-22 | Advanced Micro Devices, Inc. | Hardware supervision of page tables |
US10324857B2 (en) * | 2017-01-26 | 2019-06-18 | Intel Corporation | Linear memory address transformation and management |
US10592437B2 (en) | 2017-07-31 | 2020-03-17 | Hewlett Packard Enterprise Development Lp | Memory matching key capability |
US10831679B2 (en) | 2018-03-23 | 2020-11-10 | Intel Corporation | Systems, methods, and apparatuses for defending against cross-privilege linear probes |
US11983418B2 (en) * | 2022-06-27 | 2024-05-14 | Western Digital Technologies, Inc. | Security indicator on a data storage device |
KR20240044695A (ko) * | 2022-09-29 | 2024-04-05 | 삼성전자주식회사 | 전자 장치 및 그 제어 방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5627987A (en) | 1991-11-29 | 1997-05-06 | Kabushiki Kaisha Toshiba | Memory management and protection system for virtual memory in computer system |
US5619671A (en) | 1993-04-19 | 1997-04-08 | International Business Machines Corporation | Method and apparatus for providing token controlled access to protected pages of memory |
US6813699B1 (en) * | 1995-06-02 | 2004-11-02 | Transmeta Corporation | Speculative address translation for processor using segmentation and optional paging |
US5859966A (en) * | 1995-10-10 | 1999-01-12 | Data General Corporation | Security system for computer systems |
US5933627A (en) * | 1996-07-01 | 1999-08-03 | Sun Microsystems | Thread switch on blocked load or store using instruction thread field |
JPH10177560A (ja) * | 1996-12-17 | 1998-06-30 | Ricoh Co Ltd | 記憶装置 |
US6154818A (en) | 1997-11-20 | 2000-11-28 | Advanced Micro Devices, Inc. | System and method of controlling access to privilege partitioned address space for a model specific register file |
-
2001
- 2001-11-13 US US10/010,161 patent/US8051301B2/en not_active Expired - Fee Related
-
2002
- 2002-09-12 KR KR1020047007332A patent/KR100964000B1/ko active IP Right Grant
- 2002-09-12 DE DE10297433T patent/DE10297433B4/de not_active Expired - Lifetime
- 2002-09-12 CN CNB028224655A patent/CN1278244C/zh not_active Expired - Lifetime
- 2002-09-12 WO PCT/US2002/028984 patent/WO2003042839A2/en active Application Filing
- 2002-09-12 GB GB0408766A patent/GB2398902B/en not_active Expired - Lifetime
- 2002-09-12 JP JP2003544605A patent/JP4295111B2/ja not_active Expired - Lifetime
- 2002-10-17 TW TW091123899A patent/TWI233737B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100964000B1 (ko) | 2010-06-15 |
DE10297433B4 (de) | 2008-07-24 |
KR20050027082A (ko) | 2005-03-17 |
US8051301B2 (en) | 2011-11-01 |
GB2398902A (en) | 2004-09-01 |
WO2003042839A2 (en) | 2003-05-22 |
CN1278244C (zh) | 2006-10-04 |
DE10297433T5 (de) | 2004-11-11 |
JP2005509946A (ja) | 2005-04-14 |
US20030093686A1 (en) | 2003-05-15 |
GB2398902B (en) | 2006-06-07 |
GB0408766D0 (en) | 2004-05-26 |
CN1585932A (zh) | 2005-02-23 |
WO2003042839A3 (en) | 2003-12-18 |
TWI233737B (en) | 2005-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4295111B2 (ja) | メモリ管理システム及び線形アドレスに基づいたメモリアクセスセキュリティ付与方法 | |
US6823433B1 (en) | Memory management system and method for providing physical address based memory access security | |
US6854039B1 (en) | Memory management system and method providing increased memory access security | |
US8135962B2 (en) | System and method providing region-granular, hardware-controlled memory encryption | |
JP5581403B2 (ja) | メモリのセキュア領域および非セキュア領域へのセキュアモードページテーブルデータの格納 | |
JP4608484B2 (ja) | ストレージの無効化、バッファ・エントリの消去 | |
US8296538B2 (en) | Storing secure mode page table data in secure and non-secure regions of memory | |
JP4688490B2 (ja) | 高セキュリティ実行モードにおいて高セキュリティカーネルを使用するトラステッド・クライアント | |
US5852738A (en) | Method and apparatus for dynamically controlling address space allocation | |
KR100995146B1 (ko) | 개선된 메모리 엑세스 보안을 제공하는 메모리에 디바이스엑세스를 제어하기 위한 시스템 및 방법 | |
JPS63502224A (ja) | 複数のアドレス空間を選択的にサポ−トできるペ−ジ式記憶装置管理ユニット | |
JPS6248258B2 (ja) | ||
JP2005528690A (ja) | セキュア実行モード例外 | |
US7383584B2 (en) | System and method for controlling device-to-device accesses within a computer system | |
US6598050B1 (en) | Apparatus and method for limited data sharing in a multi-tasking system | |
JPH03154949A (ja) | ストアされたデータのプロテクシヨン方法及びシステム | |
US6889308B1 (en) | Method and apparatus for protecting page translations | |
JP3290682B2 (ja) | アドレス変換装置 | |
JPH01125638A (ja) | キャッシュメモリ装置 | |
JPS63752A (ja) | メモリ保護方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090309 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090407 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4295111 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130417 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140417 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |