KR100969452B1 - 다층형 전기 회로의 타겟 노출 시스템 및 방법 - Google Patents

다층형 전기 회로의 타겟 노출 시스템 및 방법 Download PDF

Info

Publication number
KR100969452B1
KR100969452B1 KR1020047001750A KR20047001750A KR100969452B1 KR 100969452 B1 KR100969452 B1 KR 100969452B1 KR 1020047001750 A KR1020047001750 A KR 1020047001750A KR 20047001750 A KR20047001750 A KR 20047001750A KR 100969452 B1 KR100969452 B1 KR 100969452B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
target
sensor
alignment
Prior art date
Application number
KR1020047001750A
Other languages
English (en)
Other versions
KR20040030927A (ko
Inventor
예히암 프라이어
엘리저 리프만
즈비 코틀러
Original Assignee
오르보테크 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오르보테크 엘티디. filed Critical 오르보테크 엘티디.
Publication of KR20040030927A publication Critical patent/KR20040030927A/ko
Application granted granted Critical
Publication of KR100969452B1 publication Critical patent/KR100969452B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/0026Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/04Automatically aligning, aiming or focusing the laser beam, e.g. using the back-scattered light
    • B23K26/042Automatically aligning the laser beam
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0269Marks, test patterns or identification means for visual or optical inspection
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10151Sensor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0207Partly drilling through substrate until a controlled depth, e.g. with end-point detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laser Beam Processing (AREA)

Abstract

인쇄 회로 기판에 묻힌 타겟들의 덮개를 벗겨내기 위한 시스템은 미세가공 장치를 포함한다. 인쇄 회로 기판에 묻힌 타겟들을 벗겨내기 위한 시스템은 미세가공 장치, 센서, 그리고 컨트롤러를 포함한다. 상기 미세가공 장치는 타겟이 위치하여야 할 일반 영역 내 정렬 타겟 위에 놓인 불투명층의 일부분을 제거하고, 상기 센서는 불투명층의 일부분이 제거된 선택 위치에 정렬 타겟이 위치하는 지를 감지한다. 선택 위치에서 정렬 타겟의 존재 여부를 감지함에 따라, 상기 컨트롤러는 불투명층의 추가적 부분들을 제거하도록 상기 미세가공 장치에 지시한다.

Description

다층형 전기 회로의 타겟 노출 시스템 및 방법{A SYSTEM AND METHOD FOR UNVEILING TARGETS EMBEDDED IN A MULTI-LAYERED ELECTRICAL CIRCUIT}
본 출원은 2001년 8월 9일자 미국 임시 특허 출원 60/310,842 호를 우선권 주장한다.
본 발명은 전기 회로 제작에 사용되는 기준 타겟의 덮개를 벗겨내는 시스템 및 방법에 관한 것이다.
전기 회로 제작은 유전체 기판에 패드와 전도 라인들의 패턴을 증착하는 과정을 포함한다. 여러 개별적인 층들이 라미네이트형으로 함께 형성되어 전기 회로 기판을 형성한다. 대안으로, 빌드-업 타입 공정(build-up type process)으로 이어지는 층들을 형성함으로서 전기 회로 기판이 제작될 수도 있다. 통상적으로, 한개 이상의 기판층에는 기준으로 사용되는 정렬 타겟이 제공되어, 각각 기판층들을 상호 등록되도록 위치시킬 수 있고, 기판을 뚫어 생긴 구멍을 통해 기판층들에 형성되는 패턴에 정렬시킬 수 있다. 정렬 타겟은 여러 기판층 사이에 묻히는 것이 일반적이다. 정렬 공정에 타겟을 이용하기 위해, 타겟 위치를 확실히할 필요가 있다.
본 발명은 인쇄 회로 기판에 묻힌 타겟들의 덮개를 벗겨내기 위한 개선된 방법들을 제공하고자 한다.
발명의 일반적 태양에 따르면, 인쇄 회로 기판에 묻힌 타겟들의 덮개를 벗겨내기 위한 시스템은 레이저 드릴러(laser driller)같은 미세가공 장치(micro-machining device), 광학/음향 센서같은 센서, 그리고 컨트롤러를 포함한다. 상기 미세가공 장치는 타겟이 위치하여야할 일반 영역에서 정렬 타겟 위에 놓이는 불투명층 부분을 제거하고, 상기 센서는 제거된 불투명층 부분을 의미하는 선택된 위치에 정렬 타겟이 위치하는 지를 감지한다. 선택된 위치에 정렬 타겟이 존재하는 지 여부를 감지함으로서, 컨트롤러는 불투명층의 추가적 부분들을 제거하도록 미세가공 장치에 지시한다.
발명의 또다른 태양에 따르면, 인쇄 회로 기판에 묻힌 정렬 타겟의 덮개를 벗겨내기 위한 방법이 제공된다. 선택된 부분에서 정렬 타겟이 존재하는 지 여부가 감지되고, 그후, 이 감지 결과에 따라, 정렬 타겟을 덮고있는 인쇄 회로 기판 부분이 제거된다. 발명의 한 실시예에서는, 선택된 위치에서 타겟의 존재 여부를 충분히 감지할 수 있을만큼, 그리고 덮개가 벗겨질 정렬 타겟의 부근에서, 인쇄 회로 기판의 비교적 작은 비연속적 부분들이 제거된다. 감지 과정(가령, 광학적 감지)은 제거된 부분 내 선택된 위치에서 실행된다. 이어서, 이 감지 결과에 따라, 인쇄 회로 기판의 비교적 큰 부분들이 제거되어 타겟의 덮개를 완전히 벗기게 된다. 대안으로, 인쇄 회로 기판의 먼저 개방된 부분없이, 음향 센서나 X-레이 센서 등을 이용하여 감지가 실행될 수 있다.
발명의 또하나의 태양에 따르면, 인쇄 회로 기판을 생성하기 위한 방법이 제공된다. 한개 이상의 정렬 타겟을 포함하는 전도체 패턴이 인쇄 회로 기판에 증착되고, 이어서 일반적으로 불투명한 물질층, 가령, 구리 라미네이트에 의해 덮힌다. 정렬 타겟이 위치할 것으로 기대되는 위치를 둘러싼 일반 영역 내에서 불투명층의 선택된 부분들이 제거되고, 이 정렬 타겟이 선택된 제거 부분에 위치하는 지를 센서가 감지한다. 제거된 부분에 정렬 타겟이 존재하는 지 여부를 감지함으로서, 정렬 타겟의 덮개를 벗겨내도록 불투명층의 추가적 부분들이 제거된다.
정렬 타겟은 인쇄 회로 기판에 형성될 전기 회로의 이어지는 부분들의 정렬에 사용된다.
따라서 발명의 한 실시예에 따르면, 다층형 인쇄 회로 기판에 위치하는 정렬 패턴의 덮개를 벗겨내기 위한 시스템이 제공된다. 이 시스템은,
- 선택된 위치에서 상기 다층형 인쇄 회로 기판의 일부분을 제거하는 미세가공 장치,
- 선택된 위치에 정렬 패턴이 위치하는 지 여부를 감지하는 센서, 그리고
- 선택된 위치 중 적어도 일부분 이상에 대하여 센서 출력을 수신하여, 상기 미세가공 장치로 하여금 상기 다층형 인쇄 회로 기판의 일부분을 선택적으로 제거하도록 추가적 위치를 선택하는 컨트롤러
를 포함한다.
발명의 다양한 실시예들을 다음의 특징 및 기능들 중 한가지 이상을 포함한다.
상기 미세가공 장치는 레이저 미세가공 장치를 포함하며, 이 장치는 부가적으로 레이저 드릴러(laser driller)이다.
제거된 다층형 인쇄 회로 기판의 일부분은 다층형 인쇄 회로 기판의 단일 층의 일부분이다. 부가적으로, 이는 다층형 인쇄 회로 기판의 단일 층 부분이다. 부가적으로, 이는 다층형 인쇄 회로 기판의 두 층 이상의 부분이다.
이 센서는 광학 센서로서, 부가적으로는 광다이오드, CCD 센서, 또는 그 외 다른 적절한 센서이다.
대안으로, 이 센서는 음향 센서이거나 X-레이 센서이다.
상기 컨트롤러는 미세가공 장치가 제 1 패턴을 가진 다층형 인쇄 회로 기판의 일부분을 선택적으로 제거하기 위한 위치를 선택하도록 동작하고, 한 위치에 존재하는 정렬 패턴에 해당하는 출력을 공급하는 센서에 따라, 컨트롤러는 상기 미세가공 장치가 제 2 패턴을 가진 상기 다층형 인쇄 회로 기판의 일부분을 선택적으로 제거하는 추가적 위치를 선택한다.
상기 제 1 패턴은 다층형 인쇄 회로 기판의 한 층의 제 1 영역 내에 분포되는 비연속적 구멍의 패턴이다. 대안으로, 정렬 타겟의 요망 부분 덮개가 벗겨질 때까지 연속적인 다수의 구멍들이 형성된다.
상기 제 2 패턴은 제 1 영역보다는 작지만 상기 비연속적인 구멍들보다는 큰 박리 구멍(unveiling opening)을 형성한다.
발명의 한 실시예에 따라, 다층형 라미네이트 내부에 위치하는 정렬 타겟의 덮개를 벗겨내기 위한 방법이 제공된다. 이 방법은,
- 정렬 타겟이 위치할 것으로 기대되는 일반 영역에서 제 1 패턴으로 다층형 라미네이트에 다수의 제 1 구멍을 형성하고,
- 상기 정렬 타겟이 기대된 위치에 위치하는 지를 제 1 구멍들에서 감지하며, 그리고
- 상기 정렬 타겟이 제 1 구멍에 위치함을 감지함으로서, 제 2 구멍을 형성하여 상기 타겟의 덮개를 벗겨내도록 하는
단계를 포함한다.
이 방법의 실시예들은 다음의 특징 및 기능들 중 한가지 이상을 포함한다. 즉, 상기 제 2 구멍의 공간적 범위는 상기 일반 영역보다 작고, 상기 제 2 구멍의 공간적 범위는 개별적인 제 1 구멍보다 크다.
따라서 발명의 또하나의 실시예에 따라, 인쇄 회로 기판을 제작하는 방법이 제공된다. 이 방법은,
- 정렬 타겟을 포함하는 전기 회로 패턴의 제 1 부분을 제 1 기판층에 증착하고,
- 제 1 기판층을 제 2 기판층에 접합시켜서, 상기 제 1 기판층과 상기 제 2 기판층 사이에 정렬 타겟이 묻히도록 인쇄 회로 기판 라미네이트를 형성하며,
- 상기 타겟이 위치할 것으로 기대되는 일반 영역에서 라미네이트에 다수의 제 1 구멍을 형성하고,
- 상기 타겟이 제 1 구멍에 위치하는 지를 다수의 제 1 구멍들에서 감지하고, 그리고
- 상기 타겟이 제 1 구멍에 위치하는 지를 감지함으로서, 상기 타겟의 덮개를 벗기도록 제 2 구멍을 형성하는
단계를 포함한다.
인쇄 회로 기판을 제작하는 상기 방법의 실시예들은 다음 특징 중 한가지 이상을 포함한다. 즉, 제 2 구멍의 공간적 범위는 상기 일반 영역보다 작고, 상기 제 2 구멍의 공간적 범위는 제 1 구멍의 개별적 구멍들보다는 크다.
도 1은 본 발명에 따른 정렬 타겟들의 덮개를 벗겨내기 위한 시스템의 부분적 블록도표.
도 2는 도 1의 시스템을 이용하여 정렬 타겟의 덮개를 벗겨내는 방법을 설명하는 순서도.
도 3은 숨겨진 정렬 타겟의 위치를 보여주는 기판의 평면도.
도 4는 발명에 따른 부분들의 제거 이후 숨겨진 타겟의 부분들을 도시하는 기판 평면도.
도 5는 기판의 정렬 타겟의 덮개를 벗겨내기 위한 최적화된 방법을 설명하는 단순화된 순서도.
도 6은 도 5에 도시되는 정렬 타겟의 덮개를 벗겨내기 위한 최적화된 방법을 설명하는 기판 평면도.
본 발명에 따라 정렬 타겟들의 덮개를 벗겨내기 위한 시스템(10)의 부분 블록도표가 도 1에 도시된다. 두개의 정렬 타겟(12, 14)이 도 1에 도시된다. 정렬 타겟(12)은 인쇄 회로 기판같은 라미네이트식 기판(20)의 하부층(16)과 상부층(18) 사이에 묻힌다. 정렬 타겟(14)은 상부층(18) 일부분을 제거함으로서 드러난 상태이다. 기판(20)의 상부층(18)은 일반적으로 불투명하여, 상부층(18) 부분을 제거하지 않고서는 타겟(12, 14)같은 정렬 타겟들이 육안으로는 보이지 않는다.
도 1에 도시되는 바와 같은 발명의 한 실시예에서, 시스템(10)은
- 상부층(18)을 따라 배치되는 다수의 선택 위치에서 상부층(18)의 일부분(24)을 선택적으로 제거시키도록 동작하는 미세가공 장치(22)와,
- 상기 일부분(24)이 제거된 위치 중 선택된 위치에서 패턴(12)같은 정렬 패턴이 존재하는 지 여부를 감지하는 센서(26)
를 포함한다. 일부분(24) 제거에 적합한 미세가공 장치는 본 출원인 명의로 계류 중인 2002년 6월 13일자 미국특허출원 __________ 호, "Multiple Beam Micro-Machining System"에 소개되어 있다. 도 1에 도시되는 바와 같이, 일부분(24)은 비연속적 패턴으로 제거될 수 있다. 패턴(12)같은 묻힌 패턴의 존재는 일부분(24)을 통해 감지될 수 있다. 대안으로, 일부분(24)이 일반적으로 연속적인 방식으로 제거될 수 있다. 이때, 패턴(12)같은 정렬 패턴의 덮개가 부분적으로 벗겨질 때를 센서(26)가 감지한다.
시스템(10)은 센서(26)에 의해 감지되는 것으로 도시되는 감지 부분(32)에서처럼, 제거 부분(24)의 일부 위치에 대한 센서(26)의 출력(30)을 수신하는 컨트롤러(28)를 추가로 포함한다. 일부 동작 단계에서, 레이저 미세가공 장치(22)와 포지 셔너(positioner)(34)에 동작 연결되는 컨트롤러(28)는 일부분(24) 제거를 위해 기판(20)을 적절히 위치시키고, 패턴에 따라 선택가능한 위치에서 상부층(18)에 충돌하도록, 레이저 미세가공 장치(22)에 의해 출력되는 한개 이상의 레이저 빔을 향하게 한다. 이어지는 동작 단계에서, 컨트롤러(28)는 일부 추가적 위치를 선택하여, 미세가공 장치(28)가 기판(20) 상부층(18)의 추가적인 부분들을 선택적으로 제거할 수 있도록 한다. 추가적인 위치들은 묻힌 정렬 패턴의 위치를 표시하는 출력(30)에 따라 선택된다.
상부층(18)의 추가적 부분들을 제거한 결과가 타겟(14)을 참고하여 도시된다. 따라서 타겟(14) 근처에는, 파일럿 구멍들로 구성되는 여러 부분들(40-56)이 제거되어 있다. 센서(26)에 의해 감지될 때, 타겟(14)은 파일럿 구멍(40-56) 어디에서도 존재하지 않았다. 그러나 더 이상 기판(20) 내에 보이지 않는, 타겟(14)을 덮는 어떤 추가적인 파일럿 구멍들에 있어서는, 센서(26)가 타겟(14)의 존재를 감지하였으며, 타겟(14) 덮개를 벗기기 위한 구멍(25)을 형성하도록 컨트롤러(28)에 의해 적절한 명령이 레이저 미세가공 장치(22)와 포지셔너(34)에 제공되었다.
발명의 한 실시예에 따르면, 미세가공 장치(22)는 어떤 적절한 미세가공 장치도 가능하며, 통상적으로, 표면(18) 일부분을 선택적으로 제거하기 위해 레이저를 이용한다. 정렬 타겟의 덮개를 벗기는 데 필요하며 전기 회로 기판에 바이어(vias)를 형성하는 데 사용되는 적절한 미세가공 장치는 미국, Oregon, Potland 소재 Electro Scientific Industries, Inc.의 제품을 이용할 수 있다. 다른 적절한 미세가공 장치에 대해서는 역시 계류 중인 본 출원인 명의의 2002년 6월 13일자 미국 특허 출원 번호 ________ "Multiple Beam Micro-machining System"에서 언급하고 있다.
층(18)이 도 1에서 균일한 단일층으로 도시되지만, 층(18)이 한개 이상의 서브층들을 포함할 수 있다. 서브층들을 포함하는 것이 통상적이기도 하다. 서브층의 예로는, 구리 필름으로 덮힌 파이버글래스-에폭시 기판과, 부가적으로, 이 위에 노출된 또는 노출되지 않은 포토레지스트를 들 수 있다. 따라서, 여기서 사용되는 바와 같이, 일부분 제거에 대한 기준은 드러나게될 타겟(12) 위에 놓인 층들의 부분을 제거하는 것을 의미한다.
센서(26)는 타겟(12, 14)같은 정렬 타겟의 존재 여부를 감지하기에 적절하다면 어떤 센서도 가능하다. 적절한 센서의 예로는, 예를 들어 감지 부분 하부로부터 반사되는 반사광의 강도를 측정함으로서, 감지 부분(32)의 하부에서 타겟(12)의 존재 여부를 감지하는, 광다이오드같은 광학 센서, CCD 센서, 또는 CMOS 센서가 있다. 대안으로, 감지부(32)의 하부에서 타겟의 존재 여부를 감지하도록 동작하는 센서로 음파나 초음파 주파수에서 동작하는 음향 센서가 있다. 역시 대안으로, 센서(26)는 첫 번째 제거 부분(24)을 필요로하지 않으면서, 타겟(12) 위치 표시를 제공하도록 동작하는 X-레이 센서일 수 있다.
도 2, 도 3, 도 4를 참고해보자. 도 2는 발명의 한 실시예에 따라 정렬 타겟의 덮개를 벗겨내는 방법을 설명하는 순서도이고, 도 3은 도 1의 타겟(12)에 해당하는 숨겨진 정렬 타겟(62)과, 기판(20)으로부터 제거될 부분(24) 간 관계를 도시하는 기판(20) 상의 영역(60)의 평면도이며, 도 4는 발명에 따른 부분들(24)의 제 거 이후 영역(60)의 평면도이다.
도 3에서, 타겟(62)의 덮개를 벗겨내도록 하는 시스템(10)의 동작 이전에, 정렬 타겟(62)이 위치할 수 있는 기판 위 영역이 도시된다. 시스템(10)에 의해 제거될 수 있는 부분(24)(도 1)의 가능한 위치를 표시하는 실체없는 외곽선으로 각각의 부분 위치(64)가 표시된다. 각각의 부분 위치들(64)은 개별적인 것으로서, 이 모든 부분 위치들(64)은 비연속적 패턴 부분들로 구성되는 패턴을 형성한다. 마찬가지로, 도 3에서 타겟(62)은 기판(20) 표면 아래에 타겟이 묻힘을 표시하도록 실체없는 외곽선으로 도시되며, 상부면(18)에 구멍(25)을 형성하거나 부분(24)을 제거하는 시스템(10)의 동작 단계 이전에는 눈에 보이지 않는다.
발명의 한 실시예에 따르면, 외부층을 통해 보이지 않도록 묻힌 정렬 타겟을 가진 기판이, 정렬 타겟의 덮개를 벗기기 위한 시스템(10)(도 1)에 제공된다(단계 70). 파일럿 구멍의 비연속적 패턴을 형성하기 위해 다수의 위치에서 상부면(18)의 일부분(24)이 선택적으로 제거된다(단계 80).
도 4에 도시되는 바와 같이, 파일럿 구멍들을 형성하기 위해 일부분(24)을 제거한 후, 타겟(62) 부분이 여러 위치(82, 84, 86)에서 눈에 보이게 된다. 각각의 위치(82-86)는 타겟(62) 위에 놓이고, 타겟(62)의 존재는 광학 센서 등을 이용하여 각각의 부분(82, 84, 86)에서 감지될 수 있다. 부분(24)을 제거한 후, 제거 부분을 가진 위치(24) 중 한개 이상에서, 묻힌 타겟(62)의 존재 여부가 감지된다(단계 90).
위치(24)에서 타겟(62)의 존재 여부를 감지함으로서, 타겟(62)의 덮개를 벗 겨내는 구멍(25)(도 1)을 제공하기 위해, 기판(20)의 추가적인 부분이 제거된다(단계 100). 상기 추가적인 부분은 어떤 적절한 연속 또는 비연속 패턴으로도 시스템(10)에 의해 제거될 수 있다. 타겟(62)의 공간적 범위가 타겟이 일반적으로 위치할 수 있는 영역(60)보다 작기 때문에, 구멍(25)은 타겟(62)을 드러내기에 충분할만큼만 크면 되며, 통상적으로 영역(60)보다 작다.
도 1의 타겟(14)처럼 한개 이상의 정렬 타겟이 드러난 후, 그 위치가 CCD 센서나 X-레이같은 위치 감지 센서(도시되지 않음)에 의해 감지된다. 전기 회로 패턴의 일부가, 드러난 타겟(14)에 공간적 정렬되도록 기판(20)에 형성된다(단계 110). 상기 전기 회로 부분은 예를 들어, 기판(20) 표면에 증착된 포토레지스트를 적절히 노출시킴으로서 형성되는 전도체 패턴이거나 기판(20) 내로 뚫린 바이어(vias)일 수 있다. 정렬 타겟의 위치를 감지하여 공간적 정렬되도록 전기 회로 패턴을 노출시키는 데 적절한 시스템의 예로는 다음의 특허출원, 즉, Kantor 외 다수의 US 09/708,160 호와 Ben-Ezra 외 다수의 US 09/792,498 호, 그리고 Orbotech Ltd. 명의의 IL 142354 에 소개된 시스템을 들 수 있다.
도 5와 도 6을 참고해보자. 도 5는 발명의 한 실시예에 따라 정렬 타겟의 덮개를 벗기기 위해 최적화된 방법을 설명하는 순서도이다. 도 6은 도 5에 나타난 방법을 설명하는 기판(20) 위 영역(60)의 평면도이다. 도 6에서, 영역(60)은 시스템(10)의 동작에 이어 도시된다. 실제 제거된 부분(24)은 실선으로 도시된다. 점선으로 표시되는 후보 위치(122)는 제거될 수 있지만 아직 제거되지 않은 부분들(24)의 위치이다.
도 5에 나타난 방법이 도 2에 나타난 방법과 다른 점은 다음과 같다. 즉, 도 5의 방법에서는 센서(26)가 정렬 타겟의 위치 결정에 있어 레이저 미세가공 장치(22)와 상호작용하는 방식으로 사용되어, 구멍(25) 형성 이전에 제거될 필요가 있는 부분(24)의 양을 추가적으로 감소시킬 수 있게 하고, 따라서, 시스템(10) 효율을 증가시킨다.
도 5에 도시되는 방법에 따르면, 보이지 않도록 내장되어 묻힌 정렬 타겟을 가진 기판(20)이 정렬 타겟을 드러내기 위한 시스템(10)(도 1)에 제공된다(단계 120). 기판(20)의 제 1 부분(124)이 레이저 미세가공 장치에 의해 상부면(18)으로부터 선택적으로 제거된다(단계 130). 제 1 부분(124)은 그 외 다른 부분(124)에 대해 비연속적이다.
타겟(62)(도 3)은 영역(60) 내부 어디에라도 위치할 수 있다. 따라서, 제 1 부분(124)의 제거에 이어, 센서(26)는 타겟(62)의 존재 여부를 감지한다(단계 140). 타겟(62)의 존재가 감지되지 않으면(단계 150), 시스템(10)은 단계 130으로 되돌아가서, 라인(152)을 따른 비연속적 부분(24)의 제거에 의해(일례임) 지정 위치 패턴에 따라 부분(24)들을 선택적으로 제거한다. 이 반복적 과정은 타겟(62)의 일부분(가령, 부분(86))이 감지될 때까지 계속된다.
타겟 부분, 가령, 부분(86)을 감지하면, 영역(60) 내에 타겟(62)의 정확한 위치를 만족스럽게 결정하기 위해 충분한 수(N)의 타겟 부분(82-86)이 탐지되었는 지를 로직 회로(도시되지 않음)가 확인한다. 타겟(62) 위치를 결정하기 위해, 통상적으로 두개나 세 개 이상의 타겟 부분(82-86)이 감지될 필요가 있다. 타겟 부분(82-86)의 수가 타겟(62) 위치를 결정하는 데 필요한 수보다 작을 경우, 이 과정은 단계 130으로 되돌아간다. 하지만, 부분(24) 제거는 새 위치 패턴에 따라 계속된다. 예를 들어 도 6을 참고할 때, 부분(24)들이 나선형 패턴으로 제거되어, 타겟(62) 위에 놓인 부분을 감지하면, 부분(124) 제거를 위한 화살표(152) 방향이 변경된다.
충분한 수(N)의 타겟 부분들이 드러나고 감지될 때까지 부분(124) 제거가 계속된다. 도 6에 도시되는 바와 같이, 타겟(62) 위치를 결정하기 위한 한가지 방법은, 타겟(62)이 없는 부분(24)으로 타겟 부분(82-86)들의 모든 변이 형성될 때까지, 후보 위치에서 기판 부분(24) 제거를 필요로 한다. 시간과 리소스 절약을 위해, 시스템(10) 로직은 타겟(62)을 위치시키는 데 필요없는 위치(122)에서 기판(20)의 제거를 건너뛰도록 프로그래밍될 수 있다.
발명의 한 실시예에 따르면, 타겟(62)같은 초기 타겟의 위치에 관한 정보가 메모리에 저장된다. 추가적인 정렬 타겟에 대해 공지된 나선 방향으로 타겟(62)이 기판(20)에 형성될 때, 한개 이상의 초기 타겟의 위치에 관한 정보가 다음 타겟 근처에 있는 부분들(24)의 제거를 지시하는 데 사용될 수 있다. 초기 타겟의 공간적 위치에 관한 정보를 이용함으로서, 그리고 다음 타겟들에 대한 방향에 관한 정보를 이용함으로서, 추가적인 각각의 타겟 위치를 감지하기 위해 제거될 부분(24)의 수가 줄어든다. 드러날 필요가 있는 각각의 추가적인 정렬 타겟의 위치 추정을 개선시키기 위해, 여러 타겟들의 개별적 위치들이 수집될 수 있다.
도 5로 되돌아가서, 충분한 수(N)의 타겟 위치들이 감지된 후, 기판(20)의 추가적인 부분들(24)이, 정렬 타겟의 덮개를 벗겨내기 위한 구멍(25)을 형성하도록, 타겟 감지 부분 근처에서, 가령, 타겟 부분(82-86) 근처 등에서, 일반적으로 연속적인 패턴으로 제거된다(단계 170).
마지막으로, 한개 이상의 정렬 타겟의 덮개가, 가령, 도 1의 타겟(14)의 덮개가 벗겨진 후, 그 위치는 CCD 센서나 X-레이 센서같은 위치 센서로 감지된다. 전기 회로 패턴의 일부가, 드러난 타겟(14)에 공간적으로 정렬되도록 기판(20)에 형성된다(단계 180). 상기 전기 회로 부분은 기판(20) 표면에 증착되는 포토레지스트를 적절히 노출시킴으로서 형성되는 전도체 패턴일 수도 있고, 기판(20) 내로 뚫린 바이어(vias)일 수도 있다. 정렬 타겟의 위치를 감지하여 공간적으로 정렬되도록 전기 회로 패턴을 노출시키는 데 적합한 시스템의 예로는 다음의 특허 출원, 즉, Kantor 외 다수의 US 09/708,160 호와 Ben-Ezra 외 다수의 US 09/792,498 호, 그리고 Orbotech Ltd. 명의의 IL 142354 에 소개된 시스템을 들 수 있다.
앞서 설명한 시스템 및 방법은 인쇄 기판과 그 외 다른 적절한 전기 회로의 제작에 사용되는 것이 일반적이다. 전형적인 인쇄 회로 기판 제작 공정은 전기 회로 패턴의 제 1 부분과, 전기 회로 패턴의 제 1 부분에 정렬되는 정렬 패턴을 제 1 기판층 위에 형성하는 단계를 포함한다. 그후 제 1 기판층은 인쇄 회로 기판을 형성하도록 제 2 기판층과 접합되고, 이때, 상기 제 1 기판층과 상기 제 2 기판층 사이에 정렬 타겟이 묻힌다.
제 1 기판층 위에 형성되는 전기 회로 패턴은, 통상적으로 기존 포토리소그래피나 그 외 다른 적절한 전도체 형성 과정을 이용하여 발생되는 전도체 부재들의 패턴이다. 적절한 정렬 패턴으로는 크로스 헤어(cross hair)를 형성하도록 배열되는 사선으로 배치되는 두 정사각형이나 두개의 쿼터 서클(quarter circle)이 있다.
통상적으로 정렬 패턴은 유용하게 사용되기 위해 드러날 필요가 있다. 즉, 덮개가 벗겨질 필요가 있다. 정렬 패턴의 덮개를 벗기는 것은, 정렬 패턴이 위치할 것으로 기대되는 일반 영역에서 라미네이트의 다수의 제 1 구멍을 형성하고, 한개 이상의 제 1 구멍을 형성한 후, 타겟 위치를 감지하는 단계를 포함한다. 타겟 위치를 감지함으로서, 타겟의 덮개를 벗겨내기 위해 라미네이트에 제 1 구멍보다 큰 제 2 구멍이 형성된다.
타겟의 덮개가 벗겨지면, 기판 위치 및 방향을 결정하기 위해 타겟이 센서에 의해 이용된다. 센서는 타겟이 위치하는 제 1 구멍을 결정하는 데 사용되는 센서와 같은 것일 수도 있고, 패턴 형성 장비에 관련된 센서처럼 앞서와는 다른 센서일 수도 있다. 바이어 형성 장비나 패턴 노출 장비같은 패턴 형성 장비는 정렬 패턴에 정렬되도록 라미네이트 표면에 전기 회로 부분의 패턴을 형성하기 위해 그 위치 및 방향 정보를 이용한다. 정렬 패턴이 제 1 기판층에 형성되는 전기 회로 부분에 정렬되기 때문에, 정렬 패턴에 정렬되는 다음 패턴 부분은 제 1 기판층에 형성되는 전기 회로 패턴 부분에 정렬된다.

Claims (28)

  1. 제 1 패턴에 따라 다층형 회로 기판 내 선택된 비-연속 위치에서 다층형 인쇄 회로 기판의 일부분을 제거하는 미세가공 장치(micro-machining device)와,
    상기 선택된 비-연속 위치에서 정렬 패턴이 존재하는 지 여부를 감지하는 센서와,
    제 2 패턴의 연속 위치에 따라 상기 선택된 비-연속 위치로부터 이격된 한개 이상의 추가적 위치에서 상기 다층형 인쇄 회로 기판의 또 다른 일부분을 상기 미세가공 장치로 하여금 제거하게 하는 컨트롤러로서, 이에 따라, 상기 비-연속 위치들의 박리 구멍보다 큰 박리 구멍이 형성되고, 상기 한개 이상의 추가적 위치는 상기 센서의 출력에 따라 선택되는 것을 특징으로 하는 상기 컨트롤러
    를 포함하는 것을 특징으로 하는 다층형 인쇄 회로 기판의 정렬 패턴 노출 시스템.
  2. 제 1 항에 있어서, 상기 미세가공 장치가 레이저를 포함하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 시스템.
  3. 제 1 항에 있어서, 상기 미세가공 장치가 다층형 인쇄 회로 기판의 단일층의 일부분을 제거하도록 동작하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 시스템.
  4. 제 1 항에 있어서, 상기 미세가공 장치가 상기 다층형 인쇄 회로 기판의 두개 이상의 층들의 일부분을 제거하도록 동작하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 시스템.
  5. 제 1 항에 있어서, 상기 센서가 광학 센서를 포함하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 시스템.
  6. 제 5 항에 있어서, 상기 광학 센서가 광다이오드(photodiode)를 포함하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 시스템.
  7. 제 5 항에 있어서, 상기 광학 센서가 CCD 센서를 포함하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 시스템.
  8. 제 1 항에 있어서, 상기 센서가 음향 센서를 포함하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 시스템.
  9. 제 1 항에 있어서, 상기 센서가 X-레이 센서를 포함하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 시스템.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제 1 패턴에 따라 다층형 회로 기판 내 선택된 비-연속 위치에서 다층형 인쇄 회로 기판의 일부분을 제거하는 단계와,
    상기 선택된 비-연속 위치에서 정렬 패턴이 존재하는 지 여부를 감지하는 단계와,
    연속 위치의 제 2 패턴에 따라 상기 선택된 비-연속 위치로부터 이격된 한개 이상의 추가적 위치에서 상기 다층형 인쇄 회로 기판의 또다른 일부분을 제거하는 단계로서, 이에 따라, 상기 비-연속 위치들의 박리 구멍보다 큰 박리 구멍이 형성되고, 상기 한개 이상의 추가적 위치는 상기 감지하는 단계에 이어 선택되는 것을 특징으로 하는 단계
    를 포함하는 것을 특징으로 하는 다층형 인쇄 회로 기판의 정렬 패턴 노출 방법.
  16. 제 15 항에 있어서, 상기 제거 단계들은 레이저를 포함하는 미세가공 장치를 이용하여 상기 다층형 인쇄 회로 기판의 일부분들을 제거하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 방법.
  17. 제 15 항에 있어서, 상기 제거 단계들은 상기 다층형 인쇄 회로 기판의 단일층의 일부분을 제거하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 방법.
  18. 제 15 항에 있어서, 상기 제거 단계들은 상기 다층형 인쇄 회로 기판의 두개 이상의 층들의 일부분을 제거하는 단계를 포함하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 방법.
  19. 제 15 항에 있어서, 상기 감지하는 단계는 광학 센서 출력을 바탕으로 이루어지는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 방법.
  20. 제 19 항에 있어서, 상기 감지하는 단계는 광다이오드(photodiode)를 포함하는 광학 센서의 출력을 바탕으로 이루어지는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 방법.
  21. 제 19 항에 있어서, 상기 감지 단계는 CCD 센서를 포함하는 광학 센서의 출력을 바탕으로 이루어지는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 방법.
  22. 제 15 항에 있어서, 상기 감지하는 단계는 음향 센서의 출력을 바탕으로 하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 방법.
  23. 제 15 항에 있어서, 상기 감지 단계는 X-레이 센서의 출력을 바탕으로 하는 것을 특징으로 하는, 다층형 인쇄 회로 기판의 정렬 패턴 노출 방법.
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
KR1020047001750A 2001-08-09 2002-08-07 다층형 전기 회로의 타겟 노출 시스템 및 방법 KR100969452B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US31084201P 2001-08-09 2001-08-09
US60/310,842 2001-08-09
PCT/IL2002/000650 WO2003015482A2 (en) 2001-08-09 2002-08-07 A system and method for unveiling targets embedded in a multi-layered electrical circuit

Publications (2)

Publication Number Publication Date
KR20040030927A KR20040030927A (ko) 2004-04-09
KR100969452B1 true KR100969452B1 (ko) 2010-07-14

Family

ID=23204343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047001750A KR100969452B1 (ko) 2001-08-09 2002-08-07 다층형 전기 회로의 타겟 노출 시스템 및 방법

Country Status (6)

Country Link
US (1) US6911620B2 (ko)
JP (1) JP4133816B2 (ko)
KR (1) KR100969452B1 (ko)
CN (1) CN1272138C (ko)
AU (1) AU2002321814A1 (ko)
WO (1) WO2003015482A2 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100983748B1 (ko) * 2002-05-02 2010-09-24 오르보테크 엘티디. 불균일하게 수정된 이미지를 이용하여 인쇄 회로 보드를제조하는 시스템 및 방법
DE102004049439A1 (de) * 2004-10-08 2006-04-13 Feinfocus Gmbh Bohrvorrichtung zum Bohren von Kontaktierungsbohrungen zum Verbinden von Kontaktierungsflächen von Mehrschicht-Leiterplatten
WO2007005636A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Semiconductor failure analysis tool
ES2550583T3 (es) * 2005-12-27 2015-11-10 Bayer Healthcare Llc Procedimiento de formación de un sensor de ensayo de múltiples capas
US7945087B2 (en) * 2006-06-26 2011-05-17 Orbotech Ltd. Alignment of printed circuit board targets
US8319149B2 (en) * 2008-04-16 2012-11-27 Applied Materials, Inc. Radiant anneal throughput optimization and thermal history minimization by interlacing
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
US9035673B2 (en) * 2010-01-25 2015-05-19 Palo Alto Research Center Incorporated Method of in-process intralayer yield detection, interlayer shunt detection and correction
US8716625B2 (en) * 2012-02-03 2014-05-06 Trumpf Werkzeugmaschinen Gmbh + Co. Kg Workpiece cutting
CN110468273A (zh) * 2018-05-11 2019-11-19 株式会社东芝 激光喷丸装置以及激光喷丸方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063280A (en) 1989-07-24 1991-11-05 Canon Kabushiki Kaisha Method and apparatus for forming holes into printed circuit board
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US6556293B2 (en) * 2000-04-06 2003-04-29 Orbotech Ltd. Optical inspection of laser vias

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5867093A (ja) * 1981-10-19 1983-04-21 株式会社東芝 印刷回路基板検査方法及びその装置
US5246316A (en) * 1992-03-06 1993-09-21 Excellon Automation Work table orientation apparatus and method
JP3212405B2 (ja) * 1992-07-20 2001-09-25 富士通株式会社 エキシマレーザ加工方法及び装置
WO1994008443A1 (en) * 1992-09-29 1994-04-14 Berg N Edward Method and apparatus for fabricating printed circuit boards
JP3077539B2 (ja) * 1994-12-22 2000-08-14 松下電器産業株式会社 レーザ加工方法
US5736279A (en) * 1996-11-06 1998-04-07 International Business Machines Corporation Accurate drilling of probe holes in the insulating plate of an electrical test head
US6046429A (en) * 1997-06-12 2000-04-04 International Business Machines Corporation Laser repair process for printed wiring boards
WO1999030542A1 (fr) * 1997-12-11 1999-06-17 Ibiden Co., Ltd. Procede de fabrication d'une carte a circuit imprime multicouche
IL126398A (en) 1998-09-28 2001-08-08 Orbotech Ltd Conveyor system
US6701197B2 (en) 2000-11-08 2004-03-02 Orbotech Ltd. System and method for side to side registration in a printed circuit imager

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5063280A (en) 1989-07-24 1991-11-05 Canon Kabushiki Kaisha Method and apparatus for forming holes into printed circuit board
US5593606A (en) 1994-07-18 1997-01-14 Electro Scientific Industries, Inc. Ultraviolet laser system and method for forming vias in multi-layered targets
US6556293B2 (en) * 2000-04-06 2003-04-29 Orbotech Ltd. Optical inspection of laser vias

Also Published As

Publication number Publication date
JP4133816B2 (ja) 2008-08-13
WO2003015482A2 (en) 2003-02-20
JP2004538654A (ja) 2004-12-24
AU2002321814A1 (en) 2003-02-24
CN1555303A (zh) 2004-12-15
KR20040030927A (ko) 2004-04-09
US6911620B2 (en) 2005-06-28
CN1272138C (zh) 2006-08-30
US20030052099A1 (en) 2003-03-20
WO2003015482A3 (en) 2003-10-09

Similar Documents

Publication Publication Date Title
KR100969452B1 (ko) 다층형 전기 회로의 타겟 노출 시스템 및 방법
US4642160A (en) Multilayer circuit board manufacturing
JPH04313247A (ja) 同一平面の接触バンプを有する相互接続装置及びその製造方法
JP2010027798A (ja) プリント配線板
CN100534271C (zh) 用于印刷电路板的导孔的制作方法
US6556293B2 (en) Optical inspection of laser vias
US20010030058A1 (en) Multi-layer printed circuit board registration
JP4131080B2 (ja) 多層プリント配線板の製造方法
US5075559A (en) Method for measuring the thickness of a light-reflective layer on a light-translucent substrate
CN101422091A (zh) 具有电缆部分的多层电路板及其制造方法
US8294039B2 (en) Surface finish structure of multi-layer substrate and manufacturing method thereof
JP4254447B2 (ja) 両面配線付きテープキャリアおよび多層配線付きテープキャリア
JPH0715147A (ja) 多層配線基板の半貫通スルーホール形成方法及びその装置
JP2774739B2 (ja) 配線板、配線積層体およびその位置検出方法
JP2005057077A (ja) 配線基板の製造方法
KR100645615B1 (ko) 초음파를 이용한 인쇄회로기판 검사방법
CN116801513A (zh) 印制电路板及其焊盘孔加工方法和电子设备
JP2007093307A (ja) 両面プリント配線板の検査方法
JP2004281827A (ja) 配線板の製造方法
JPH11342484A (ja) レーザ加工における加工面の反射光検出装置及び方法
EP2161976B1 (en) Method of manufacturing a surface finish structure of a multi-layer substrate
JP2003179104A (ja) 両面配線付きテープキャリアおよび多層配線付きテープキャリア
JPH05223754A (ja) 多層印刷配線板の検査方法
JPH09116242A (ja) プリント配線板位置決めマーク
JP2007201045A (ja) 配線基板及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140702

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160720

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170601

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180529

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 10