KR100967105B1 - 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법 - Google Patents
모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법 Download PDFInfo
- Publication number
- KR100967105B1 KR100967105B1 KR1020030088901A KR20030088901A KR100967105B1 KR 100967105 B1 KR100967105 B1 KR 100967105B1 KR 1020030088901 A KR1020030088901 A KR 1020030088901A KR 20030088901 A KR20030088901 A KR 20030088901A KR 100967105 B1 KR100967105 B1 KR 100967105B1
- Authority
- KR
- South Korea
- Prior art keywords
- setting
- mode register
- semiconductor memory
- memory device
- register
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
- G11C7/1045—Read-write mode select circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명은 어드레스핀의 추가없이 반도체 메모리 소자의 기능을 한번에 설정할 수 있어 설정시간을 줄일 수 있는 반도체 메모리 소자의 모드레지스터 설정방법을 제공하기 위한 것으로, 이를 위한 발명으로 모드레지스터의 설정 커맨드에 응답하여 어드레스 핀 및 데이터 핀에 입력된 값으로 모드레지스터를 설정하는 것을 특징으로 하는 동작 모드 레지스터의 설정 방법을 제공한다.
MRS, EMRS, 어드레스 핀, 데이터 핀, 동시
Description
도 1은 종래기술에 따른 모드레지스터의 설정 방법에 따른 개념도.
도 2는 본 발명에 따른 모드레지스터의 설정 방법에 따른 개념도.
본 발명은 반도체 메모리 소자에 관한 것으로, 특히 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정 방법에 관한 것이다.
일반적으로 레지스터 셋(REGISTER SET; 이하 'RS'라 함)은 DDR SDRAM의 동 작 중 특별한 기능들을 정의하기 위해서 사용된다. RS는 MRS(Mode Register Sets; 이하 "MRS"라 함)와 EMRS(Extend Mode Register Sets; 이하 "EMRS"라 함)로 구성된다. MRS와 EMRS는 모드레지스터 설정명령과 함께 어드레스핀에 인가된 값으로 DDR SDRAM 동작의 특별한 모드들이 설정되며, 설정된 MRS 및 EMRS는 다시 프로그래밍 하거나 소자의 전원이 나갈 때 까지 유지된다.
도 1은 종래기술에 따른 모드레지스터를 구비하는 반도체 메모리 소자의 블록도로써, 모드레지스터의 설정 방법에 대한 개념도이다.
도 1을 참조하여 보면, 반도체 메모리 소자는 어드레스 버퍼부(10)와, 뱅크어드레스 버퍼부(20)와, 외부 신호를 입력받아 모드레지스터 설정 커맨드(mrs_cmd, emrs_cmd)를 생성하기 위한 커맨드 생성부(30)와, 반도체 메모리 소자의 특정을 기능을 설정하기 위한 MRS(40)와, EMRS(50)를 구비한다.
모드레지스터 설정 커맨드(mrs_cmd)의 활성화 시 뱅크어드레스 버퍼부(20)의 출력신호로 MRS(40)와 EMRS(50)를 구분하여 어드레스 버퍼부(10)의 출력값을 통해 MRS(40) 또는 EMRS(50)를 설정한다.
어드레스 버퍼부(10)는 어드레스핀(A0 -12)에 인가된 값을 버퍼링하여 출력한다.
참고적으로, 모드레지스터 설정 커맨드는 외부 신호인 /CS, /RAS, /CAS, /WE 가 전부 논리값 'L'를 가질 때 활성화 되는 신호로써, 모드레지스터 설정 커맨드 mrs_cmd와 emrs_cmd는 동일한 명령어이되 단지 뱅크어드레스(BA0, BA1)에 따라 이를 구분한다. 뱅크어드레스(BA0, BA1)가 전부 논리값 'L'를 가질 때 MRS가 설정되고, 뱅크어드레스(BA0, BA1)가 각각 논리값 'L' 및 'H'를 가질 때 EMRS가 설정된다.
표 1a은 512M DDR SDRAM의 JEDEC 스펙(Joint Electron Device Engineering Council Specification)에 따른 MRS의 커맨드 입력값이다.
표 1a을 참조하면, MRS는 버스트랭스(Burst Length), 버스트 타입(Burst Type), 동작 모드(Operation Mode), 카스레이턴시(Cas Latency) 등의 설정을 위한 코드들로 구성되며, 각각 코드를 설정하기 위한 어드레스 핀이 할당되어 있다.
어드레스 핀 A0 - A2는 버스트랭스 설정을 위해, A3 버스트 타입의 설정을 위해, A4 - A6는 카스레이턴시의 설정을 위해, A7-A12는 동작 모드의 설정을 위해 할당된다.
한편, MRS는 어드레스핀을 통해서 설정되므로, 어드레스핀 갯수를 넘는 기능은 다시 EMRS를 통해 설정된다.
표 1b는 512M DDR SDRAM의 JEDEC 스펙에 따른 EMRS의 커맨드 입력값이다.
표 1b를 참조하면, EMRS는 DLL 인에이블 및 디스에이블(DLL enable, DLL disable), DS (output driver strength selection; 이하 "DS"라 함) 및 동작 모드 설정을 위한 코드들로 구성된다.
각 코드의 설정을 위해 할당된 어드레스 핀을 살펴보면, 어드레스 A0는 DLL 인에이블 및 디스에이블을, A1은 DS를, A3 - A12는 동작 모드를 위해 할당된다.
표 2a은 512M DDR2 SDRAM의 JEDEC 스펙에 따른 MRS의 커맨드 입력값이다.
표 2b는 512M DDR2 SDRAM의 JEDEC 스펙에 따른 EMRS1 내지 EMRS3의 커맨드 입력값이며, EMRS2와 EMRS3은 여분으로 설정된 레지스터이다.
한편, 종래에는 반도체 메모리 소자의 기능을 MRS를 통해 설정하였는데, 이후 칩의 기능이 많아짐에 따라 설정이 필요한 동작모드가 증가하였으나 이를 위한 어드레스핀에는 제약이 있어 EMRS의 개념을 도입했다.
이렇게 반도체 메모리 소자의 기능을 설정하기 위한 모드레지스터가 MRS와 EMRS로 나뉨에 따라, 2회 이상에 걸쳐 이를 설정해 주어야 한다. 따라서, DRAM이 특정 동작을 수행할 때 마다 2회 이상의 모드레지스터를 계속 설정해주어야 하기 때문에 속도 측면에서 불리하다. 더욱이 차세대 DRAM에서 종래기술의 방법으로 모드레지스터를 설정하게 된다면 이를 위해 핀을 더 사용해야 하는 경우가 생기고 이는 불필요한 면적을 사용하여 셀 효율(Cell Efficiency) 측면에서도 손해를 볼 수 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 어드레스핀의 추가없이 반도체 메모리 소자의 기능을 한번에 설정할 수 있어 설정횟수 및 설정 시간을 줄일 수 있는 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정 방법을 제공한다.
상기의 기술적 과제를 달성하기 위한 본 발명에 따르면, 반도체 메모리 소자의 동작 모드 레지스터의 설정 방법은 모드레지스터의 설정 커맨드에 응답하여 어드레스 핀 및 데이터 핀을 통해 입력된 데이터를 모드레지스터를 설정한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 2는 본 발명에 따른 모드레지스터를 구비하는 반도체 메모리 소자의 블록도로써, 모드레지스터의 설정 방법에 대한 개념도이다.
도 2를 참조하면, 반도체 메모리 소자는 어드레스 버퍼부(100)와, 데이터 버퍼부(200)와, 외부 신호를 입력받아 모드레지스터 설정 커맨드(mrs_cmd)를 생성하기 위한 커맨드 생성부(300)와, 반도체 메모리 소자의 특정을 기능을 설정하기 위한 MRS(400)를 구비한다.
이를 도1과 비교하여 보면, 본 발명에 따른 MRS(400)는 종래기술과는 달리 EMRS(50)를 구비하지 않는 것을 확인할 수 있다. 이는 본 발명에서는 모드레지스터 설정 커맨드(mrs_cmd)의 활성화 시 어드레스 버퍼부(100)와 데이터 버퍼부(200)의 출력신호를 통해 MRS(400)를 설정하기 때문에, 종래에 어드레스 핀의 제약으로 인하여 추가되었던 EMRS(50) 없이도 반도체 메모리 소자에서 필요로 하는 기능을 한번에 설정할 수 있다. 또한, MRS와 EMRS의 개념의 구분이 없기 때문에 이를 구분하기 위한 뱅크어드레스가 필요하지 않다.
설정방법을 살펴보면, 모드레지스터 설정 커맨드(mrs_cmd)의 활성화 시 어드레스 버퍼부(100)와 데이터 버퍼부(200)의 출력값을 통해 MRS(400)를 설정한다.
따라서, 반도체 메모리 소자의 기능을 어드레스 핀 뿐 아니라 데이터 핀을 통해서도 입력 받기 때문에, 어드레스핀의 추가없이도 한번에 설정할 수 있어 설정에 따른 지연을 줄일 수 있다.
참고적으로, 모드레지스터 설정 커맨드(mrs_cmd)는 외부 신호인 /CS, /RAS, /CAS, /WE 가 전부 논리값 'L'를 가질 때 활성화 되는 신호이다.
표 3은 본 발명을 적용한 512M DDR SDRAM의 모드레지스터의 값이다.
이를 표 1a 및 표 1b에 따른 512M SDRAM의 모드레지스터와 비교하여 보면, 본 발명에서는 상기 표 3에서 보는 바와 같이, 종래 EMRS의 DLL 및 DS를 포함하는 하나의 MRS로 구성되는 것을 확인할 수 있다. 따라서, 종래 EMRS의 DLL 및 DS를 데이터 핀 DQ0 및 DQ1를 통해 입력 받으며, 이외 추가적인 기능들을 설정하고자 하는 경우에는 데이터 핀 DQ2 내지 DQ 15를 사용할 수 있다.
또한, 표를 통해서 제시하지는 않았지만, 상기 표 2a내지 표 2b에 따른 DDR2 SDRAM에도 이를 적용할 수 있다. 즉, 하나의 MRS에 DDR2 SDRAM에서의 EMRS가 갖는 기능의 설정을 위한 영역이 있으며, 이는 데이터핀을 통해서 그 값을 설정 받는다.
전술한 본 발명은 반도체 메모리 소자의 기능을 한번에 설정할 수 있어, DRAM의 특정 동작을 수행에 따른 모드레지스터의 계속된 설정 시에도 한번에 설정할 수 있으므로 속도가 향상된다. 또한, 차세대 DRAM에서도 모드레지스터를 설정하기 위한 핀의 추가가 필요하지 않아 이에 따른 면적을 감소시킬 수 있다.
상기에서는 512M DDR SDRAM의 JEDEC 스펙에 따른 모드레지스터 만을 예시하였으나, 본 발명은 반도체 메모리 소자의 기능을 설정하기 위한 레지스터를 어드레스핀 뿐 아니라 데이터 핀을 동시에 사용하는 경우에 적용된다.
이와같이 상기에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
전술한 본 발명은 어드레스핀의 추가없이 반도체 메모리 소자의 기능을 설정할 수 있어 설정횟수 및 설정 시간을 줄일 수 있다. 또한, 어드레스핀의 추가가 필요치 않으므로 셀 효율이 향상된다.
Claims (2)
- 모드레지스터의 설정 커맨드에 응답하여 어드레스 핀을 통해 M비트의 코드값을 입력받고 데이터 핀을 통해 N비트의 코드값을 입력받으며, M + N 비트의 코드값에 대응하여 모드레지스터를 설정하는 것을 특징으로 하는 반도체 메모리 소자의 동작 모드 레지스터의 설정 방법.
- 외부 신호를 버퍼링하여 M 비트의 코드값을 출력하기 위한 어드레스 버퍼부;외부 신호를 버퍼링하여 N 비트의 코드값을 출력하기 위한 데이터 버퍼부;외부 신호를 입력받아 모드레지스터 설정 커맨드를 생성하기 위한 커맨드 생성부; 및상기 모드레지스터 설정 커맨드의 활성화 시 M + N 비트의 코드값에 대응하여 반도체 메모리 소자의 기능을 설정하는 모드레지스터를 구비하는 반도체 메모리 소자.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030088901A KR100967105B1 (ko) | 2003-12-09 | 2003-12-09 | 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030088901A KR100967105B1 (ko) | 2003-12-09 | 2003-12-09 | 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050055861A KR20050055861A (ko) | 2005-06-14 |
KR100967105B1 true KR100967105B1 (ko) | 2010-07-05 |
Family
ID=37250644
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030088901A KR100967105B1 (ko) | 2003-12-09 | 2003-12-09 | 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100967105B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10636475B2 (en) | 2017-12-28 | 2020-04-28 | Samsung Electronics Co., Ltd. | Memory device for receiving operation codes through dq pins, a memory module including the same, and a setting method of the memory module |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100675292B1 (ko) | 2005-10-13 | 2007-01-29 | 삼성전자주식회사 | 반도체 메모리 장치 및 이를 구비하는 메모리 시스템 |
KR100799132B1 (ko) | 2006-06-29 | 2008-01-29 | 주식회사 하이닉스반도체 | 초기값변경이 가능한 모드레지스터셋회로. |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63131237A (ja) | 1986-11-20 | 1988-06-03 | Nec Corp | テスト回路付マイクロコンピユ−タ |
JPH07160249A (ja) * | 1993-10-15 | 1995-06-23 | Hitachi Ltd | データプロセッサ及びデータ処理システム |
KR20010065910A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 모드 레지스터 세팅장치 |
KR20020040150A (ko) * | 2000-11-23 | 2002-05-30 | 박종섭 | 에스디램 컨트롤러 |
-
2003
- 2003-12-09 KR KR1020030088901A patent/KR100967105B1/ko not_active IP Right Cessation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63131237A (ja) | 1986-11-20 | 1988-06-03 | Nec Corp | テスト回路付マイクロコンピユ−タ |
JPH07160249A (ja) * | 1993-10-15 | 1995-06-23 | Hitachi Ltd | データプロセッサ及びデータ処理システム |
KR20010065910A (ko) * | 1999-12-30 | 2001-07-11 | 박종섭 | 모드 레지스터 세팅장치 |
KR20020040150A (ko) * | 2000-11-23 | 2002-05-30 | 박종섭 | 에스디램 컨트롤러 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10636475B2 (en) | 2017-12-28 | 2020-04-28 | Samsung Electronics Co., Ltd. | Memory device for receiving operation codes through dq pins, a memory module including the same, and a setting method of the memory module |
Also Published As
Publication number | Publication date |
---|---|
KR20050055861A (ko) | 2005-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5999458A (en) | Latch circuit, data output circuit and semiconductor device having the circuits | |
US5926434A (en) | Synchronous semiconductor memory device capable of reducing electricity consumption on standby | |
US5815462A (en) | Synchronous semiconductor memory device and synchronous memory module | |
US6636446B2 (en) | Semiconductor memory device having write latency operation and method thereof | |
KR100711100B1 (ko) | 메모리 모듈 및 이를 구비하는 메모리 시스템 | |
KR100719377B1 (ko) | 데이터 패턴을 읽는 반도체 메모리 장치 | |
JP4007776B2 (ja) | ポステッドcas機能を有する同期式半導体メモリ装置 | |
US7715245B2 (en) | Pipe latch device of semiconductor memory device | |
JPH09198875A (ja) | 同期型半導体記憶装置 | |
US6708262B2 (en) | Memory device command signal generator | |
JP2005322379A (ja) | データ出力ドライバのインピーダンスを調整することができる半導体メモリ装置 | |
US7230864B2 (en) | Circuit for generating data strobe signal of semiconductor memory device | |
JPH07192470A (ja) | 半導体メモリの出力回路 | |
US8483005B2 (en) | Internal signal generator for use in semiconductor memory device | |
US8230140B2 (en) | Latency control circuit and method using queuing design method | |
KR100670698B1 (ko) | 반도체메모리소자 내 파이프 래치장치 | |
US6166970A (en) | Priority determining apparatus using the least significant bit and CAS latency signal in DDR SDRAM device | |
CN113223575B (zh) | 高速电平移位器 | |
US6671788B2 (en) | Synchronous semiconductor memory device having a burst mode for improving efficiency of using the data bus | |
KR100967105B1 (ko) | 모드레지스터를 구비하는 반도체 메모리 소자 및 그 설정방법 | |
US7813197B2 (en) | Write circuit of memory device | |
US6442096B2 (en) | Fast accessing of a memory device | |
KR101124284B1 (ko) | 모드 레지스터 셋 디코더 | |
KR100798795B1 (ko) | 내부 어드레스 생성장치 및 그의 구동방법 | |
KR20030039179A (ko) | 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |