KR100964271B1 - 반도체소자 제조 방법 - Google Patents

반도체소자 제조 방법 Download PDF

Info

Publication number
KR100964271B1
KR100964271B1 KR1020030041504A KR20030041504A KR100964271B1 KR 100964271 B1 KR100964271 B1 KR 100964271B1 KR 1020030041504 A KR1020030041504 A KR 1020030041504A KR 20030041504 A KR20030041504 A KR 20030041504A KR 100964271 B1 KR100964271 B1 KR 100964271B1
Authority
KR
South Korea
Prior art keywords
forming
layer
cell region
conductive
peripheral region
Prior art date
Application number
KR1020030041504A
Other languages
English (en)
Other versions
KR20050000907A (ko
Inventor
이성권
이민석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030041504A priority Critical patent/KR100964271B1/ko
Publication of KR20050000907A publication Critical patent/KR20050000907A/ko
Application granted granted Critical
Publication of KR100964271B1 publication Critical patent/KR100964271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 정밀한 공정 조건이 요구되면서도 생산 비용이 많이 소요되고 셀영역과 주변영역에서 서로 중복되는 마스크 공정 (예컨대, 비트라인 콘택 형성 공정)을 분리실시함으로 인한 생산 비용의 증가를 방지할 수 있고, 반복되는 세정 공정으로 인한 콘택 오픈부 상부에서의 CD의 확대를 방지할 수 있어 정밀한 CD의 제어가 가능한 반도체소자의 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 셀영역과 주변영역을 갖는 기판 상에 제1절연막을 형성하는 단계; 상기 셀영역의 상기 제1절연막을 관통하여 상기 기판에 전기적으로 연결되는 제1도전층을 형성하는 단계; 상기 제1도전층을 포함하는 상기 제1절연막 상에 제2절연막과 캡핑막을 차례로 형성하는 단계; 상기 캡핑막 상에 상기 셀영역 및 상기 주변영역에서의 콘택을 동시에 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 식각마스크로 상기 캡핑막 및 상기 제2절연막을 선택적으로 식각하여 상기 셀영역의 상기 제1도전층과 상기 주변영역에서 상기 제1절연막을 각각 노출시키는 복수의 제1오픈부를 형성하는 단계; 상기 셀영역을 덮는 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴 및 상기 캡핑막을 식각마스크로 상기 주변영역의 제1오픈부 하부의 상기 제1절연막을 식각하여 상기 주변영역의 상기 기판을 노출시키는 제2오픈부를 형성하는 단계를 포함하는 반도체소자 제조 방법을 제공한다.
비트라인콘택, 단일 마스크 패턴, BLC1, BLC2, 캡핑막, 셀콘택 오픈 마스크.

Description

반도체소자 제조 방법{METHOD FOR FABRICATION OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1e는 종래기술에 따른 반도체소자 제조 공정을 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체소자 제조 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
30 : 기판 31 : 게이트절연막
32 : 게이트전극용 전도막 33 :하드마스크용 절연막
34 : 식각정지막 35 : 제1절연막
36 : 플러그 37 : 제2절연막
40 : 캡핑막
38 : BLC1 및 BLC2를 동시에 형성하기 위한 포토레지스트 패턴
본 발명은 반도체소자 제조방법에 관한 것으로 특히, 제조 비용이 많이 소요되는 콘택 형성 공정을 비교적 저렴한 콘택 형성 공정으로 대체하여 생산 비용을 줄일 수 있는 반도체소자의 콘택 형성 방법에 관한 것이다.
반도체 메모리소자 중 DRAM(Dynamic Random Access Memory) 등은 예컨대, 1T1C(하나의 트랜지스터와 하나의 캐패시터)로 구성된 복수의 단위 셀을 포함하는 셀영역과 그 이외의 주변영역으로 크게 구분된다.
예컨대, 비트라인(Bitline)은 셀 트랜지스터의 소스 쪽에 연결되어 실제로 데이타가 전송되는 라인으로, 셀 영역 측면에서는 이러한 비트라인의 전기적 연결을 위해 게이트전극(예컨대, 워드라인) 측면의 소스/드레인 접합 영역에(통상 하부의 랜딩 플러그 콘택(Landing plug contact; 이하 LPC1이라 함)을 통해 콘택됨) 연결되며, 이러한 비트라인을 통해 전달된 셀 데이타를 감지 및 증폭하기 위한 비트라인 감지증폭기(Bitline sense amplifier)를 포함하는 주변영역 측면에서는 비트라인 감지증폭기(구체적으로 비트라인 감지증폭기를 이루는 트랜지스터의 게이트와 소스/드레인 접합)와 비트라인 간의 전기적 연결을 위해 콘택이 필요하다.
이하에서는, 셀영역에서의 비트라인콘택(Bitline line contact)을 BLC1이라 하고, 주변영역에서의 비트라인콘택을 BLC2라 한다.
도 1a 내지 도 1e는 종래기술에 따른 반도체소자 제조 공정을 도시한 단면도로서, 이를 참조하여 종래의 셀영역 및 주변영역의 비트라인콘택 형성 공정을 상세 히 살펴 본다.
먼저, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(10) 상에 게이트절연막(11)과 게이트전극용 전도막(12)과 하드마스크용 절연막(13)을 차례로 증착한 후, 게이트전극 마스크를 이용한 사진식각 공정을 실시하여 하드마스크용 절연막(13)/게이트전극용 전도막(12)/게이트절연막(11)의 적층 구조의 게이트전극 패턴(G1, G2, G3)을 형성한다.
여기서, a-a'은 셀영역을 나타내고, b-b'은 주변영역(구체적으로는, 비트라인 감지증폭기 형성 영역)을 나타낸다.
게이트절연막(11)은 주로 실리콘산화막등의 산화막 계열을 이용하고, 전도막(12)은 폴리실리콘, 텅스텐, 텅스텐질화막 또는 텅스텐 실리사이드 등을 단독 또는 적층하여 사용한다. 하드마스크용 절연막(13)은 실리콘질화막 또는 실리콘산화질화막 등의 질화막 계열을 사용한다.
하드마스크용 절연막(13)으로 질화막 계열의 물질을 사용하는 것은, 산화막 계열인 층간절연용 절연막과의 식각선택비를 갖는 질화막 계열을 사용함으로써 플러그 형성을 위한 자기정렬콘택(Self align contact; 이하 SAC이라 함) 공정에서 식각 프로파일을 얻을 수 있도록 함과 동시에 셀영역의 LPC1 형성을 위한 SAC 식각 공정에서 게이트전극 패턴(G1, G2)의 손실을 방지하기 위한 것이다.
이어서, 질화막 계열의 식각정지막(14)을 증착하는 바, 게이트전극 패턴(G1, G2, G3)이 형성된 프로파일을 따라 얇게 증착되도록 한다.
식각정지막(14)이 형성된 기판(20) 전면에 층간절연 및 게이트전극 패턴(G1, G2, G3) 간을 분리시키기 위한 산화막 계열의 제1절연막(15)을 증착한다.
제1절연막(15)으로는 BPSG(Boro Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSG(Phospho Silicate Glass)막, TEOS(Tetra Ethyl Ortho Silicate)막, HDP(High Density Plasma) 산화막 등을 주로 사용한다.
이어서, 제1절연막(15) 상에 셀콘택 오픈 마스크를 형성한 다음, 셀콘택 오픈 마스크 식각마스크로 제1절연막(15)을 선택적으로 식각하여 셀영역(a-a')에서 게이트전극 패턴(G1, G2) 사이의 기판(10)(예컨대, 소스/드레인 접합 등의 활성영역)을 노출시키는 오픈부 즉, 콘택홀(도시하지 않음)을 형성한다.
이어서, 포토레지스트 스트립(Photoresist strip) 공정을 실시하여 셀콘택 오픈 마스크를 제거하고, 불산계 용액을 이용한 세정 공정을 실시하여 식각 부산물을 제거하며, 오픈부의 개구부를 확장시킨다.
오픈부가 형성된 전면에 플러그 형성을 위한 전도성 물질을 증착하여 오픈부 형성시 노출된 기판(10)에 전기적으로 도통되도록 한다.
플러그 물질은 통상적으로 사용되는 폴리실리콘이나, 텅스텐 등을 사용한다.
이어서, 게이트전극 패턴(G1, G2, G3) 상부와 제1절연막(15)이 평탄화되는 연마 타겟으로 화학적기계적연마(Chemical Mechanical Polishing; 이하 CMP라 함) 공정을 실시하여 제1절연막(15)에 의해 분리되어 서로 격리된 복수의 플러그(16)를 형성한다.
한편, 제1절연막(15)이 게이트전극 패턴(G1, G2, G3) 상부에서 일부 남는 연마 타겟으로 CMP 공정을 실시할 수 있다.
도 1a은 복수의 분리된 플러그(16)가 형성된 공정 단면을 나타낸다.
이어서, 도 1b에 도시된 바와 같이, 복수의 분리된 플러그(16)가 형성된 전체 구조 상부에 층간절연용 제2절연막(17)을 증착한 다음, 셀영역(a-a')에서의 BLC1 형성을 위한 콘택 마스크인 포토레지스트 패턴(18)을 형성한다.
제2절연막(17)으로는 BPSG막, BSG막, PSG막, TEOS막 또는 HDP 산화막 등을 사용한다.
이어서, 도 1c에 도시된 바와 같이, 포토레지스트 패턴(18)을 식각마스크로 제2절연막(17)을 식각하여 셀영역(a-a')의 플러그(16)를 노출시키는 오픈부(19, 구체적으로, 비트라인 콘택홀)을 형성한다.
이 때, 주지의 SAC 식각 공정을 적용하는 바, CF계열의 가스와 CHF 계열의 가스 등을 조합한 식각 레시피를 적용하며, 오픈부(19) 형성 후 세정 공정을 실시하여 식각 부산물을 제거함과 동시에 콘택 영역을 확장시킨다.
포토레지스트 스트립(Photoresist strip, 또는 애싱(Ashing)) 공정을 실시하여 BLC1 형성용 포토레지스트 패턴(18)을 제거한 다음, 주변영역(b-b')에서의 BLC2 형성을 위한 콘택 마스크인 포토레지스트 패턴(20)을 형성한다.
이어서, 포토레지스트 패턴(20)을 식각마스크로 주변영역(b-b')의 제2절연막(17)을 선택적으로 식각하여 게이트전극 패턴의 전도막(12) 및 주변영역(b-b')에서의 기판(10) 활성영역(예컨대, 비트라인 감지증폭기를 이루는 트랜지스터의 소스/드레인 영역)을 각각 노출시키는 오픈부(21, 22)를 형성한다.
이 때에도 전술한 바와 같은 SAC 식각 공정을 적용하는 바, CF계열의 가스와 CHF 계열의 가스 등을 조합한 식각 레시피를 적용하며, 오픈부(21, 22) 형성 후 세정 공정을 실시하여 식각 부산물을 제거함과 동시에 콘택 영역을 확장시킨다.
포토레지스트 스트립 공정을 실시하여 BLC2 형성용 포토레지스트 패턴(20)을 제거하는 바, 도 1d는 BLC2용 오픈부(21, 22)가 형성된 공정 단면을 나타낸다.
오픈부가 형성된 전면에 플러그 형성을 위한 전도성 물질을 증착하여 오픈부(19, 21, 22) 형성시 노출된 셀영역(a-a')의 플러그(16)와 주변영역(b-b')의 전도막(12) 및 기판(10)에 전기적으로 도통되도록 한다.
플러그 물질은 통상적으로 사용되는 폴리실리콘이나, 텅스텐 등을 사용한다.
이어서, 제2절연막(17)이 노출되는 타겟으로 에치백 또는 CMP 공정을 실시하여 제2절연막(17)에 의해 분리되어 서로 격리된 비트라인 콘택 플러그(23, 24, 25)를 형성한다.
한편, 주변영역(b-b')의 비트라인 콘택 플러그 '24'와 '25'가 서로 연결될 수도 있으므로(예컨대, 비트라인 감지증폭기에서 트랜지스터의 소스/드레인과 게이트가 서로 전기적으로 연결되는 경우), 평탄화 공정시 식각 또는 연마 타겟을 적절히 조절하는 것이 바람직하다.
전술한 종래의 비트라인콘택 플러그 형성 공정에서는 셀영역(BLC1)과 주변영역(BLC2)을 별도로 분리하여 실시하였다.
한편, 비트라인콘택 플러그 형성을 위한 포토리소그라피 공정의 경우 다른 포토리소그라피 공정에 비해 정밀한(Critical) 공정 조건이 요구되며, 그 제조 비용도 상당히 많이 소요된다.
아울러, BLC1과 BLC2의 각각에 대한 식각 공정 후에 실시하는 세정 단계 중에 콘택 오픈부의 상부 임계치수(Critical Dimemsion; 이하 CD라 함)가 넓어져 금속 배선 형성 등 후속 공정에서의 오버랩(Overlap) 마진을 감소시키는 원인이 되기도 한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 정밀한 공정 조건이 요구되면서도 생산 비용이 많이 소요되고 셀영역과 주변영역에서 서로 중복되는 마스크 공정 (예컨대, 비트라인 콘택 형성 공정)을 분리실시함으로 인한 생산 비용의 증가를 방지할 수 있고, 반복되는 세정 공정으로 인한 콘택 오픈부 상부에서의 CD의 확대를 방지할 수 있어 정밀한 CD의 제어가 가능한 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위해 본 발명은, 셀영역과 주변영역을 갖는 기판 상에 제1절연막을 형성하는 단계; 상기 셀영역의 상기 제1절연막을 관통하여 상기 기판에 전기적으로 연결되는 제1도전층을 형성하는 단계; 상기 제1도전층을 포함하는 상기 제1절연막 상에 제2절연막과 캡핑막을 차례로 형성하는 단계; 상기 캡핑막 상에 상기 셀영역 및 상기 주변영역에서의 콘택을 동시에 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 식각마스크로 상기 캡핑막 및 상기 제2절연막을 선택적으로 식각하여 상기 셀영역의 상기 제1도전층과 상기 주변영역에서 상기 제1절연막을 각각 노출시키는 복수의 제1오픈부를 형성하는 단계; 상기 셀영역을 덮는 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴 및 상기 캡핑막을 식각마스크로 상기 주변영역의 제1오픈부 하부의 상기 제1절연막을 식각하여 상기 주변영역의 상기 기판을 노출시키는 제2오픈부를 형성하는 단계를 포함하는 반도체소자 제조 방법을 제공한다.
또한, 상기의 목적을 달성하기 위해 본 발명은, 셀영역과 주변영역을 갖는 기판 상에 하드마스크/도전층 구조의 복수의 도전패턴을 형성하는 단계; 상기 도전패턴을 포함하는 상기 기판 전면에 제1절연막을 형성하는 단계; 상기 셀영역에서 상기 제1절연막을 관통하여 상기 도전패턴 사이의 상기 기판에 전기적으로 연결되는 제1도전층을 형성하는 단계; 상기 제1도전층을 포함하는 상기 제1절연막 상에 제2절연막과 캡핑막을 차례로 형성하는 단계; 상기 캡핑막 상에 상기 셀영역 및 상기 주변영역에서의 콘택을 동시에 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 식각마스크로 상기 캡핑막 및 상기 제2절연막을 선택적으로 식각하여 상기 셀영역의 상기 제1도전층과 상기 주변영역에서 상기 도전패턴 상부의 상기 하드마스크를 각각 노출시키는 복수의 제1오픈부를 형성하는 단계; 상기 셀영역을 덮는 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴 및 상기 캡핑막을 식각마스크로 상기 주변영역의 제1오픈부 하부의 상기 하드마스크를 식각하여 상기 주변영역의 상기 도전패턴의 도전층을 노출시키는 제2오픈부를 형성하는 단계를 포함하는 반도체소자 제조 방법을 제공한다.
또한, 상기의 목적을 달성하기 위해 본 발명은, 셀영역과 주변영역을 갖는 기판 상에 하드마스크/도전층 구조의 복수의 도전패턴을 형성하는 단계;
상기 도전패턴을 포함하는 상기 기판 전면에 제1절연막을 형성하는 단계; 상기 셀영역에서 상기 제1절연막을 관통하여 상기 도전패턴 사이의 상기 기판에 전기적으로 연결되는 제1도전층을 형성하는 단계; 상기 제1도전층을 포함하는 상기 제1절연막 상에 제2절연막과 캡핑막을 차례로 형성하는 단계; 상기 캡핑막 상에 상기 셀영역 및 상기 주변영역에서의 콘택을 동시에 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계; 상기 제1포토레지스트 패턴을 식각마스크로 상기 캡핑막 및 상기 제2절연막을 선택적으로 식각하여 상기 셀영역의 상기 제1도전층과 상기 주변영역에서 상기 도전패턴 상부의 상기 하드마스크 또는 상기 제1절연막을 각각 노출시키는 복수의 제1오픈부를 형성하는 단계; 상기 셀영역을 덮는 제2포토레지스트 패턴을 형성하는 단계; 상기 제2포토레지스트 패턴 및 상기 캡핑막을 식각마스크로 상기 주변영역의 제1오픈부 하부의 상기 제1절연막 또는 상기 하드마스크를 식각하여 상기 주변영역의 상기 기판 또는 상기 도전패턴의 도전층을 노출시키는 제2오픈부를 형성하는 단계를 포함하는 반도체소자 제조 방법을 제공한다.
본 발명에서는 전술한 바와 같이, 고도의 정밀성이 요구되면서도 생산 비용이 많이 소요되는 공정(예컨대, 비트라인콘택 공정)을 반복하여 사용함으로 인한 문제점을 극복하기 위해 CD 관리가 요구되는 비트라인콘택 공정과 같은 공정 스텝에 대한 마스크 공정을 셀영역과 주변영역에서 하나의 마스크 패턴을 이용한 공정으로 실시함으로써, 생산 비용의 저감과 아울러, 반복되는 세정 공정으로 인한 오 픈부 상부에서의 CD의 확대를 방지할 수 있도록 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체소자 제조 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 셀영역 및 주변영역의 비트라인콘택 형성 공정을 상세히 살펴 본다.
먼저, 반도체소자를 이루기 위한 여러 요소가 형성된 기판(30) 상에 게이트절연막(31)과 게이트전극용 전도막(32)과 하드마스크용 절연막(33)을 차례로 증착한 후, 게이트전극 마스크를 이용한 사진식각 공정을 실시하여 하드마스크용 절연막(33)/게이트전극용 전도막(32)/게이트절연막(31)의 적층 구조의 게이트전극 패턴(G1, G2, G3)을 형성한다.
여기서, a-a'은 셀영역을 나타내고, b-b'은 주변영역(구체적으로는, 비트라인 감지증폭기 형성 영역)을 나타낸다.
게이트절연막(31)은 주로 실리콘산화막등의 산화막 계열을 이용하고, 전도막(32)은 폴리실리콘, 텅스텐, 텅스텐질화막 또는 텅스텐 실리사이드 등을 단독 또는 적층하여 사용한다. 하드마스크용 절연막(33)은 실리콘질화막 또는 실리콘산화질화막 등의 질화막 계열을 사용한다.
하드마스크용 절연막(33)으로 질화막 계열의 물질을 사용하는 것은, 산화막 계열인 층간절연용 절연막과의 식각선택비를 갖는 질화막 계열을 사용함으로써 플러그 형성을 위한 SAC 공정에서 식각 프로파일을 얻을 수 있도록 함과 동시에 셀영역의 LPC1 형성을 위한 SAC 식각 공정에서 게이트전극 패턴(G1, G2)의 손실을 방지하기 위한 것이다.
이어서, 질화막 계열의 식각정지막(34)을 증착하는 바, 게이트전극 패턴(G1, G2, G3)이 형성된 프로파일을 따라 얇게 증착되도록 한다.
식각정지막(34)이 형성된 기판(30) 전면에 층간절연 및 게이트전극 패턴(G1, G2, G3) 간을 분리시키기 위한 산화막 계열의 제1절연막(35)을 증착한다.
이어서, 제1절연막(35) 상에 CD의 제어가 필요하지 않는 셀콘택 오픈 마스크를 형성한 다음, 셀콘택 오픈 마스크 식각마스크로 제1절연막(35)을 선택적으로 식각하여 셀영역(a-a')에서 게이트전극 패턴(G1, G2) 사이의 기판(30)(예컨대, 소스/드레인 접합 등의 활성영역)을 노출시키는 오픈부 즉, 콘택홀(도시하지 않음)을 형성한다.
이어서, 포토레지스트 스트립 공정을 실시하여 셀콘택 오픈 마스크를 제거하고, 불산계 용액을 이용한 세정 공정을 실시하여 식각 부산물을 제거하며, 오픈부의 개구부를 확장시킨다.
오픈부가 형성된 전면에 플러그 형성을 위한 전도성 물질을 증착하여 오픈부 형성시 노출된 기판(30)에 전기적으로 도통되도록 한다.
플러그 물질은 통상적으로 사용되는 폴리실리콘이나, 텅스텐 등을 사용한다.
이어서, 게이트전극 패턴(G1, G2, G3) 상부와 제1절연막(35)이 평탄화되는 연마 타겟으로 CMP 공정을 실시하여 제1절연막(35)에 의해 분리되어 서로 격리된 복수의 플러그(36)를 형성한다.
한편, 제1절연막(35)이 게이트전극 패턴(G1, G2, G3) 상부에서 일부 남는 연마 타겟으로 CMP 공정을 실시할 수 있다.
도 2a은 복수의 분리된 플러그(36)가 형성된 공정 단면을 나타낸다.
이어서, 도 2b에 도시된 바와 같이, 복수의 분리된 플러그(36)가 형성된 전체 구조 상부에 층간절연용 제2절연막(37)을 증착한 다음, 제2절연막(37) 상에 캡핑막(40)을 증착한다.
캡핑막(40)은 후속 공정에서 주변영역(b-b')의 비트라인 콘택홀 형성시 마스크 역할을 위한 것으로, 산화막 계열의 물질막에 비해 식각 내성을 갖는 질화막 계열이나 물질막이나 폴리실리콘막을 사용하는 것이 바람직하다.
이어서, 캡핑막(40) 상에 셀영역(a-a') 및 주변영역(b-b')에서 BLC1 및 BLC2를 동시에 형성하기 위한 콘택 마스크인 포토레지스트 패턴(38)을 형성한다.
전술한 바와 같이, BLC1과 BLC2는 고정밀도가 요구되고 생산 비용이 많이 소요되는, 즉 CD 제어를 필요로 하는 마스크 공정으로 여기서는 종래의 BLC1과 BLC2용 마스크 공정을 하나로 통합하여 사용한다.
제1 및 제2절연막(35, 37)으로는 BPSG막, BSG막, PSG막, TEOS막 또는 HDP 산화막 등을 사용한다.
이어서, 도 2c에 도시된 바와 같이, 포토레지스트 패턴(38)을 식각마스크로 제2절연막(37)과 캡핑막(40)을 식각하여 셀영역(a-a')의 플러그(36) 및 주변영역(b-b')의 게이트전극 패턴의 상단부와 제1절연막(35)을 노출시키는 오픈부(39)를 형성한다.
여기서, 주변영역(b-b')에서의 오픈부(39)는 후속 비트라인콘택 형성을 위한 패턴 형성 영역을 정의하는 것이다.
이 때, 주지의 SAC 식각 공정을 적용하는 바, CxFy(C2F6, C3F3 , C4F6, C4F8, C5F8)계열의 가스와 CHaFb(CHF3, CH2F2) 계열의 가스 등을 조합한 식각 레시피를 적용하며, 오픈부(39) 형성 후 세정 공정을 실시하여 식각 부산물을 제거함과 동시에 콘택 영역을 확장시킨다.
이어서, 포토레지스트 스트립 공정을 실시하여 포토레지스트 패턴(38)을 제거한다.
이어서, 도 2d 및 도 2e에 도시된 바와 같이, 전체 구조 상부에 셀영역(a-a') 상부 만을 덮도록 CD 제어를 필요로 하지 않는 포토레지스트 패턴(41)을 형성한 다음, 캡핑막(40)을 식각마스크로 주변영역(b-b')의 제1절연막(35)과 하드마스크용 절연막(33)을 선택적으로 식각하여 주변영역(b-b')에서의 기판(30)의 활성영역(예컨대, 비트라인 감지증폭기를 이루는 트랜지스터의 소스/드레인 영역) 및 게이트전극 패턴의 전도막(32)을 각각 노출시키는 오픈부(43, 42)를 형성한다.
이 때, 포토레지스트 패턴(41)은 셀영역(a-a')에서의 식각마스크 역할을 하며, 캡핑막(40)은 주변영역(b-b')에서의 식각마스크로서의 역할을 담당한다.
따라서, 도 2e에서 점선으로 도시된 바와 같이 주변영역(b-b')에서 캡핑막(40)의 대부분은 제거된다.
이어서, 포토레지스트 스트립 공정을 실시하여 포토레지스트 패턴(41)을 제거하는 바, 도 2e는 BLC1 및 BLC2용 오픈부(39, 42, 43)가 형성된 공정 단면을 나타낸다.
도 2f에 도시된 바와 같이, 오픈부가 형성된 전면에 플러그 형성을 위한 전도성 물질을 증착하여 오픈부(39, 42, 43) 형성시 노출된 셀영역(a-a')의 플러그(36)와 주변영역(b-b')의 게이트전극용 전도막(42) 및 기판(30)에 전기적으로 도통되도록 한다.
플러그 물질은 통상적으로 사용되는 폴리실리콘이나, 텅스텐 등을 사용한다.
이어서, 제2절연막(37)이 노출되는 타겟으로 에치백 또는 CMP 공정을 실시하여 제2절연막(37)에 의해 분리되어 서로 격리된 비트라인 콘택 플러그(44, 45, 46)를 형성한다.
한편, 주변영역(b-b')의 비트라인 콘택 플러그 '45'와 '46'이 서로 연결될 수도 있으므로(예컨대, 비트라인 감지증폭기에서 트랜지스터의 소스/드레인과 게이트가 서로 전기적으로 연결되는 경우), 평탄화 공정시 식각 또는 연마 타겟을 적절히 조절하는 것이 바람직하다.
전술한 바와 같이 이루어지는 본 발명은, 비트라인콘택 공정과 같은 CD 제어가 요구되는 마스크 공정은 셀영역과 주변영역에서 하나의 마스크 패턴을 이용한 공정으로 실시함으로써, 고도의 정밀성이 요구되면서도 생산 비용이 많이 소요되는 공정을 반복하여 사용함으로 인한 생산 비용의 증가를 방지할 수 있으며, 반복되는 세정 공정으로 인한 오픈부 상부에서의 CD의 확대를 방지할 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 본 발명의 실시예에서는 비트라인콘택 공정을 그 일예로 하였으나, 비트라인콘택 공정 이외에 셀영역과 주변영역에서 모두 필요하며 각각 따로 실시하는 모든 콘택 공정에 응용이 가능하다.
상술한 바와 같은 본 발명은, 셀영역과 주변영역에서 각각 형성되는 비트라인 콘택 공정과 같은 CD 제어를 필요로 하는 마스크 공정을 하나의 마스크 패턴을 이용한 공정으로 실시함으로써 생산 비용을 낮출 수 있어 궁극적으로, 반도체소자의 가격 경쟁력을 향상시킬 수 있는 탁월한 효과를 기대할 수 있다.

Claims (9)

  1. 셀영역과 주변영역을 갖는 기판 상에 제1절연막을 형성하는 단계;
    상기 셀영역의 상기 제1절연막을 관통하여 상기 기판에 전기적으로 연결되는 제1도전층을 형성하는 단계;
    상기 제1도전층을 포함하는 상기 제1절연막 상에 제2절연막과 캡핑막을 차례로 형성하는 단계;
    상기 캡핑막 상에 상기 셀영역 및 상기 주변영역에서의 콘택을 동시에 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계;
    상기 제1포토레지스트 패턴을 식각마스크로 상기 캡핑막 및 상기 제2절연막을 선택적으로 식각하여 상기 셀영역의 상기 제1도전층과 상기 주변영역에서 상기 제1절연막을 각각 노출시키는 복수의 제1오픈부를 형성하는 단계;
    상기 셀영역을 덮는 제2포토레지스트 패턴을 형성하는 단계; 및
    상기 제2포토레지스트 패턴 및 상기 캡핑막을 식각마스크로 상기 주변영역의 제1오픈부 하부의 상기 제1절연막을 식각하여 상기 주변영역의 상기 기판을 노출시키는 제2오픈부를 형성하는 단계
    를 포함하는 반도체소자 제조 방법.
  2. 셀영역과 주변영역을 갖는 기판 상에 하드마스크/도전층 구조의 복수의 도전패턴을 형성하는 단계;
    상기 도전패턴을 포함하는 상기 기판 전면에 제1절연막을 형성하는 단계;
    상기 셀영역에서 상기 제1절연막을 관통하여 상기 도전패턴 사이의 상기 기판에 전기적으로 연결되는 제1도전층을 형성하는 단계;
    상기 제1도전층을 포함하는 상기 제1절연막 상에 제2절연막과 캡핑막을 차례로 형성하는 단계;
    상기 캡핑막 상에 상기 셀영역 및 상기 주변영역에서의 콘택을 동시에 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계;
    상기 제1포토레지스트 패턴을 식각마스크로 상기 캡핑막 및 상기 제2절연막을 선택적으로 식각하여 상기 셀영역의 상기 제1도전층과 상기 주변영역에서 상기 도전패턴 상부의 상기 하드마스크를 각각 노출시키는 복수의 제1오픈부를 형성하는 단계;
    상기 셀영역을 덮는 제2포토레지스트 패턴을 형성하는 단계; 및
    상기 제2포토레지스트 패턴 및 상기 캡핑막을 식각마스크로 상기 주변영역의 제1오픈부 하부의 상기 하드마스크를 식각하여 상기 주변영역의 상기 도전패턴의 도전층을 노출시키는 제2오픈부를 형성하는 단계
    를 포함하는 반도체소자 제조 방법.
  3. 셀영역과 주변영역을 갖는 기판 상에 하드마스크/도전층 구조의 복수의 도전패턴을 형성하는 단계;
    상기 도전패턴을 포함하는 상기 기판 전면에 제1절연막을 형성하는 단계;
    상기 셀영역에서 상기 제1절연막을 관통하여 상기 도전패턴 사이의 상기 기판에 전기적으로 연결되는 제1도전층을 형성하는 단계;
    상기 제1도전층을 포함하는 상기 제1절연막 상에 제2절연막과 캡핑막을 차례로 형성하는 단계;
    상기 캡핑막 상에 상기 셀영역 및 상기 주변영역에서의 콘택을 동시에 형성하기 위한 제1포토레지스트 패턴을 형성하는 단계;
    상기 제1포토레지스트 패턴을 식각마스크로 상기 캡핑막 및 상기 제2절연막을 선택적으로 식각하여 상기 셀영역의 상기 제1도전층과 상기 주변영역에서 상기 도전패턴 상부의 상기 하드마스크 또는 상기 제1절연막을 각각 노출시키는 복수의 제1오픈부를 형성하는 단계;
    상기 셀영역을 덮는 제2포토레지스트 패턴을 형성하는 단계; 및
    상기 제2포토레지스트 패턴 및 상기 캡핑막을 식각마스크로 상기 주변영역의 제1오픈부 하부의 상기 제1절연막 또는 상기 하드마스크를 식각하여 상기 주변영역의 상기 기판 또는 상기 도전패턴의 도전층을 노출시키는 제2오픈부를 형성하는 단계
    를 포함하는 반도체소자 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 캡핑막은, 질화막 계열의 물질막 또는 폴리실리콘막을 포함하는 것을 특징으로 하는 반도체소자 제조 방법.
  5. 제 2 항 또는 제 3 항에 있어서,
    도전패턴은, 게이트전극 패턴을 포함하는 것을 특징으로 하는 반도체소자 제조 방법.
  6. 제 2 항 또는 제 3 항에 있어서,
    상기 제1도전층은, 콘택 플러그를 포함하는 것을 특징으로 하는 반도체소자 제조 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제2오픈부를 형성하는 단계 후, 상기 제2오픈부를 매립하며 노출된 부분과 전기적으로 연결되는 제2도전층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자 제조 방법.
  8. 제 7 항에 있어서,
    상기 제2도전층은, 콘택 플러그를 포함하는 것을 특징으로 하는 반도체소자 제조 방법.
  9. 제 8 항에 있어서,
    상기 콘택 플러그는 비트라인콘택 플러그인 것을 특징으로 하는 반도체소자 제조 방법.
KR1020030041504A 2003-06-25 2003-06-25 반도체소자 제조 방법 KR100964271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030041504A KR100964271B1 (ko) 2003-06-25 2003-06-25 반도체소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030041504A KR100964271B1 (ko) 2003-06-25 2003-06-25 반도체소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20050000907A KR20050000907A (ko) 2005-01-06
KR100964271B1 true KR100964271B1 (ko) 2010-06-16

Family

ID=37216779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030041504A KR100964271B1 (ko) 2003-06-25 2003-06-25 반도체소자 제조 방법

Country Status (1)

Country Link
KR (1) KR100964271B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688687B2 (en) 2020-07-29 2023-06-27 Samsung Electronics Co., Ltd. Semiconductor devices having landing pad patterns and methods of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010005123A (ko) * 1999-06-30 2001-01-15 김영환 반도체 메모리 소자의 비트라인 콘택홀 형성 방법
KR20010028871A (ko) * 1999-09-27 2001-04-06 윤종용 사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법
KR20030001919A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010005123A (ko) * 1999-06-30 2001-01-15 김영환 반도체 메모리 소자의 비트라인 콘택홀 형성 방법
KR20010028871A (ko) * 1999-09-27 2001-04-06 윤종용 사진공정이 감소된 반도체 장치의 비트라인 콘택홀을 형성하는 방법
KR20030001919A (ko) * 2001-06-28 2003-01-08 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688687B2 (en) 2020-07-29 2023-06-27 Samsung Electronics Co., Ltd. Semiconductor devices having landing pad patterns and methods of manufacturing the same

Also Published As

Publication number Publication date
KR20050000907A (ko) 2005-01-06

Similar Documents

Publication Publication Date Title
JP4456880B2 (ja) 半導体装置及びその製造方法
JP4036837B2 (ja) Ｄｒａｍデバイスの縦型トランジスタに線成形マスタ・マスクを使用してビットライン・コンタクトを形成する方法
US20060264032A1 (en) Formation of self-aligned contact plugs
JP3496754B2 (ja) 半導体装置の形成方法
KR100604943B1 (ko) 반도체 소자 및 그 제조방법
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100545865B1 (ko) 반도체 장치 및 그 제조 방법
JP4303058B2 (ja) ダマシン配線を利用した半導体素子の製造方法
US6352896B1 (en) Method of manufacturing DRAM capacitor
KR20090009391A (ko) 반도체 소자의 제조 방법
KR100964271B1 (ko) 반도체소자 제조 방법
KR100991379B1 (ko) 반도체소자 제조 방법
KR100604812B1 (ko) 자기 정렬된 컨택 공정을 이용한 반도체 소자의 제조 방법
KR100571632B1 (ko) 반도체소자 제조 방법
KR100277883B1 (ko) 반도체 소자의 제조 방법
KR20050052177A (ko) 반도체소자 제조 방법
KR100522419B1 (ko) 반도체소자 제조 방법
KR20050002075A (ko) 반도체소자 제조 방법
KR20040024685A (ko) 매립형 비트라인을 구비한 반도체 소자의 제조 방법
KR20010083349A (ko) 광범위하게 평탄화된 반도체 소자의 제조방법
KR20060038242A (ko) 반도체 소자 제조 방법
KR20040008675A (ko) 반도체 메모리 소자의 형성방법
KR20040058762A (ko) 랜딩플러그를 구비하는 반도체 소자의 제조 방법
KR20050067467A (ko) 반도체소자 제조 방법
KR20040058750A (ko) 반도체소자의 전도패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee