KR100959450B1 - Image Sensor and Method for Manufacturing Thereof - Google Patents

Image Sensor and Method for Manufacturing Thereof Download PDF

Info

Publication number
KR100959450B1
KR100959450B1 KR1020070139448A KR20070139448A KR100959450B1 KR 100959450 B1 KR100959450 B1 KR 100959450B1 KR 1020070139448 A KR1020070139448 A KR 1020070139448A KR 20070139448 A KR20070139448 A KR 20070139448A KR 100959450 B1 KR100959450 B1 KR 100959450B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
lower electrode
photodiode
layer
reflective
Prior art date
Application number
KR1020070139448A
Other languages
Korean (ko)
Other versions
KR20090071217A (en
Inventor
정충경
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139448A priority Critical patent/KR100959450B1/en
Publication of KR20090071217A publication Critical patent/KR20090071217A/en
Application granted granted Critical
Publication of KR100959450B1 publication Critical patent/KR100959450B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지 센서는, 반도체 기판 상에 배치된 금속배선을 포함하는 층간 절연막; 상기 금속배선과 연결되도록 상기 층간 절연막 상에 형성된 하부전극; 상기 하부전극의 양측면에 형성된 반사 패턴; 및 상기 하부전극 및 반사 패턴을 포함하는 층간 절연막 상에 배치된 포토다이오드를 포함한다.An image sensor according to an embodiment includes an interlayer insulating film including a metal wiring disposed on a semiconductor substrate; A lower electrode formed on the interlayer insulating layer so as to be connected to the metal wiring; Reflective patterns formed on both side surfaces of the lower electrode; And a photodiode disposed on the interlayer insulating layer including the lower electrode and the reflective pattern.

이미지 센서, 포토다이오드, 반사막 Image Sensors, Photodiodes, Reflectors

Description

이미지 센서 및 그 제조방법{Image Sensor and Method for Manufacturing Thereof}Image Sensor and Method for Manufacturing Thereof}

실시예에서는 이미지 센서 및 그 제조방법이 개시된다. In an embodiment, an image sensor and a method of manufacturing the same are disclosed.

이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)를 포함한다.The image sensor is a semiconductor device that converts an optical image into an electrical signal, and includes a charge coupled device (CCD) image sensor and a complementary metal oxide silicon (CMOS) image sensor (CIS). do.

씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다. The CMOS image sensor implements an image by sequentially detecting an electrical signal of each unit pixel by a switching method by forming a photodiode and a MOS transistor in the unit pixel.

씨모스 이미지 센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토 다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터가 반도체 기판에 수평으로 배치되는 구조이다. The CMOS image sensor is a structure in which a photo diode area for receiving a light signal and converting it into an electric signal and a transistor for processing the electric signal are horizontally disposed on a semiconductor substrate.

수평형 씨모스 이미지 센서에 의하면 포토 다이오드와 트랜지스터가 기판 상에 상호 수평으로 인접하여 형성된다. 이에 따라, 포토 다이오드 형성을 위한 추가적인 영역이 요구된다. According to the horizontal CMOS image sensor, a photodiode and a transistor are formed adjacent to each other horizontally on a substrate. Accordingly, an additional area for photodiode formation is required.

실시예는 트랜지스터 회로와 포토 다이오드의 수직형 집적을 제공할 수 있는 이미지 센서 및 그 제조방법을 제공한다.The embodiment provides an image sensor and a method of manufacturing the same that can provide vertical integration of a transistor circuit and a photodiode.

또한, 실시예는 레졀루션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지 센서 및 그 제조방법을 제공한다. In addition, the embodiment provides an image sensor and a method of manufacturing the same that can be improved together with the resolution (Resolution) and sensor sensitivity (sensitivity).

또한, 실시예는 수직형의 포토 다이오드를 채용하면서 크로스 토크 및 노이즈 현상을 방지할 수 있는 이미지 센서 및 그 제조방법을 제공한다. In addition, the embodiment provides an image sensor and a method of manufacturing the same that can prevent crosstalk and noise phenomenon while employing a vertical photodiode.

실시예에 따른 이미지 센서는, 반도체 기판 상에 배치된 금속배선을 포함하는 층간 절연막; 상기 금속배선과 연결되도록 상기 층간 절연막 상에 형성된 하부전극; 상기 하부전극의 양측면에 형성된 반사 패턴; 및 상기 하부전극 및 반사 패턴을 포함하는 층간 절연막 상에 배치된 포토다이오드를 포함한다.An image sensor according to an embodiment includes an interlayer insulating film including a metal wiring disposed on a semiconductor substrate; A lower electrode formed on the interlayer insulating layer so as to be connected to the metal wiring; Reflective patterns formed on both side surfaces of the lower electrode; And a photodiode disposed on the interlayer insulating layer including the lower electrode and the reflective pattern.

실시예에 따른 이미지 센서의 제조방법은, 반도체 기판 상에 금속배선을 포함하는 층간 절연막을 형성하는 단계; 상기 금속배선과 연결되도록 상기 층간 절연막 상에 하부전극을 형성하는 단계; 상기 하부전극의 양측면에 반사 패턴을 형성하는 단계; 및 상기 하부전극 및 반사 패턴을 포함하는 층간 절연막 상에 포토다이오드를 형성하는 단계를 포함한다.In accordance with another aspect of the present invention, a method of manufacturing an image sensor includes: forming an interlayer insulating layer including metal wiring on a semiconductor substrate; Forming a lower electrode on the interlayer insulating layer so as to be connected to the metal wiring; Forming reflective patterns on both sides of the lower electrode; And forming a photodiode on the interlayer insulating layer including the lower electrode and the reflective pattern.

실시예에 따른 이미지 센서 및 그 제조방법에 의하면 트랜지스터 회로와 포 토 다이오드의 수직형 집적을 제공할 수 있다.According to the image sensor and the method of manufacturing the same according to the embodiment can provide a vertical integration of the transistor circuit and the photodiode.

또한, 트랜지스터와 포토 다이오드의 수직형 집적에 의해 필 팩터(fill factor)를 100%에 근접시킬 수 있다.In addition, the fill factor can be approached to 100% by vertical integration of the transistor and the photodiode.

또한, 수직형 집적에 의해 종래기술보다 같은 픽셀 사이즈에서 높은 센서티비티(sensitivity)를 제공할 수 있다.In addition, the vertical integration can provide higher sensitivity at the same pixel size than the prior art.

또한, 각 단위 픽셀은 센서티비티(sentivity)의 감소없이 보다 복잡한 회로를 구현할 수 있다.In addition, each unit pixel can implement a more complex circuit without reducing the sensitivity.

또한, 포토 다이오드의 단위픽셀을 구현함에 있어 단위 픽셀 내의 포토 다이오드의 표면적을 증가시켜 광감지율을 향상시킬 수 있다.In addition, in implementing the unit pixel of the photodiode, the light sensing ratio may be improved by increasing the surface area of the photodiode in the unit pixel.

또한, 포토 다이오드가 소자분리 영역에 의하여 단위픽셀 별로 분리되어 크로스 토크 및 노이즈 발생을 방지할 수 있다.In addition, the photodiode may be separated for each unit pixel by the device isolation region to prevent crosstalk and noise.

실시예에 따른 이미지 센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.An image sensor and a method of manufacturing the same according to an embodiment will be described in detail with reference to the accompanying drawings.

실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다. In the description of the embodiments, where described as being formed "on / over" of each layer, the on / over may be directly or through another layer ( indirectly) includes everything formed.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 5는 실시예에 따른 이미지 센서를 나타내는 단면도이다.5 is a cross-sectional view illustrating an image sensor according to an embodiment.

실시예에 따른 이미지 센서는, 반도체 기판(10) 상에 배치된 금속배선(30)을 포함하는 층간 절연막(20)과, 상기 금속배선(30)과 연결되도록 상기 층간 절연막(20) 상에 형성된 하부전극(40)과, 상기 하부전극(40)의 양측면에 형성된 반사 패턴(55) 및 상기 하부전극(40) 및 반사 패턴(55)을 포함하는 층간 절연막(20) 상에 배치된 포토다이오드를 포함한다. The image sensor according to the embodiment may be formed on the interlayer insulating film 20 including the metal wiring 30 disposed on the semiconductor substrate 10 and on the interlayer insulating film 20 so as to be connected to the metal wiring 30. A photodiode disposed on the lower electrode 40, the reflective pattern 55 formed on both sides of the lower electrode 40, and the interlayer insulating layer 20 including the lower electrode 40 and the reflective pattern 55. Include.

도시되지는 않았지만, 상기 반도체 기판(10)에는 트랜지스터 회로가 단위픽셀 별로 배치될 수 있다. Although not shown, transistor circuits may be disposed on the semiconductor substrate 10 for each pixel.

상기 층간 절연막(20)은 복수의 층으로 배치될 수 있다. 예를 들어, 상기 층간 절연막(20)은 산화막 또는 질화막으로 형성될 수 있다.The interlayer insulating film 20 may be arranged in a plurality of layers. For example, the interlayer insulating film 20 may be formed of an oxide film or a nitride film.

상기 금속배선(30)은 상기 층간 절연막(20)을 관통하여 복수개로 배치될 수 있다. 상기 금속배선(30)은 단위픽셀 별로 형성되어 상기 반도체 기판(10)의 회로와 전기적으로 연결될 수 있다.The metal wires 30 may be arranged in plural through the interlayer insulating film 20. The metal wire 30 may be formed for each unit pixel and electrically connected to a circuit of the semiconductor substrate 10.

상기 하부전극(40)은 단위픽셀 별로 이격되어 상기 금속배선(30)과 연결된다. 또한, 상기 하부전극(40)은 상호 이격되어 상기 포토다이오드를 단위픽셀 별로 분리할 수 있다. 예를 들어, 상기 하부전극(40)은 Cr, Ti, TiN, Ta, TaN, Al, Cu 및 W 중 적어도 어느 하나로 형성될 수 있다. The lower electrode 40 is spaced apart from each unit pixel and connected to the metal wiring 30. In addition, the lower electrodes 40 may be spaced apart from each other to separate the photodiodes for each pixel. For example, the lower electrode 40 may be formed of at least one of Cr, Ti, TiN, Ta, TaN, Al, Cu, and W.

상기 반사 패턴(55)은 상기 하부전극(40)의 양측벽에 배치된다. 상기 반사 패턴(55)은 메틸(Methyl)(CH3) 또는 에틸(ecthyl)(C2H5)을 포함하는 화합물로 형성될 수 있다. 예를 들어, 상기 반사 패턴(55)은 메틸 클로로헥산(Methyl- cyclohexane) 및 에틸 클로로헥산(Ethyl-cyclohexane)으로 형성될 수 있다. The reflective pattern 55 is disposed on both sidewalls of the lower electrode 40. The reflection pattern 55 may be formed of a compound including methyl (CH 3 ) or ethyl (C 2 H 5 ). For example, the reflective pattern 55 may be formed of methyl chlorohexane and ethyl chlorohexane.

상기 하부전극(40) 및 반사 패턴(55)를 포함하는 층간 절연막(20) 상에 포토 다이오드가 배치된다. 상기 포토 다이오드는 제1 도전형 전도층(60), 진성층(70) 및 제2 도전형 전도층(80)을 포함한다. 예를 들어, 상기 제1 도전형 전도층(60)은 n형 비정질 실리콘층(n-type amorphous silicon)이고, 진성층(70)은 진성 비정질 실리콘층(intrinsic amorphous silicon)이고, 상기 제2 도전형 전도층(80)은 p형 비정질 실리콘층(p-type amorphous silicon)일 수 있다.A photodiode is disposed on the interlayer insulating layer 20 including the lower electrode 40 and the reflective pattern 55. The photodiode includes a first conductivity type conductive layer 60, an intrinsic layer 70, and a second conductivity type conductive layer 80. For example, the first conductivity type layer 60 is n-type amorphous silicon, the intrinsic layer 70 is intrinsic amorphous silicon, and the second conductivity is The type conductive layer 80 may be a p-type amorphous silicon layer.

상기와 같이, 포토다이오드가 상기 반도체 기판(10)과 수직형 집적을 이루어 필팩터를 향상시킬 수 있다. As described above, the photodiode may be vertically integrated with the semiconductor substrate 10 to improve the fill factor.

또한, 상기 포토 다이오드에서 생성된 광전자는 해당하는 상기 하부전극(40)으로만 수집되어 크로스 토크 및 노이즈가 발생되는 것을 차단할 수 있다. 이것은 상기 하부전극(40)의 양측벽에는 반사 패턴(55)이 형성되어 있기 때문이다. 상기 반사패턴(55)은 상기 하부전극(40)보다 굴절율이 큰 메틸 또는 에틸로 형성되어 상기 하부전극(40)의 측벽 영역으로 빛이 입사되었을 때 입사광을 전반사 시키게 된다. 따라서, 상기 하부전극(40) 사이에서 발생될 수 있는 난반사에 의한 방해전자의 발생을 방지하여 이미지 특성을 저하시키는 요인을 제거할 수 있다. In addition, the photoelectrons generated in the photodiode may be collected only by the corresponding lower electrode 40 to prevent crosstalk and noise from occurring. This is because reflective patterns 55 are formed on both side walls of the lower electrode 40. The reflective pattern 55 is formed of methyl or ethyl having a refractive index greater than that of the lower electrode 40 so as to totally reflect incident light when light is incident on the sidewall region of the lower electrode 40. Therefore, it is possible to prevent the generation of disturbed electrons due to diffuse reflection that may be generated between the lower electrodes 40, thereby removing the factors that lower the image characteristics.

또한, 상기 하부전극(40)의 사이 영역에 해당하는 포토 다이오드에서 생성된 광전자는 상기 반사 패턴(55)에 의하여 상기 하부전극(40)으로 이동되는 차단되어 크로스 토크 및 노이즈가 발생되는 것을 방지할 수 있다. In addition, the photoelectrons generated in the photodiode corresponding to the area between the lower electrodes 40 are blocked by the reflective pattern 55 to be moved to the lower electrode 40 to prevent cross talk and noise from occurring. Can be.

상기 포토 다이오드 상부에는 상부전극(90)이 배치된다. 상기 상부전극(90) 은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(90)은 ITO(indium tin oxide), CTO(cardium tin oxide), ZnO2 중 어느 하나로 형성될 수 있다.An upper electrode 90 is disposed on the photodiode. The upper electrode 90 may be formed of a transparent electrode having good light transmittance and high conductivity. For example, the upper electrode 90 may be formed of any one of indium tin oxide (ITO), cardium tin oxide (CTO), and ZnO 2 .

상기 상부전극(90) 상에 단위화소 별로 컬러필터(100)가 배치된다. 상기 컬러필터(100)는 단위픽셀마다 하나식 형성되어 입사하는 빛으로부터 색을 분리해 낸다. 이러한 컬러필터(100)는 각각 다른 색상을 나타내는 것으로 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 색으로 이루어질 수 있다. The color filter 100 is disposed for each unit pixel on the upper electrode 90. The color filter 100 is formed one by one for each pixel to separate the color from the incident light. Each of the color filters 100 represents a different color and may be formed of three colors of red, green, and blue.

실시예에 따른 이미지 센서는, 트랜지스터를 포함하는 반도체 기판 상에 포토 다이오드가 형성되어 포토 다이오드의 필 팩터를 향상시킬 수 있다.In the image sensor according to the embodiment, a photodiode may be formed on a semiconductor substrate including a transistor to improve the fill factor of the photodiode.

또한, 상기 하부전극의 측벽에 형성된 반사 패턴에 의하여 포토 다이오드가 단위픽셀 별로 분리되므로 크로스 토크 및 노이즈 발생을 차단할 수 있다.In addition, since the photodiode is separated for each unit pixel by the reflective pattern formed on the sidewall of the lower electrode, crosstalk and noise may be blocked.

도 1 내지 도 5를 참조하여, 실시예에 따른 이미지 센서의 제조공정을 설명한다.1 to 5, a manufacturing process of an image sensor according to an embodiment will be described.

도 1을 참조하여, 반도체 기판(10) 상에 금속배선(30)을 포함하는 층간 절연막(20)이 형성된다.Referring to FIG. 1, an interlayer insulating film 20 including a metal wiring 30 is formed on a semiconductor substrate 10.

도시되지는 않았지만, 상기 반도체 기판(10) 상에는 후술되는 포토 다이오드와 연결되어 수광된 광전하를 전기신호를 변환하는 트랜지스터가 단위화소 별로 형성될 수 있다. 예를 들어, 상기 트랜지스터는 3Tr, 4Tr 및 5Tr 중 어느 하나 일 수 있다. Although not shown, a transistor for converting an electric signal from photoelectric charges received by being connected to a photodiode described below may be formed for each pixel on the semiconductor substrate 10. For example, the transistor may be any one of 3Tr, 4Tr, and 5Tr.

상기 반도체 기판(10) 상부에는 전원라인 또는 신호라인과의 접속을 위하여 층간 절연막(20) 및 금속배선(30)이 형성되어 있다. An interlayer insulating layer 20 and a metal wiring 30 are formed on the semiconductor substrate 10 to be connected to a power line or a signal line.

상기 층간 절연막(20)은 복수의 층으로 형성될 수 있다. 예를 들어, 상기 층간 절연막(20)은 질화막 또는 산화막으로 형성될 수 있다.The interlayer insulating film 20 may be formed of a plurality of layers. For example, the interlayer insulating film 20 may be formed of a nitride film or an oxide film.

상기 금속배선(30)은 상기 층간 절연막(20)을 관통하여 복수개 형성될 수 있다. 예를 들어, 상기 금속배선(30)은 금속, 합금 또는 살리사이드를 포함하는 다양한 전도성 물질, 즉 알루미늄, 구리, 코발트 또는 텅스텐등으로 형성될 수 있다.The metal wires 30 may be formed in plural through the interlayer insulating film 20. For example, the metal wire 30 may be formed of various conductive materials including metal, alloy, or salicide, that is, aluminum, copper, cobalt, or tungsten.

상기 금속배선(30)은 포토 다이오드에서 생성된 전자를 하부의 트랜지스터로 전달하는 역할을 한다. 도시되지는 않았지만, 상기 금속배선(30)은 상기 반도체 기판(10)의 하부에 형성된 불순물이 도핑된 영역과 접속되어 단위픽셀 별로 형성될 수 있다. The metal wiring 30 transfers electrons generated from the photodiode to the lower transistor. Although not shown, the metal wire 30 may be connected to a region doped with an impurity formed under the semiconductor substrate 10 to be formed for each pixel.

상기 층간 절연막(20) 상에 상기 금속배선(30)과 연결되도록 단위픽셀 별로 하부전극(40)이 형성된다. 상기 하부전극(40)은 PVD 방법에 의하여 금속물질을 증착한 후 패터닝하여 형성할 수 있다. 예를 들어, 상기 하부전극(40)은 Cr, Ti, TiN, Ta, TaN, Al, Cu 및 W 중 어느 하나를 PVD 방법에 의하여 약 50~2000Å의 두께로 형성될 수 있다. The lower electrode 40 is formed for each unit pixel so as to be connected to the metal wiring 30 on the interlayer insulating layer 20. The lower electrode 40 may be formed by depositing and patterning a metal material by PVD. For example, the lower electrode 40 may be formed of any one of Cr, Ti, TiN, Ta, TaN, Al, Cu, and W to have a thickness of about 50 to about 2000 kV by the PVD method.

상기 하부전극(40)은 상기 층간 절연막(20) 상에 형성되어 상기 금속배선(30)과 전기적으로 연결될 수 있다. 또한, 상기 하부전극(40)은 상호 이격되어 상기 층간 절연막(20)을 선택적으로 노출시킬 수 있다. 특히, 상기 하부전극(40)의 면적이 넓을 수록 포토 다이오드의 광전하의 수집량이 커질 수 있다.The lower electrode 40 may be formed on the interlayer insulating layer 20 to be electrically connected to the metal wiring 30. In addition, the lower electrodes 40 may be spaced apart from each other to selectively expose the interlayer insulating layer 20. In particular, the larger the area of the lower electrode 40, the greater the amount of photocharge collected in the photodiode.

도 2를 참조하여, 상기 하부전극(40)을 포함하는 층간 절연막(20) 상에 반사 층(50)이 형성된다. 상기 반사층(50)은 CxHy로 형성되는 메틸(Methyl)(CH3) 또는 에틸(ecthyl)(C2H5)을 포함하는 화합물로 형성될 수 있다. 예를 들어, 상기 반사층(50)은 메틸 클로로헥산(Methyl-cyclohexane) 및 에틸 클로로헥산(Ethyl-cyclohexane)으로 형성될 수 있다. Referring to FIG. 2, a reflective layer 50 is formed on the interlayer insulating film 20 including the lower electrode 40. The reflective layer 50 may be formed of a compound including methyl (CH 3 ) or ethyl (C 2 H 5 ) formed of CxHy. For example, the reflective layer 50 may be formed of methyl chlorohexane (ethyl-cyclohexane) and ethyl chlorohexane (Ethyl-cyclohexane).

구체적으로 상기 반사층(50)은 하부전극(40)을 포함하는 층간 절연막(20) 상으로 메틸 또는 에틸 그룹을 갖는 프리커서(precursor)를 이용하여 5~20초 동안 PECVD 공정을 진행하여 형성될 수 있다. 그러면 상기 하부전극(40) 및 층간 절연막(20)의 표면을 따라 상기 반사층(50)이 10~300Å의 두께로 형성될 수 있다. Specifically, the reflective layer 50 may be formed by performing a PECVD process for 5 to 20 seconds using a precursor having methyl or ethyl groups on the interlayer insulating film 20 including the lower electrode 40. have. Then, the reflective layer 50 may be formed to a thickness of 10 to 300 Å along the surfaces of the lower electrode 40 and the interlayer insulating film 20.

도 3을 참조하여, 상기 하부전극(40)의 양측벽에 반사 패턴(55)이 형성된다. 상기 반사 패턴(55)은 상기 반사층(50)에 대한 이방성 식각 공정을 진행하여 형성될 수 있다. 구체적으로 상기 반사패턴(55)은 반응성 식각 가스인 O2 가스 및 Ar 가스를 사용하여 5~20 초간 식각 공정을 진행한다. 이때, 상기 O2 가스는 10~200sccm 주입되고, 상기 Ar 가스는 10~1000sccm 주입될 수 있다. 상기 O2 가스 및 Ar 가스를 이용하여 상기 반사층(50)에 대한 비등방성 식각 공정을 진행하면 상기 하부전극(40)의 표면 및 상기 층간 절연막(20)의 표면에 형성된 반사층(50)은 제거될 수 있다. 이는 상기 O2 가스 및 Ar 가스를 상기 반사층(50)으로 공급하면 아래와 같은 반응을 통해 상기 하부전극(40) 및 층간 절연막(20) 표면의 반사층(50)은 제거될 수 있다.Referring to FIG. 3, reflective patterns 55 are formed on both sidewalls of the lower electrode 40. The reflective pattern 55 may be formed by performing an anisotropic etching process on the reflective layer 50. In detail, the reflective pattern 55 performs an etching process for 5 to 20 seconds using O 2 gas and Ar gas, which are reactive etching gases. At this time, the O 2 gas may be injected 10 ~ 200sccm, the Ar gas may be injected 10 ~ 1000sccm. When the anisotropic etching process is performed on the reflective layer 50 using the O 2 gas and the Ar gas, the reflective layer 50 formed on the surface of the lower electrode 40 and the surface of the interlayer insulating layer 20 may be removed. Can be. When the O 2 gas and the Ar gas are supplied to the reflective layer 50, the reflective layer 50 on the surface of the lower electrode 40 and the interlayer insulating layer 20 may be removed by the following reaction.

CxHy + O2 → CO2 + H2OCxHy + O 2 → CO 2 + H 2 O

또한, 상기 반사층(50)에 대한 식각 공정은 이방성 식각 공정이므로 상기 하부전극(40)의 양측벽에만 반사 패턴(55)이 형성될 수 있다. In addition, since the etching process for the reflective layer 50 is an anisotropic etching process, the reflective pattern 55 may be formed only on both sidewalls of the lower electrode 40.

상기 하부전극(40)은 이웃하는 하부전극과 상기 반사 패턴(55)에 의하여 분리될 수 있다. The lower electrode 40 may be separated by a neighboring lower electrode and the reflective pattern 55.

도 4를 참조하여, 상기 하부전극(40) 및 반사 패턴(55)를 포함하는 층간 절연막(20) 상에 포토 다이오드가 형성된다.Referring to FIG. 4, a photodiode is formed on the interlayer insulating layer 20 including the lower electrode 40 and the reflective pattern 55.

상기 포토 다이오드는 NIP 다이오드(NIP diode)를 사용한다. 상기 NIP 다이오드는 금속, n형 비정질 실리콘층(n-type amorphous silicon), 진성 비정질 실리콘층(intrinsic amorphous silicon), p형 비정질 실리콘층(p-type amorphous silicon)이 접합된 구조로 형성되는 것이다. The photodiode uses a NIP diode. The NIP diode is formed of a structure in which a metal, an n-type amorphous silicon layer, an intrinsic amorphous silicon layer, and a p-type amorphous silicon layer are bonded to each other.

상기 NIP 다이오드는 p형 실리콘층과 금속 사이에 순수한 반도체인 진성 비정질 실리콘층이 접합된 구조의 광 다이오드로서, 상기 p형과 금속 사이에 형성되는 진성 비정질 실리콘층이 모두 공핍영역이 되어 전하의 생성 및 보관에 유리하게 된다. The NIP diode is a photodiode in which an intrinsic amorphous silicon layer, which is a pure semiconductor, is bonded between a p-type silicon layer and a metal, and the intrinsic amorphous silicon layer formed between the p-type metal and the metal becomes a depletion region to generate charge. And storage.

실시예에서는 포토 다이오드로서 NIP 다이오드를 사용하며 상기 다이오드의 구조는 P-I-N 또는 N-I-P, I-P 등의 구조로 형성될 수 있다. 실시예에서는 N-I-P 구조의 포토 다이오드가 사용되는 것을 예로 하며, 상기 n형 비정질 실리콘층은 제1 도전형 전도층(60), 진성 비정질 실리콘층은 진성층(70), 상기 p형 비정질 실리콘층은 제2 도전형 전도층(80)이라 칭하도록 한다. In an embodiment, a NIP diode is used as the photodiode, and the diode may have a structure such as P-I-N, N-I-P, or I-P. In this embodiment, a photodiode having a NIP structure is used as an example. The n-type amorphous silicon layer is the first conductivity type conductive layer 60, the intrinsic amorphous silicon layer is the intrinsic layer 70, and the p-type amorphous silicon layer is The second conductive type conductive layer 80 will be referred to as.

상기 포토 다이오드를 형성하는 방법에 대하여 설명하면 다음과 같다. A method of forming the photodiode will be described below.

상기 층간 절연막(20) 상에 제1 도전형 전도층(60)이 형성된다. 경우에 따라서, 상기 제1 도전형 전도층(60)은 형성되지 않고 이후의 공정이 진행될 수도 있다. A first conductivity type conductive layer 60 is formed on the interlayer insulating film 20. In some cases, the first conductivity type conductive layer 60 may not be formed and subsequent processes may be performed.

상기 제1 도전형 전도층(60)은 실시예에서 채용하는 N-I-P 다이오드의 N층의 역할을 할 수 있다. 즉, 상기 제1 도전형 전도층(60)은 N 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다.The first conductivity type layer 60 may serve as the N layer of the N-I-P diode employed in the embodiment. That is, the first conductivity type conductive layer 60 may be an N type conductivity type conductive layer, but is not limited thereto.

상기 제1 도전형 전도층(60)은 화학기상증착(CVD) 특히, PECVD에 의해 형성될 수 있다. 예를 들어, 상기 제1 도전형 전도층(60)은 실란가스(SiH4)에 PH3, P2H5 등을 혼합하여 PECVD에 의해 약 100~400℃에서 증착하여 N 도핑된 비정질 실리콘으로 형성될 수 있다. 상기 제1 도전형 전도층(60)은 50~1000Å의 두께로 형성될 수 있다.The first conductivity type layer 60 may be formed by chemical vapor deposition (CVD), in particular PECVD. For example, the first conductivity type layer 60 is a mixture of PH 3 , P 2 H 5 , and the like in silane gas (SiH 4 ), deposited at about 100 to 400 ° C. by PECVD, to N-doped amorphous silicon. Can be formed. The first conductivity type conductive layer 60 may be formed to a thickness of 50 ~ 1000Å.

상기 제1 도전형 전도층(60) 상에 진성층(70)이 형성된다. 상기 진성층(70)은 실시예에서 채용하는 N-I-P 다이오드의 I층의 역할을 할 수 있다. 상기 진성층(70)은 비정질 실리콘(intrinsic amorphous silicon)을 이용하여 형성될 수 있다. An intrinsic layer 70 is formed on the first conductivity type conductive layer 60. The intrinsic layer 70 may serve as the I layer of the N-I-P diode employed in the embodiment. The intrinsic layer 70 may be formed using intrinsic amorphous silicon.

상기 진성층(70)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 진성층(70)은 실란가스(SiH4) 등을 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다. 상기 진성층(70)은 500~12000Å의 두께로 형성될 수 있다.The intrinsic layer 70 may be formed by chemical vapor deposition (CVD), in particular, PECVD. For example, the intrinsic layer 70 may be formed of amorphous silicon by PECVD using silane gas (SiH 4 ). The intrinsic layer 70 may be formed to a thickness of 500 ~ 12000Å.

여기서, 상기 진성층(70)은 상기 제1 도전형 전도층(60)의 두께보다 약 10~1,000배 정도의 두꺼운 두께로 형성될 수 있다. 이는 상기 진성층(70)의 두께가 두꺼울수록 핀 다이오드의 공핍영역이 늘어나 많은 양의 광전하를 보관 및 생성하기에 유리하기 때문이다. Here, the intrinsic layer 70 may be formed to a thickness of about 10 to 1,000 times thicker than the thickness of the first conductivity type conductive layer 60. This is because the thicker the intrinsic layer 70 is, the more the depletion region of the pin diode increases, which is advantageous for storing and generating a large amount of photocharges.

상기 진성층(70) 상에 제2 도전형 전도층(80)이 형성된다. 상기 제2 도전형 전도층(80)은 상기 진성층(70)의 형성과 연속공정으로 형성될 수 있다. 상기 제2 도전형 전도층(80)은 실시예에서 채용하는 N-I-P 다이오드의 P층의 역할을 할 수 있다. 즉, 상기 제2 도전형 전도층(80)은 P 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다. The second conductivity type conductive layer 80 is formed on the intrinsic layer 70. The second conductivity type conductive layer 80 may be formed in a continuous process with the formation of the intrinsic layer 70. The second conductivity type conductive layer 80 may serve as a P layer of the N-I-P diode employed in the embodiment. That is, the second conductivity type conductive layer 80 may be a P type conductivity type conductive layer, but is not limited thereto.

상기 제2 도전형 전도층(80)은 화학기상증착(CVD) 특히, PECVD 등에 의해 형성될 수 있다. 예를 들어, 상기 제2 도전형 전도층(80)은 실란가스(SiH4)에 BH3 또는 B2H6 등의 가스를 혼합하여 PECVD에 의해 약 100~400℃에서 증착하여 P 도핑된 비정질 실리콘으로 형성될 수 있다. 상기 제2 도전형 전도층(80)은 50~2000Å의 두께로 형성될 수 있다.The second conductivity type conductive layer 80 may be formed by chemical vapor deposition (CVD), in particular, PECVD. For example, the second conductivity type conductive layer 80 is mixed with silane gas (SiH 4 ), such as BH 3 or B 2 H 6 , by vapor deposition at about 100 to 400 ° C. by PECVD, and is P-doped amorphous. It may be formed of silicon. The second conductivity type conductive layer 80 may be formed to a thickness of 50 ~ 2000Å.

상기 트랜지스터를 포함하는 반도체 기판(10)과 상기 포토 다이오드가 수집형 집적을 이루어 상기 포토 다이오드의 필팩터를 100%에 근접시킬 수 있다. The semiconductor substrate 10 including the transistor and the photodiode may be collected in an integrated manner to bring the fill factor of the photodiode closer to 100%.

또한, 광전자를 수집하여 상기 금속배선(30)으로 전달하는 상기 하부전극(40)의 측벽에는 반사 패턴(55)이 형성되어 상기 포토 다이오드를 단위픽셀 별로 분리할 수 있다. 즉, 상기 하부전극(40)의 양 측벽에는 반사 패턴(55)이 형성되어 있으므로 상기 하부전극(40)에 대응하는 포토 다이오드에서 생성된 광전자는 해당하는 단위픽셀의 하부전극(40)으로 수집될 수 있다. 이때, 상기 하부전극(40) 사이의 광전자 또는 상기 하부전극(40)에 대응하지 않은 영역의 광전자가 상기 하부전극(40)으로 이동되면 크로스 토크를 발생시킬 수 있다. 또한, 상기 히부전극(40) 사이에서 광전자가 난반사되어 새롭게 생성되는 방해전자에 의하여 이미지 특성이 저하될 수 있다. 실시예에서는 상기 하부전극(40)의 측벽에 굴절률이 큰 물질인 반사 패턴(55)을 형성할 수 있다. 그러면 상기 하부전극(40) 사이에서 난반사에 의하여 생성된 방해전자는 전반사시켜 이미지 특성을 향상시킬 수 있다. 이러한 상기 반사패턴(55)의 전반사 특성은 굴절률이 큰 물질에서 작은 물질로 광이 입사할 때 발생될 수 있는데, 실시예에서 크롬으로 형성된 하부전극(40)의 측벽에 굴절률이 큰 물질을 형성하게 되면 전반사를 발생시켜 광특성을 향상시킬 수 있게 된다. In addition, a reflective pattern 55 may be formed on a sidewall of the lower electrode 40 that collects and transfers photoelectrons to the metal wire 30, thereby separating the photodiode by unit pixel. That is, since reflective patterns 55 are formed on both sidewalls of the lower electrode 40, the photoelectrons generated from the photodiode corresponding to the lower electrode 40 may be collected by the lower electrode 40 of the corresponding unit pixel. Can be. In this case, when the photoelectrons between the lower electrodes 40 or the photoelectrons in regions not corresponding to the lower electrodes 40 are moved to the lower electrodes 40, crosstalk may be generated. In addition, an image characteristic may be degraded due to newly generated interfering electrons due to irregular reflection of photoelectrons between the bottom electrodes 40. In example embodiments, a reflective pattern 55 may be formed on the sidewall of the lower electrode 40. Then, the interfering electrons generated by the diffuse reflection between the lower electrodes 40 may be totally reflected to improve image characteristics. The total reflection characteristic of the reflective pattern 55 may be generated when light is incident from a material having a large refractive index to a small material. In this embodiment, a material having a large refractive index is formed on the sidewall of the lower electrode 40 formed of chromium. In this case, total reflection can be generated to improve optical characteristics.

또한, 상기 하부전극(40) 사이 영역에 대응하는 포토 다이오드에서 생성된 광전자는 상기 반사 패턴(55)에 의하여 이웃하는 하부전극(40)으로 이동하는 것이 차단될 수 있다. 따라서, 상기 포토 다이오드에서 생성된 광전자는 해당하는 상기 하부전극(40)의 포토 다이오드로 수집될 수 있으므로 크로스 토크 및 노이즈가 발생되는 것을 방지할 수 있다. In addition, the photoelectrons generated in the photodiode corresponding to the region between the lower electrodes 40 may be blocked from moving to the neighboring lower electrodes 40 by the reflective pattern 55. Therefore, the photoelectrons generated in the photodiode may be collected by the corresponding photodiode of the lower electrode 40, thereby preventing crosstalk and noise.

도 5를 참조하여, 상기 포토 다이오드 상에 상부전극(90)이 형성된다.Referring to FIG. 5, an upper electrode 90 is formed on the photodiode.

상기 상부전극(90)은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(90)은 ITO(indium tin oxide), CTO(cardium tin oxide), ZnO2 중 어느 하나로 형성될 수 있다. The upper electrode 90 may be formed of a transparent electrode having good light transmittance and high conductivity. For example, the upper electrode 90 may be formed of any one of indium tin oxide (ITO), cardium tin oxide (CTO), and ZnO 2 .

상기 상부전극(90) 상에 컬러필터(100)가 단위픽셀 별로 형성된다. 상기 컬러필터(100)는 단위 픽셀 마다 하나씩 형성되어 입사하는 빛으로부터 색을 분리해 낸다. 이러한, 상기 컬러필터(100)는 각각 다른 색상을 나타내는 것으로 레드, 그리 및 블루의 3가지 색으로 형성될 수 있다. The color filter 100 is formed for each unit pixel on the upper electrode 90. The color filters 100 are formed one by one for each pixel to separate colors from incident light. The color filter 100 may represent a different color, and may be formed of three colors of red, green, and blue.

실시예에 따른 이미지 센서 및 그 제조방법에 의하면 트랜지스터 회로와 포토 다이오드의 수직형 집적을 제공할 수 있다.According to the image sensor and the manufacturing method thereof according to the embodiment, it is possible to provide a vertical integration of the transistor circuit and the photodiode.

또한, 트랜지스터와 포토 다이오드의 수직형 집적에 의해 필 팩터(fill factor)를 100%에 근접시킬 수 있다.In addition, the fill factor can be approached to 100% by vertical integration of the transistor and the photodiode.

또한, 수직형 집적에 의해 종래기술보다 같은 픽셀 사이즈에서 높은 센서티비티(sensitivity)를 제공할 수 있다.In addition, the vertical integration can provide higher sensitivity at the same pixel size than the prior art.

또한, 각 단위 픽셀은 센서티비티(sentivity)의 감소없이 보다 복잡한 회로를 구현할 수 있다.In addition, each unit pixel can implement a more complex circuit without reducing the sensitivity.

또한, 포토 다이오드의 단위픽셀을 구현함에 있어 단위 픽셀 내의 포토 다이오드의 표면적을 증가시켜 광감지율을 향상시킬 수 있다.In addition, in implementing the unit pixel of the photodiode, the light sensing ratio may be improved by increasing the surface area of the photodiode in the unit pixel.

또한, 포토 다이오드의 광전자를 수집하는 하부전극의 측벽에 반사패턴이 형성되어 이미지 센서의 크로스 토크 및 노이즈 발생을 방지할 수 있다. In addition, a reflection pattern is formed on the sidewall of the lower electrode collecting photoelectrons of the photodiode, thereby preventing crosstalk and noise generation of the image sensor.

이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가 진 자에게 있어 명백할 것이다.The above-described embodiments are not limited to the above-described embodiments and drawings, and it is common in the technical field to which the present embodiments belong that various changes, modifications, and changes can be made without departing from the technical spirit of the present embodiments. It will be obvious to those who have

도 1 내지 도 5는 실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.1 to 5 are cross-sectional views illustrating a manufacturing process of an image sensor according to an embodiment.

Claims (6)

반도체 기판 상에 배치된 복수개의 금속배선을 포함하는 층간 절연막;An interlayer insulating film including a plurality of metal wires disposed on the semiconductor substrate; 각각의 상기 금속배선과 연결되도록 상기 층간 절연막 상에 형성된 복수개의 하부전극들;A plurality of lower electrodes formed on the interlayer insulating layer to be connected to each of the metal wires; 각각의 상기 하부전극들의 양측면에 형성된 반사 패턴; 및Reflective patterns formed on both sides of each of the lower electrodes; And 상기 하부전극들 및 반사 패턴들을 포함하는 층간 절연막 상에 배치된 포토다이오드를 포함하고, A photodiode disposed on the interlayer insulating layer including the lower electrodes and the reflective patterns; 상기 반사 패턴은 상기 하부전극보다 큰 굴절률을 가지는 메틸 클로로헥산(Methyl-cyclohexane) 또는 에틸 클로로헥산(ecthyl-cyclohexane)으로 형성된 이미지 센서.The reflection pattern is an image sensor formed of methyl chlorohexane (Methyl-cyclohexane) or ethyl chlorohexane (ecthyl-cyclohexane) having a larger refractive index than the lower electrode. 삭제delete 삭제delete 반도체 기판 상에 복수개의 금속배선을 포함하는 층간 절연막을 형성하는 단계;Forming an interlayer insulating film including a plurality of metal wires on the semiconductor substrate; 각각의 상기 금속배선과 연결되도록 상기 층간 절연막 상에 하부전극들을 형성하는 단계;Forming lower electrodes on the interlayer insulating layer so as to be connected to each of the metal wires; 각각의 상기 하부전극의 양측면에 반사 패턴을 형성하는 단계; 및Forming reflective patterns on both sides of each of the lower electrodes; And 상기 하부전극들 및 반사 패턴들을 포함하는 층간 절연막 상에 포토다이오드를 형성하는 단계를 포함하고, Forming a photodiode on the interlayer insulating layer including the lower electrodes and the reflective patterns; 상기 반사 패턴은 상기 하부전극보다 큰 굴절률을 가지는 메틸 클로로헥산(Methyl-cyclohexane) 또는 에틸 클로로헥산(ecthyl-cyclohexane)으로 형성되는 이미지 센서의 제조방법.The reflection pattern is a manufacturing method of the image sensor is formed of methyl chlorohexane (Methyl-cyclohexane) or ethyl chlorohexane (ecthyl-cyclohexane) having a larger refractive index than the lower electrode. 제4항에 있어서,The method of claim 4, wherein 상기 반사 패턴을 형성하는 단계는, Forming the reflective pattern, 상기 하부전극을 포함하는 층간 절연막 상에 메틸 또는 에틸 그룹을 갖는 프리커서를 이용한 CVD 공정을 통해 반사층을 형성하는 단계;Forming a reflective layer through a CVD process using a precursor having methyl or ethyl groups on the interlayer insulating film including the lower electrode; 상기 반사층에 대하여 O2 가스 또는 Ar 가스를 이용한 이방성 식각 공정을 진행하여 상기 하부전극의 측면에만 반사 패턴을 형성하는 단계를 포함하는 이미지 센서의 제조방법. And forming an reflective pattern on only a side surface of the lower electrode by performing an anisotropic etching process using O 2 gas or Ar gas on the reflective layer. 삭제delete
KR1020070139448A 2007-12-27 2007-12-27 Image Sensor and Method for Manufacturing Thereof KR100959450B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139448A KR100959450B1 (en) 2007-12-27 2007-12-27 Image Sensor and Method for Manufacturing Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139448A KR100959450B1 (en) 2007-12-27 2007-12-27 Image Sensor and Method for Manufacturing Thereof

Publications (2)

Publication Number Publication Date
KR20090071217A KR20090071217A (en) 2009-07-01
KR100959450B1 true KR100959450B1 (en) 2010-05-26

Family

ID=41322653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139448A KR100959450B1 (en) 2007-12-27 2007-12-27 Image Sensor and Method for Manufacturing Thereof

Country Status (1)

Country Link
KR (1) KR100959450B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156488A (en) * 1998-11-18 2000-06-06 Agilent Technol Inc High-performance image sensor array
KR20050020022A (en) * 2003-08-20 2005-03-04 매그나칩 반도체 유한회사 Method for manufacturing image sensor
JP2006261372A (en) * 2005-03-17 2006-09-28 Sony Corp Solid-state image sensing device, its manufacturing method and imaging device
KR20070034293A (en) * 2005-09-23 2007-03-28 매그나칩 반도체 유한회사 Manufacturing method of image sensor with improved light sensitivity

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000156488A (en) * 1998-11-18 2000-06-06 Agilent Technol Inc High-performance image sensor array
KR20050020022A (en) * 2003-08-20 2005-03-04 매그나칩 반도체 유한회사 Method for manufacturing image sensor
JP2006261372A (en) * 2005-03-17 2006-09-28 Sony Corp Solid-state image sensing device, its manufacturing method and imaging device
KR20070034293A (en) * 2005-09-23 2007-03-28 매그나칩 반도체 유한회사 Manufacturing method of image sensor with improved light sensitivity

Also Published As

Publication number Publication date
KR20090071217A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100935771B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100894391B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100851756B1 (en) Image sensor and method for manufacturing therof
KR100913019B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100868651B1 (en) Image sensor and method for manufacturing thereof
US7812350B2 (en) Image sensor and method for manufacturing the same
KR100877293B1 (en) Image sensor and method for manufacturing thereof
KR100906060B1 (en) Image Seonsor and Method for Manufacturing thereof
KR100881276B1 (en) Image sensor and method for manufacturing thereof
KR100872990B1 (en) Image Sensor and Method for Fabrication of the Same
KR100884204B1 (en) Image Sensor and Method for Manufacturing thereof
KR100871973B1 (en) Image Sensor and Method for Manufacturing thereof
KR100959450B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100920542B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100878696B1 (en) Image sensor and method for manufacturing thereof
KR100936106B1 (en) Mathod for Manufacturing of Image Sensor
KR20090046170A (en) Image sensor and method for manufacturing thereof
KR20080101301A (en) Image sensor and method for manufacturing thereof
KR100904815B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100906061B1 (en) Image Sensor and Method for Manufacturing Thereof
US20080224138A1 (en) Image Sensor and Method of Manufacturing the Same
KR100898477B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100915751B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100924412B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100935768B1 (en) Method for Manufacturing of Image Sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee