KR100904815B1 - Image Sensor and Method for Manufacturing Thereof - Google Patents

Image Sensor and Method for Manufacturing Thereof Download PDF

Info

Publication number
KR100904815B1
KR100904815B1 KR1020070085997A KR20070085997A KR100904815B1 KR 100904815 B1 KR100904815 B1 KR 100904815B1 KR 1020070085997 A KR1020070085997 A KR 1020070085997A KR 20070085997 A KR20070085997 A KR 20070085997A KR 100904815 B1 KR100904815 B1 KR 100904815B1
Authority
KR
South Korea
Prior art keywords
layer
conductivity type
conductive layer
gap region
type conductive
Prior art date
Application number
KR1020070085997A
Other languages
Korean (ko)
Other versions
KR20090021462A (en
Inventor
현우석
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070085997A priority Critical patent/KR100904815B1/en
Publication of KR20090021462A publication Critical patent/KR20090021462A/en
Application granted granted Critical
Publication of KR100904815B1 publication Critical patent/KR100904815B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지 센서는, 단위화소 별로 배치된 씨모스 회로를 포함하는 반도체 기판; 상기 반도체 기판 상에 배치된 금속배선 및 층간 절연막; 상기 층간 절연막 상에 배치된 제1 도전형 전도층; 상기 제1 도전형 전도층 상에 배치되고 이온주입층을 포함하는 진성층; 상기 진성층 상에 배치된 제2 도전형 전도층; 상기 제2 도전형 전도층 상에 배치된 상부전극; 및 상기 상부전극 상에 상호 이격되도록 갭 영역을 가지는 컬러필터를 포함한다.An image sensor according to an embodiment includes a semiconductor substrate including a CMOS circuit arranged for each unit pixel; A metal wiring and an interlayer insulating film disposed on the semiconductor substrate; A first conductivity type conductive layer disposed on the interlayer insulating film; An intrinsic layer disposed on the first conductivity type conductive layer and including an ion implantation layer; A second conductivity type conductive layer disposed on the intrinsic layer; An upper electrode disposed on the second conductivity type conductive layer; And a color filter having a gap region on the upper electrode to be spaced apart from each other.

이미지 센서, 씨모스회로, 포토다이오드 Image Sensor, CMOS Circuit, Photodiode

Description

이미지 센서 및 그 제조방법{Image Sensor and Method for Manufacturing Thereof}Image Sensor and Method for Manufacturing Thereof}

실시예에서는 이미지 센서 및 그 제조방법이 개시된다.In an embodiment, an image sensor and a method of manufacturing the same are disclosed.

이미지 센서는 광학적 영상(Optical Image)을 전기 신호로 변환시키는 반도체 소자로서, 크게 전하결합소자(charge coupled device:CCD) 이미지 센서와 씨모스(Complementary Metal Oxide Silicon:CMOS) 이미지 센서(CIS)를 포함한다.The image sensor is a semiconductor device that converts an optical image into an electrical signal, and includes a charge coupled device (CCD) image sensor and a complementary metal oxide silicon (CMOS) image sensor (CIS). do.

씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다. The CMOS image sensor implements an image by sequentially detecting an electrical signal of each unit pixel by a switching method by forming a photodiode and a MOS transistor in the unit pixel.

씨모스 이미지 센서는 빛 신호를 받아서 전기신호로 바꾸어 주는 포토 다이오드(Photo diode) 영역과 이 전기 신호를 처리하는 트랜지스터가 반도체 기판에 수평으로 배치되는 구조이다. The CMOS image sensor is a structure in which a photo diode area for receiving a light signal and converting it into an electric signal and a transistor for processing the electric signal are horizontally disposed on a semiconductor substrate.

수평형 씨모스 이미지 센서에 의하면 포토 다이오드와 트랜지스터가 기판 상에 상호 수평으로 인접하여 형성된다. 이에 따라, 포토 다이오드 형성을 위한 추가적인 영역이 요구된다. According to the horizontal CMOS image sensor, a photodiode and a transistor are formed adjacent to each other horizontally on a substrate. Accordingly, an additional area for photodiode formation is required.

실시예는 씨모스 회로와 포토 다이오드의 수직형 집적을 제공할 수 있는 이미지 센서 및 그 제조방법을 제공한다.Embodiments provide an image sensor capable of providing vertical integration of a CMOS circuit and a photodiode and a method of manufacturing the same.

또한, 실시예는 레졀루션(Resolution)과 센서티버티(sensitivity)가 함께 개선될 수 있는 이미지 센서 및 그 제조방법을 제공한다. In addition, the embodiment provides an image sensor and a method of manufacturing the same that can be improved together with the resolution (Resolution) and sensor sensitivity (sensitivity).

또한, 실시예는 수직형의 포토 다이오드를 채용하면서 크로스 토크 및 노이즈 현상을 방지할 수 있는 이미지 센서 및 그 제조방법을 제공한다. In addition, the embodiment provides an image sensor and a method of manufacturing the same that can prevent crosstalk and noise phenomenon while employing a vertical photodiode.

실시예에 따른 이미지 센서는, 단위화소 별로 배치된 씨모스 회로를 포함하는 반도체 기판; 상기 반도체 기판 상에 배치된 금속배선 및 층간 절연막; 상기 층간 절연막 상에 배치된 제1 도전형 전도층; 상기 제1 도전형 전도층 상에 배치되고 이온주입층을 포함하는 진성층; 상기 진성층 상에 배치된 제2 도전형 전도층; 상기 제2 도전형 전도층 상에 배치된 상부전극; 및 상기 상부전극 상에 상호 이격되도록 갭 영역을 가지는 컬러필터를 포함한다.An image sensor according to an embodiment includes a semiconductor substrate including a CMOS circuit arranged for each unit pixel; A metal wiring and an interlayer insulating film disposed on the semiconductor substrate; A first conductivity type conductive layer disposed on the interlayer insulating film; An intrinsic layer disposed on the first conductivity type conductive layer and including an ion implantation layer; A second conductivity type conductive layer disposed on the intrinsic layer; An upper electrode disposed on the second conductivity type conductive layer; And a color filter having a gap region on the upper electrode to be spaced apart from each other.

또한 실시예에 따른 이미지 센서의 제조방법은, 반도체 기판 상에 단위화소 별로 씨모스 회로를 형성하는 단계; 상기 반도체 기판 상에 금속배선을 포함하는 층간 절연막을 형성하는 단계; 상기 층간 절연막 상에 제1 도전형 전도층을 형성하는 단계; 상기 제1 도전형 전도층 상에 이온주입층을 포함하는 진성층을 형성하는 단계; 상기 진성층 상에 제2 도전형 전도층을 형성하는 단계; 상기 제2 도전형 전 도층 상에 상부전극을 형성하는 단계; 상기 상부전극 상에 상호 이격되도록 갭 영역을 가지는 컬러필터를 형성하는 단계를 포함한다.In addition, the manufacturing method of the image sensor according to the embodiment, forming a CMOS circuit for each unit pixel on the semiconductor substrate; Forming an interlayer insulating film including metal wiring on the semiconductor substrate; Forming a first conductivity type conductive layer on the interlayer insulating film; Forming an intrinsic layer including an ion implantation layer on the first conductivity type conductive layer; Forming a second conductivity type conductive layer on the intrinsic layer; Forming an upper electrode on the second conductivity type conductive layer; And forming a color filter having a gap region on the upper electrode so as to be spaced apart from each other.

실시예에 따른 이미지 센서 및 그 제조방법에 의하면 트랜지스터 회로와 포토 다이오드의 수직형 집적을 제공할 수 있다.According to the image sensor and the manufacturing method thereof according to the embodiment, it is possible to provide a vertical integration of the transistor circuit and the photodiode.

또한, 컬러필터 사이에 광흡수부가 형성되어 컬러필터로 입사되는 빛이 해당 픽셀 이외의 영역으로 입사되는 것을 차단할 수 있다. 이에 따라, 상기 컬러필터를 통과한 빛이 해당 포토 다이오드로 입사되므로 이미지 센서의 크로스 토크 및 노이즈 발생을 방지할 수 있다. In addition, a light absorbing part may be formed between the color filters to block the light incident to the color filter from being incident to areas other than the pixel. Accordingly, since light passing through the color filter is incident on the corresponding photodiode, crosstalk and noise generation of the image sensor can be prevented.

또한, 씨모스 회로와 포토 다이오드의 수직형 집적에 의해 필 팩터(fill factor)를 100%에 근접시킬 수 있다.In addition, the fill factor can be approached to 100% by vertical integration of the CMOS circuit and the photodiode.

또한, 수직형 집적에 의해 종래기술보다 같은 픽셀 사이즈에서 높은 센서티비티(sensitivity)를 제공할 수 있다.In addition, the vertical integration can provide higher sensitivity at the same pixel size than the prior art.

또한, 각 단위 픽셀은 센서티비티(sentivity)의 감소없이 보다 복잡한 회로를 구현할 수 있다.In addition, each unit pixel can implement a more complex circuit without reducing the sensitivity.

또한, 포토 다이오드의 단위픽셀을 구현함에 있어 단위 픽셀 내의 포토 다이오드의 표면적을 증가시켜 광감지율을 향상시킬 수 있다.In addition, in implementing the unit pixel of the photodiode, the light sensing ratio may be improved by increasing the surface area of the photodiode in the unit pixel.

실시예에 따른 이미지 센서 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.An image sensor and a method of manufacturing the same according to an embodiment will be described in detail with reference to the accompanying drawings.

실시예의 설명에 있어서, 각 층의 "상/위(on/over)"에 형성되는 것으로 기재되는 경우에 있어, 상/위(on/over)는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다. In the description of the embodiments, where described as being formed "on / over" of each layer, the on / over may be directly or through another layer ( indirectly) includes everything formed.

도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.In the drawings, the thickness or size of each layer is exaggerated, omitted, or schematically illustrated for convenience and clarity of description. In addition, the size of each component does not necessarily reflect the actual size.

도 5는 실시예에 따른 이미지 센서의 단면도이다.5 is a cross-sectional view of an image sensor according to an embodiment.

도 5을 참조하여, 반도체 기판(10)은 씨모스 회로(15)를 포함한다. Referring to FIG. 5, the semiconductor substrate 10 includes a CMOS circuit 15.

상기 씨모스 회로(15)는 단위픽셀 별로 배치되고 상부의 포토 다이오드(70)와 연결되어 수광된 광전하를 전기신호를 변환하는 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터 등으로 이루어질 수 있다. The CMOS circuit 15 may be formed of a transfer transistor, a reset transistor, a drive transistor, a select transistor, and the like, arranged for each unit pixel and connected to an upper photodiode 70 to convert an received photocharge.

상기 반도체 기판(10) 상에는 금속배선(21)을 포함하는 층간 절연막(20)이 배치된다. 상기 층간 절연막(20)은 복수의 층으로 배치되고, 상기 금속배선(21)도 복수개로 배치될 수 있다. The interlayer insulating layer 20 including the metal wires 21 is disposed on the semiconductor substrate 10. The interlayer insulating layer 20 may be disposed in a plurality of layers, and the metal wiring 21 may be disposed in a plurality.

상기 금속배선(21) 상에는 하부전극(30)이 배치된다. 예를 들어, 상기 하부전극(30)은 Cr, Ti, TiW 및 Ta과 같은 금속으로 형성할 수 있다.The lower electrode 30 is disposed on the metal line 21. For example, the lower electrode 30 may be formed of metal such as Cr, Ti, TiW, and Ta.

상기 하부전극(30)은 상기 금속배선(21)이 노출되지 않도록 상기 금속배선(21) 및 층간 절연막(20) 상에 배치된다. 또한, 상기 하부전극(30)은 단위픽셀 별로 배치된 상기 금속배선(21) 상부에 배치되어 단위픽셀 별로 이격된다. 상기 하부전극(30)은 이웃하는 하부전극과 이격되어 갭 영역(D1)을 가진다. The lower electrode 30 is disposed on the metal line 21 and the interlayer insulating layer 20 so that the metal line 21 is not exposed. In addition, the lower electrode 30 is disposed above the metal wiring 21 arranged for each unit pixel and spaced apart for each unit pixel. The lower electrode 30 is spaced apart from a neighboring lower electrode to have a gap region D1.

상기 하부전극(30)을 포함하는 층간 절연막(20) 상에 포토 다이오드(70)가 배치된다.The photodiode 70 is disposed on the interlayer insulating layer 20 including the lower electrode 30.

상기 포토 다이오드(70)는 제1 도전형 전도층(40), 진성층(50) 및 제2 도전형 전도층(60)을 포함한다. 예를 들어, 상기 제1 도전형 전도층(40)은 n형 비정질 실리콘층(n-type amorphous silicon)이고, 진성층(50)은 진성 비정질 실리콘층(intrinsic amorphous silicon)이고, 상기 제2 도전형 전도층(60)은 p형 비정질 실리콘층(p-type amorphous silicon)일 수 있다.The photodiode 70 includes a first conductivity type conductive layer 40, an intrinsic layer 50, and a second conductivity type conductive layer 60. For example, the first conductivity type conductive layer 40 is an n-type amorphous silicon layer, the intrinsic layer 50 is an intrinsic amorphous silicon layer, and the second conductive layer 40 is an intrinsic amorphous silicon layer. The type conductive layer 60 may be a p-type amorphous silicon.

상기 진성층(50)에는 이온주입층(65)이 배치된다. 상기 이온주입층(65)은 상기 하부전극(30)의 갭 영역(D1)에 대응되는 위치에 형성되고, 상기 갭 영역에 대응되는 너비(D3)를 가질 수 있다. 예를 들어, 상기 이온주입층(65)은 p형 불순물로 형성될 수 있다. An ion implantation layer 65 is disposed on the intrinsic layer 50. The ion implantation layer 65 may be formed at a position corresponding to the gap region D1 of the lower electrode 30 and may have a width D3 corresponding to the gap region. For example, the ion implantation layer 65 may be formed of p-type impurities.

상기 이온주입층(65)에 의하여 상기 포토 다이오드(70)의 진성층(50)이 이 단위화소 별로 분리되어, 경사각을 가지는 광이 컬러필터(90)를 통하여 인접 픽셀의 포토 다이오드(70)로 입사되는 것을 방지하여 크로스 토크를 방지할 수 있다. The intrinsic layer 50 of the photodiode 70 is separated for each unit pixel by the ion implantation layer 65, and light having an inclination angle is transferred to the photodiode 70 of an adjacent pixel through the color filter 90. By preventing the incident, it is possible to prevent crosstalk.

상기 포토 다이오드(70) 상부에는 상부전극(80)이 배치된다. An upper electrode 80 is disposed on the photodiode 70.

상기 상부전극(80)은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(80)은 ITO(indium tin oxide), CTO(cardium tin oxide), ZnO2 중 어느 하나로 형성될 수 있다.The upper electrode 80 may be formed of a transparent electrode having good light transmittance and high conductivity. For example, the upper electrode 80 may be formed of any one of indium tin oxide (ITO), cardium tin oxide (CTO), and ZnO 2 .

상기 상부전극(80) 상에 단위화소 별로 컬러필터(90)가 배치된다. The color filter 90 is disposed for each unit pixel on the upper electrode 80.

상기 컬러필터(90)는 염색된 포토레지스트를 사용하며 각각의 단위픽셀마다 하나의 컬러필터(90)가 형성되어 입사하는 빛으로부터 색을 분리해 낸다. 이러한 컬러필터(90)는 각각 다른 색상을 나타내는 것으로 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 색으로 이루어질 수 있다. The color filter 90 uses dyed photoresist, and one color filter 90 is formed for each unit pixel to separate colors from incident light. Each of the color filters 90 may represent a different color, and may be formed of three colors of red, green, and blue.

상기 컬러필터(90) 사이에는 갭 영역(D2)이 형성되어 상기 컬러필터(90)를 단위화소 별로 분리할 수 있다. 상기 컬러필터(90)의 갭 영역(D2)은 상기 하부전극(30)의 갭 영역(D1)에 대응되는 너비로 형성될 수 있다. A gap region D2 is formed between the color filters 90 to separate the color filters 90 for each pixel. The gap region D2 of the color filter 90 may have a width corresponding to the gap region D1 of the lower electrode 30.

상기 컬러필터(90)의 갭 영역(D2)에는 광흡수 필터(100)가 배치된다. 예를 들어, 상기 광흡수 필터(100)는 블랙 필터일 수 있다.The light absorption filter 100 is disposed in the gap region D2 of the color filter 90. For example, the light absorption filter 100 may be a black filter.

상기 컬러필터(90)의 갭 영역(D1)에 광흡수 필터(100)가 배치되어 있으므로, 상기 컬러필터(90)에 대하여 경사각을 가지는 광은 상기 광흡수 필터(100)가 흡수하여 하부의 포토 다이오드(70)로 입사되는 것을 방지하여 크로스 토크 발생을 방지할 수 있다. 또한, 상기 포토 다이오드(70) 사이에는 단위픽셀 별로 이온주입층(65)이 형성되어 경사각을 가지고 컬러필터(90)로 입사되는 광은 상기 이온주입층(65)으로 입사되어 전자화되지 않으므로 크로스 토크의 발생을 방지할 수 있다. Since the light absorption filter 100 is disposed in the gap region D1 of the color filter 90, the light having the inclination angle with respect to the color filter 90 is absorbed by the light absorption filter 100 and thus the lower photo. It is possible to prevent incident to the diode 70 to prevent the occurrence of crosstalk. In addition, since the ion implantation layer 65 is formed for each unit pixel between the photodiodes 70, light incident on the color filter 90 having an inclination angle does not enter the ion implantation layer 65 and is not electronicized. Can be prevented.

따라서, 상기 컬러필터(90)에 대하여 경사각을 가지고 입사되는 광은 상기 광흡수 필터(100) 및 이온주입층(65)에 의하여 이중으로 크로스 토크의 발생을 방지하여 이미지 센서의 신뢰성을 향상시킬 수 있다.Therefore, light incident at an angle of inclination with respect to the color filter 90 may be prevented by the light absorption filter 100 and the ion implantation layer 65 to prevent the occurrence of crosstalk, thereby improving the reliability of the image sensor. have.

이하, 도 1 내지 도 6을 참조하여 실시예에 따른 이미지 센서의 제조방법을 설명한다. Hereinafter, a method of manufacturing an image sensor according to an embodiment will be described with reference to FIGS. 1 to 6.

도 1을 참조하여, 씨모스 회로(15)가 형성된 반도체 기판(10) 상에 금속배 선(21)을 포함하는 층간 절연막(20)이 형성되어 있다.Referring to FIG. 1, an interlayer insulating film 20 including a metal wiring 21 is formed on a semiconductor substrate 10 on which a CMOS circuit 15 is formed.

상기 반도체 기판(10) 상에는 후술되는 포토 다이오드(70)와 연결되어 수광된 광전하를 전기신호를 변환하는 트랜스퍼 트랜지스터, 리셋 트랜지스터, 드라이브 트랜지스터 및 셀렉트 트랜지스터 등으로 이루어진 씨모스 회로(15)가 단위화소 별로 형성될 수 있다. On the semiconductor substrate 10, a CMOS circuit 15 including a transfer transistor, a reset transistor, a drive transistor, a select transistor, and the like, which is connected to a photodiode 70 to be described later and converts received photoelectric charges into an electrical signal, has a unit pixel. Stars may be formed.

상기 씨모스 회로(15)가 형성된 반도체 기판(10) 상부에는 전원라인 또는 신호라인과의 접속을 위하여 층간 절연막(20) 및 금속배선(21)이 형성되어 있다. An interlayer insulating film 20 and a metal wiring 21 are formed on the semiconductor substrate 10 on which the CMOS circuit 15 is formed to be connected to a power line or a signal line.

상기 층간 절연막(20)은 복수의 층으로 형성될 수 있다. 예를 들어, 상기 층간 절연막(20)은 질화막 또는 산화막으로 형성될 수 있다.The interlayer insulating film 20 may be formed of a plurality of layers. For example, the interlayer insulating film 20 may be formed of a nitride film or an oxide film.

상기 금속배선(21)은 상기 층간 절연막(20)을 관통하여 복수개로 형성될 수 있다. 예를 들어, 상기 금속배선(21)은 금속, 합금 또는 살리사이드를 포함하는 다양한 전도성 물질, 즉 알루미늄, 구리, 코발트 또는 텅스텐등으로 형성될 수 있다.The metal wiring 21 may be formed in plural through the interlayer insulating film 20. For example, the metal wire 21 may be formed of various conductive materials including metal, alloy, or salicide, that is, aluminum, copper, cobalt, or tungsten.

상기 금속배선(21)은 포토 다이오드(70)에서 생성된 전자를 하부의 씨모스 회로(15)로 전달하는 역할을 한다. 도시되지는 않았지만, 상기 금속배선(21)은 상기 반도체 기판(10)의 하부에 형성된 불순물이 도핑된 영역과 접속될 수 있다. The metal line 21 transfers electrons generated from the photodiode 70 to the CMOS circuit 15 below. Although not shown, the metal wiring 21 may be connected to a region doped with impurities formed under the semiconductor substrate 10.

상기 금속배선(21)을 포함하는 층간 절연막(20) 상에 하부전극(30)이 형성된다. 예를 들어, 상기 하부전극(30)은 Cr, Ti, TiW 및 Ta과 같은 금속으로 형성될 수 있다. The lower electrode 30 is formed on the interlayer insulating layer 20 including the metal wiring 21. For example, the lower electrode 30 may be formed of metals such as Cr, Ti, TiW, and Ta.

상기 하부전극(30)은 단위픽셀 별로 배치된 금속배선(21) 상부에 각각 형성된다. 상기 하부전극(30)은 단위픽셀 별로 패터닝되어 상기 하부전극 사이에는 갭 영역(D1)이 형성된다. 또한, 상기 하부전극(30)은 상기 금속배선(21)으로 많은 양의 전자가 전달되도록 넓은 영역을 가지도록 형성될 수 있다. The lower electrodes 30 are formed on the metal wires 21 arranged for each unit pixel. The lower electrode 30 is patterned for each unit pixel so that a gap region D1 is formed between the lower electrodes. In addition, the lower electrode 30 may be formed to have a wide area so that a large amount of electrons are transferred to the metal wire 21.

상기 하부전극(30)을 포함하는 층간 절연막(20) 상에 상기 금속배선(21)과 연결되도록 포토 다이오드(70)가 형성된다. The photodiode 70 is formed on the interlayer insulating layer 20 including the lower electrode 30 so as to be connected to the metal wiring 21.

실시예에서는 포토 다이오드(70)는 NIP 다이오드(NIP diode)를 사용한다. 상기 NIP 다이오드는 금속, n형 비정질 실리콘층(n-type amorphous silicon), 진성 비정질 실리콘층(intrinsic amorphous silicon), p형 비정질 실리콘층(p-type amorphous silicon)이 접합된 구조로 형성되는 것이다. In the embodiment, the photodiode 70 uses a NIP diode. The NIP diode is formed of a structure in which a metal, an n-type amorphous silicon layer, an intrinsic amorphous silicon layer, and a p-type amorphous silicon layer are bonded to each other.

상기 NIP 다이오드는 p형 실리콘층과 금속 사이에 순수한 반도체인 진성 비정질 실리콘층이 접합된 구조의 광 다이오드로서, 상기 p형과 금속 사이에 형성되는 진성 비정질 실리콘층이 모두 공핍영역이 되어 전하의 생성 및 보관에 유리하게 된다. The NIP diode is a photodiode in which an intrinsic amorphous silicon layer, which is a pure semiconductor, is bonded between a p-type silicon layer and a metal, and the intrinsic amorphous silicon layer formed between the p-type metal and the metal becomes a depletion region to generate charge. And storage.

실시예에서는 포토 다이오드로서 NIP 다이오드를 사용하며 상기 다이오드의 구조는 P-I-N 또는 N-I-P, I-P 등의 구조로 형성될 수 있다. In an embodiment, a NIP diode is used as the photodiode, and the diode may have a structure such as P-I-N, N-I-P, or I-P.

실시예에서는 N-I-P 구조의 포토 다이오드가 사용되는 것을 예로 하며, 상기 n형 비정질 실리콘층은 제1 도전형 전도층(40), 진성 비정질 실리콘층은 진성층(50), 상기 p형 비정질 실리콘층은 제2 도전형 전도층(60)이라 칭하도록 한다. In this embodiment, a photodiode having a NIP structure is used as an example. The n-type amorphous silicon layer is the first conductive conductive layer 40, the intrinsic amorphous silicon layer is the intrinsic layer 50, and the p-type amorphous silicon layer is The second conductive conductive layer 60 will be referred to as.

상기 포토 다이오드를 형성하는 방법에 대하여 설명하면 다음과 같다. A method of forming the photodiode will be described below.

상기 반도체 기판(10) 상에 제1 도전형 전도층(40)이 형성된다. 경우에 따라서, 상기 제1 도전형 전도층(40)은 형성되지 않고 이후의 공정이 진행될 수도 있 다.The first conductivity type conductive layer 40 is formed on the semiconductor substrate 10. In some cases, the first conductivity type conductive layer 40 may not be formed and subsequent processes may be performed.

상기 제1 도전형 전도층(40)은 실시예에서 채용하는 N-I-P 다이오드의 N층의 역할을 할 수 있다. 즉, 상기 제1 도전형 전도층(40)은 N 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다.The first conductivity type conductive layer 40 may serve as the N layer of the N-I-P diode employed in the embodiment. That is, the first conductivity type conductive layer 40 may be an N type conductivity type conductive layer, but is not limited thereto.

예를 들어, 상기 제1 도전형 전도층(40)은 N 도핑된 비정질 실리콘(n-doped amorphous silicon)을 이용하여 형성될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 상기 제1 도전형 전도층(50)은 실란가스(SiH4)에 PH3 또는 P2H6 등의 가스를 혼합하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다. For example, the first conductivity type conductive layer 40 may be formed using N-doped amorphous silicon, but is not limited thereto. For example, the first conductivity type conductive layer 50 may be formed of amorphous silicon by PECVD by mixing a gas such as PH 3 or P 2 H 6 with silane gas (SiH 4 ).

상기 제1 도전형 전도층(40) 상에 진성층(intrinsic layer)(50)이 형성된다. 상기 진성층(50)은 실시예에서 채용하는 N-I-P 다이오드의 I층의 역할을 할 수 있다. An intrinsic layer 50 is formed on the first conductivity type conductive layer 40. The intrinsic layer 50 may serve as the I layer of the N-I-P diode employed in the embodiment.

상기 진성층(50)은 비정질 실리콘(intrinsic amorphous silicon)을 이용하여 형성될 수 있다. 예를 들어, 상기 진성층(50)은 실란가스(SiH4) 등을 이용하여 PECVD에 의해 비정질 실리콘으로 형성될 수 있다. The intrinsic layer 50 may be formed using intrinsic amorphous silicon. For example, the intrinsic layer 50 may be formed of amorphous silicon by PECVD using silane gas (SiH 4 ).

여기서, 상기 진성층(50)은 상기 제1 도전형 전도층(40)의 두께보다 약 10~1,000배 정도의 두꺼운 두께로 형성될 수 있다. 이는 상기 진성층(50)의 두께가 두꺼울수록 핀 다이오드의 공핍영역이 늘어나 많은 양의 광전하를 보관 및 생성하기에 유리하기 때문이다. Here, the intrinsic layer 50 may be formed to a thickness of about 10 to 1,000 times thicker than the thickness of the first conductivity type conductive layer 40. This is because the thicker the intrinsic layer 50 is, the more the depletion region of the pin diode increases, which is advantageous for storing and generating a large amount of photocharges.

상기 진성층(50) 상에 제2 도전형 전도층(60)이 형성된다. 상기 제2 도전형 전도층(60)은 상기 진성층(50)의 형성과 연속공정으로 형성될 수 있다. The second conductivity type conductive layer 60 is formed on the intrinsic layer 50. The second conductivity type conductive layer 60 may be formed in a continuous process with the formation of the intrinsic layer 50.

상기 제2 도전형 전도층(60)은 실시예에서 채용하는 N-I-P 다이오드의 P층의 역할을 할 수 있다. 즉, 상기 도전형 전도층()은 P 타입 도전형 전도층일 수 있으나 이에 한정되는 것은 아니다. 예를 들어, 상기 제2 도전형 전도층(60)은 실란가스(SiH4)에 BH3 또는 B2H6 등의 가스를 혼합하여 PECVD에 의해 P 도핑된 비정질 실리콘으로 형성될 수 있다. The second conductivity type conductive layer 60 may serve as a P layer of the NIP diode employed in the embodiment. That is, the conductive conductive layer () may be a P type conductive conductive layer, but is not limited thereto. For example, the second conductive conductive layer 60 may be formed of amorphous silicon P-doped by PECVD by mixing a gas such as BH 3 or B 2 H 6 with silane gas (SiH 4 ).

따라서, 상기 반도체 기판(10) 상에 형성된 씨모스 회로(15)와 상기 포토 다이오드(70)가 수집형 집적을 이루어 상기 포토 다이오드(70)의 필팩터를 100%에 근접시킬 수 있다. Therefore, the CMOS circuit 15 formed on the semiconductor substrate 10 and the photodiode 70 may be collected in an integrated manner to approach the fill factor of the photodiode 70 to 100%.

도 2를 참조하여, 상기 포토 다이오드(70)가 형성된 반도체 기판(10) 상부로 상부전극(80)이 형성된다.Referring to FIG. 2, an upper electrode 80 is formed on the semiconductor substrate 10 on which the photodiode 70 is formed.

상기 상부전극(80)은 빛의 투과성이 좋고 전도성이 높은 투명전극으로 형성될 수 있다. 예를 들어, 상기 상부전극(80)은 ITO(indium tin oxide), CTO(cardium tin oxide), ZnO2 중 어느 하나로 형성될 수 있다.The upper electrode 80 may be formed of a transparent electrode having good light transmittance and high conductivity. For example, the upper electrode 80 may be formed of any one of indium tin oxide (ITO), cardium tin oxide (CTO), and ZnO 2 .

도 3을 참조하여, 상기 상부전극(80) 상에 컬러필터(90)가 형성된다.Referring to FIG. 3, a color filter 90 is formed on the upper electrode 80.

상기 컬러필터(90)는 염색된 포토레지스트를 사용하며 각각의 단위픽셀마다 하나의 컬러필터(90)가 형성되어 입사하는 빛으로부터 색을 분리해 낸다. 이러한 컬러필터(90)는 각각 다른 색상을 나타내는 것으로 레드(Red), 그린(Green) 및 블루(Blue)의 3가지 색으로 이루어질 수 있다. The color filter 90 uses dyed photoresist, and one color filter 90 is formed for each unit pixel to separate colors from incident light. Each of the color filters 90 may represent a different color, and may be formed of three colors of red, green, and blue.

상기 컬러필터(90)는 이웃하는 컬러필터(90)와 상호 이격되도록 형성될 수 있다. 즉, 상기 블루(Blue) 컬러필터(90)는 이웃하는 레드(Red) 컬러필터(90) 및 그린(Green) 컬러필터(90)와 분리되어 갭 영역(D2)을 가질 수 있다. 상기 컬러필터(90)의 갭 영역(D2)은 상기 하부전극(30)의 갭 영역(D1)에 대응되는 너비로 형성될 수 있다. The color filter 90 may be formed to be spaced apart from the neighboring color filter 90. That is, the blue color filter 90 may be separated from the neighboring red color filter 90 and the green color filter 90 to have a gap region D2. The gap region D2 of the color filter 90 may have a width corresponding to the gap region D1 of the lower electrode 30.

도 4를 참조하여, 상기 포토 다이오드(70)의 진성층(50)에 이온주입층(65)이 형성된다. Referring to FIG. 4, an ion implantation layer 65 is formed in the intrinsic layer 50 of the photodiode 70.

상기 이온주입층(65)은 상기 컬러필터(90)를 마스크로 하여 하부의 포토 다이오드(70) 영역에 불순물을 주입함으로써 형성될 수 있다. 예를 들어, 상기 이온주입층(65)은 p형 불순물을 이온주입하여 형성될 수 있다.The ion implantation layer 65 may be formed by injecting impurities into a region of the lower photodiode 70 using the color filter 90 as a mask. For example, the ion implantation layer 65 may be formed by ion implantation of p-type impurities.

상기 이온주입층(65)은 상기 컬러필터(90)를 마스크로 하여 이온주입되어 상기 컬러필터(90)의 갭 영역(D2)에 대응하는 너비를 가진다. 또한, 상기 이온주입층(65)은 하부전극(30)의 갭 영역(D1)에 대응되는 너비를 가지게 된다.The ion implantation layer 65 is ion implanted using the color filter 90 as a mask and has a width corresponding to the gap region D2 of the color filter 90. In addition, the ion implantation layer 65 has a width corresponding to the gap region D1 of the lower electrode 30.

따라서, 외부의 광이 컬러필터(90)를 통해 하부의 포토 다이오드(70) 영역으로 입사될 때 상기 컬러필터(90)가 갭 영역(D2)에 의하여 분리되어 있으므로 입사광의 크로스 토크를 방지할 수 있다.Therefore, when external light is incident to the lower photodiode 70 region through the color filter 90, the color filter 90 is separated by the gap region D2, thereby preventing cross talk of incident light. have.

또한, 상기 블루(Blue) 컬러필터(90)에 대하여 경사각을 가지는 입사광은 상기 블루(Blue) 컬러필터(90)를 통과하여 이웃하는 레드(Red) 컬러필터(90) 또는 그린(Green) 컬러필터(90)에 해당하는 포토 다이오드(17)로 입사되어 크로스 토크가발생될 수 있다. 하지만, 실시예에서는 상기 포토 다이오드(70)의 진성층(50)에 이온주입층(65)이 형성되어 있으므로 경사각을 가지는 광은 상기 블루(Blue) 컬러필터(90)를 통해 상기 이온주입층(65) 영역으로 입사된다. 상기 이온주입층(65)으로 입사된 광은 전자화되지 않게 되므로 인접 픽셀의 포토 다이오드(70)로 입사되는 것을 방지하여 크로스 토크 및 노이즈의 발생을 방지할 수 있다. In addition, incident light having an inclination angle with respect to the blue color filter 90 passes through the blue color filter 90 and is adjacent to the neighboring red color filter 90 or green color filter. Incident on the photodiode 17 corresponding to 90, crosstalk may be generated. However, in the embodiment, since the ion implantation layer 65 is formed in the intrinsic layer 50 of the photodiode 70, light having an inclination angle is transmitted through the blue color filter 90. 65) is incident on the area. Since the light incident on the ion implantation layer 65 is not electronicized, the incident light may be prevented from entering the photodiode 70 of the adjacent pixel, thereby preventing crosstalk and noise.

도 5를 참조하여, 상기 컬러필터(90)의 갭 영역(D2)에 광흡수 필터(100)가 형성된다.5, the light absorption filter 100 is formed in the gap region D2 of the color filter 90.

상기 광흡수 필터(100)는 상기 컬러필터(90)의 갭 영역(D2)에 광흡수 물질을 갭필함으로써 형성될 수 있다. 예를 들어, 상기 광흡수 필터(100)는 블랙필터로 형성될 수 있다.The light absorption filter 100 may be formed by gap filling a light absorption material in the gap region D2 of the color filter 90. For example, the light absorption filter 100 may be formed as a black filter.

도 6을 참조하여, 상기 컬러필터(90) 사이에 광흡수 필터(100)가 형성되어 있으므로 픽셀간의 크로스 토크가 발생되는 것을 이중으로 차단하여 이미지 센서의 신뢰성을 향상시킬 수 있다.Referring to FIG. 6, since the light absorption filter 100 is formed between the color filters 90, crosstalk between pixels may be blocked to improve the reliability of the image sensor.

따라서, 상기 컬러필터(90)를 통과하는 빛은 상기 포토 다이오드(70)로 입사되어 전자를 발생시킨 후, 상기 전자는 하부전극(30)으로 모아져 금속배선(21)에 의하여 하부의 씨모스 회로(15)로 전달될 수 있다. Therefore, after the light passing through the color filter 90 is incident on the photodiode 70 to generate electrons, the electrons are collected by the lower electrode 30, and the lower CMOS circuit is formed by the metal wiring 21. May be passed to (15).

예를 들어, 상기 블루(Blue) 컬러필터(90)에 대하여 수직으로 입사되는 빛은 하부의 해당 포토 다이오드(70) 영역으로 입사되어 해당 하부전극(30) 및 금속배선(21)을 통해 씨모스 회로(15)로 전달될 수 있다.For example, light incident vertically with respect to the blue color filter 90 is incident to the corresponding photodiode 70 region below, and the CMOS is provided through the lower electrode 30 and the metal wiring 21. May be delivered to circuit 15.

이때, 상기 블루(Blue) 컬러필터(90)에 대하여 경사를 가지고 입사되는 빛은 인접 포토 다이오드(70) 영역 즉, 레드(Red) 또는 그린(Green) 컬러필터(90)에 해당되는 포토 다이오드(70)로 입사되어 크로스 토크가 발생될 수 있다. 하지만, 실시예에서는 상기 컬러필터(90) 사이에 광흡수 필터(100)가 형성되어 경사각을 가지고 컬러필터(90)로 입사되는 광을 상기 광흡수 필터(100)가 흡수하여 인접 포토 다이오드(70)로 입사되는 것을 방지하여 크로스 토크 발생을 방지할 수 있다. 또한, 상기 포토 다이오드(70) 사이에 이온주입층(65)이 형성되어 경사각을 가지고 컬러필터(90)를 통과하여 인접하는 픽셀의 포토다이오드(70)로 입사되는 광은 상기 이온주입층(65)으로 입사되어 전자화되지 않으므로 크로스 토크의 발생을 방지할 수 있다. In this case, the light incident with the inclination with respect to the blue color filter 90 may be a photodiode corresponding to an adjacent photodiode 70 region, that is, a red or green color filter 90. 70 may be incident to crosstalk. However, in the exemplary embodiment, the light absorption filter 100 is formed between the color filters 90 so that the light absorption filter 100 absorbs the light incident on the color filter 90 having an inclination angle, thereby adjoining the photodiode 70. ) Can be prevented from entering and preventing cross talk. In addition, the ion implantation layer 65 is formed between the photodiodes 70, and the light incident through the color filter 90 having the inclination angle and entering the photodiode 70 of the adjacent pixel is incident on the ion implantation layer 65. Since the incident light does not become electronized, crosstalk can be prevented.

이상에서 설명한 실시예는 전술한 실시예 및 도면에 의해 한정되는 것이 아니고, 본 실시예의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경할 수 있다는 것은 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The above-described embodiments are not limited to the above-described embodiments and drawings, and it is common in the technical field to which the present embodiments belong that various changes, modifications, and changes can be made without departing from the technical spirit of the present embodiments. It will be apparent to those who have

도 1 내지 도 5는 실시예에 따른 이미지 센서의 제조공정을 나타내는 단면도이다.1 to 5 are cross-sectional views illustrating a manufacturing process of an image sensor according to an embodiment.

도 6은 실시예에 따른 이미지 센서의 평면도이다.6 is a plan view of an image sensor according to an embodiment.

Claims (9)

단위화소 별로 배치된 씨모스 회로를 포함하는 반도체 기판;A semiconductor substrate including a CMOS circuit arranged for each unit pixel; 상기 씨모스 회로와 연결되도록 상기 반도체 기판 상에 배치된 금속배선 및 층간 절연막;A metal wiring and an interlayer insulating layer disposed on the semiconductor substrate so as to be connected to the CMOS circuit; 상기 금속배선과 연결되도록 상기 층간절연막 상에 형성되고 상호 이격되도록 제1 갭영역을 가지는 하부전극;A lower electrode formed on the interlayer insulating film so as to be connected to the metal wiring and having a first gap region spaced apart from each other; 상기 하부전극을 포함하는 상기 층간 절연막 상에 배치된 제1 도전형 전도층;A first conductivity type conductive layer disposed on the interlayer insulating layer including the lower electrode; 상기 제1 도전형 전도층 상에 배치된 진성층;An intrinsic layer disposed on the first conductivity type conductive layer; 상기 제1 갭영역에 대응하도록 상기 진성층 내부에 형성되어 상기 진성층을 단위화소 별로 분리시키는 이온주입층;An ion implantation layer formed inside the intrinsic layer so as to correspond to the first gap region, and separating the intrinsic layer by unit pixel; 상기 진성층 및 이온주입층 상에 배치된 제2 도전형 전도층; A second conductivity type conductive layer disposed on the intrinsic layer and the ion implantation layer; 상기 제2 도전형 전도층 상에 배치된 상부전극; An upper electrode disposed on the second conductivity type conductive layer; 상기 상부전극 상에 상호 이격되도록 제2 갭영역을 가지는 컬러필터; 및A color filter having a second gap region spaced apart from each other on the upper electrode; And 상기 제2 갭 영역에 형성된 광흡수 필터를 포함하는 이미지 센서.And an optical absorption filter formed in the second gap region. 제1항에 있어서,The method of claim 1, 상기 이온주입층 및 제2 도전형 전도층은 p형 불순물로 형성된 이미지 센서.The ion implantation layer and the second conductivity type conductive layer is formed of p-type impurities. 제1항에 있어서,The method of claim 1, 상기 제1 갭영역, 이온주입층 및 제2 갭영역은 서로 대응되는 위치에 형성되고, 동일한 너비로 형성된 것을 특징으로 하는 이미지 센서.And the first gap region, the ion implantation layer, and the second gap region are formed at positions corresponding to each other and have the same width. 제1항에 있어서,The method of claim 1, 상기 광흡수 필터는 블랙 필터인 것을 포함하는 이미지 센서.And the light absorption filter is a black filter. 반도체 기판 상에 단위화소 별로 씨모스 회로를 형성하는 단계;Forming a CMOS circuit for each unit pixel on the semiconductor substrate; 상기 씨모스 회로와 연결되도록 상기 반도체 기판 상에 금속배선을 포함하는 층간 절연막을 형성하는 단계;Forming an interlayer insulating film on the semiconductor substrate to be connected to the CMOS circuit; 상기 금속배선과 연결되도록 상기 층간 절연막 상에 형성되고 상호 제1 갭영역을 가지는 하부전극을 형성하는 단계; Forming a lower electrode formed on the interlayer insulating layer so as to be connected to the metal wiring and having a first gap region therebetween; 상기 하부전극을 포함하는 상기 층간 절연막 상에 제1 도전형 전도층을 형성하는 단계;Forming a first conductivity type conductive layer on the interlayer insulating layer including the lower electrode; 상기 제1 도전형 전도층 상에 진성층을 형성하는 단계;Forming an intrinsic layer on the first conductivity type conductive layer; 상기 진성층 상에 제2 도전형 전도층을 형성하는 단계; Forming a second conductivity type conductive layer on the intrinsic layer; 상기 제2 도전형 전도층 상에 상부전극을 형성하는 단계;Forming an upper electrode on the second conductive conductive layer; 상기 상부전극 상에 상호 이격되도록 제2 갭영역을 가지는 컬러필터를 형성하는 단계; Forming a color filter having a second gap region spaced apart from each other on the upper electrode; 상기 컬러필터를 이온주입 마스크로 사용한 이온주입공정을 진행하여 상기 진성층에 이온주입층을 형성하는 단계; 및Performing an ion implantation process using the color filter as an ion implantation mask to form an ion implantation layer on the intrinsic layer; And 상기 제2 갭영역에 광흡수 필터를 형성하는 단계를 포함하는 이미지 센서의 제조방법.And forming a light absorption filter in the second gap region. 제5항에 있어서,The method of claim 5, 상기 제1 갭영역, 이온주입층 및 제2 갭영역은 서로 대응되는 위치에 형성되고, 동일한 너비로 형성되는 것을 특징으로 하는 이미지 센서의 제조방법.The first gap region, the ion implantation layer and the second gap region are formed at positions corresponding to each other, the manufacturing method of the image sensor, characterized in that formed in the same width. 제5항에 있어서,The method of claim 5, 상기 이온주입층 및 제2 도전형 전도층은 p형 불순물로 형성된 이미지 센서의 제조방법.The ion implantation layer and the second conductive type conductive layer is a manufacturing method of an image sensor formed of p-type impurities. 삭제delete 제5항에 있어서,The method of claim 5, 상기 광흡수 필터는 블랙필터인 것을 포함하는 이미지 센서의 제조방법.The light absorption filter is a manufacturing method of an image sensor comprising a black filter.
KR1020070085997A 2007-08-27 2007-08-27 Image Sensor and Method for Manufacturing Thereof KR100904815B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070085997A KR100904815B1 (en) 2007-08-27 2007-08-27 Image Sensor and Method for Manufacturing Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070085997A KR100904815B1 (en) 2007-08-27 2007-08-27 Image Sensor and Method for Manufacturing Thereof

Publications (2)

Publication Number Publication Date
KR20090021462A KR20090021462A (en) 2009-03-04
KR100904815B1 true KR100904815B1 (en) 2009-06-25

Family

ID=40691502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070085997A KR100904815B1 (en) 2007-08-27 2007-08-27 Image Sensor and Method for Manufacturing Thereof

Country Status (1)

Country Link
KR (1) KR100904815B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102622675B1 (en) * 2022-03-04 2024-01-10 서영곤 The ground transformer uninterruptible replacement method using the ground transformer elbow connector three phase batch separation connection apparatus and feed through

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050106932A (en) * 2004-05-06 2005-11-11 매그나칩 반도체 유한회사 Image sensor and fabricating method thereof
KR20050117674A (en) * 2004-06-11 2005-12-15 이상윤 3-dimensional solid-state image sensor and method of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050106932A (en) * 2004-05-06 2005-11-11 매그나칩 반도체 유한회사 Image sensor and fabricating method thereof
KR20050117674A (en) * 2004-06-11 2005-12-15 이상윤 3-dimensional solid-state image sensor and method of making the same

Also Published As

Publication number Publication date
KR20090021462A (en) 2009-03-04

Similar Documents

Publication Publication Date Title
KR100894391B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100851756B1 (en) Image sensor and method for manufacturing therof
KR100913019B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100935771B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100877293B1 (en) Image sensor and method for manufacturing thereof
KR100872719B1 (en) Image Sensor and Method for Manufacturing thereof
KR100906060B1 (en) Image Seonsor and Method for Manufacturing thereof
KR100881276B1 (en) Image sensor and method for manufacturing thereof
KR100872990B1 (en) Image Sensor and Method for Fabrication of the Same
KR100871973B1 (en) Image Sensor and Method for Manufacturing thereof
KR100884204B1 (en) Image Sensor and Method for Manufacturing thereof
KR100837556B1 (en) Image sensor and method for manufacturing thereof
KR100904815B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100878696B1 (en) Image sensor and method for manufacturing thereof
KR100906061B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100936101B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100882720B1 (en) Image sensor and method for manufacturing thereof
KR100915751B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100920542B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100936106B1 (en) Mathod for Manufacturing of Image Sensor
KR100936102B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100935768B1 (en) Method for Manufacturing of Image Sensor
KR100924412B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100898477B1 (en) Image Sensor and Method for Manufacturing Thereof
KR100959450B1 (en) Image Sensor and Method for Manufacturing Thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee