KR100951264B1 - 적층 세라믹 기판 제조방법 - Google Patents
적층 세라믹 기판 제조방법 Download PDFInfo
- Publication number
- KR100951264B1 KR100951264B1 KR1020080036532A KR20080036532A KR100951264B1 KR 100951264 B1 KR100951264 B1 KR 100951264B1 KR 1020080036532 A KR1020080036532 A KR 1020080036532A KR 20080036532 A KR20080036532 A KR 20080036532A KR 100951264 B1 KR100951264 B1 KR 100951264B1
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- forming
- laminate
- green sheet
- ceramic substrate
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
Claims (8)
- 외부에 노출된 도전패턴과 상기 도전패턴에 접촉되는 제1 도전성 비아가 형성된 외곽층을 포함하는 적층체를 형성하는 단계;상기 도전패턴을 덮도록 상기 외곽층 상에 상부 그린시트를 적층하는 단계;상기 상부 그린시트 및 상기 적층체를 소성하는 단계; 및상기 상부 그린시트가 소성되어 형성된 상부 유전체층에 제2 도전성 비아를 형성하는 단계를 포함하는 적층 세라믹 기판 제조방법.
- 제1항에 있어서,상기 적층체를 형성하는 단계는,일단이 외부로 노출되는 제1 도전성 비아가 형성된 외곽층을 포함하여 복수개의 유전체 시트를 적층하는 단계; 및상기 외곽층 상에 상기 제1 도전성 비아와 접촉되는 도전패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 적층 세라믹 기판 제조방법.
- 제1항에 있어서,상기 적층체를 형성하는 단계는,하나의 그린시트 상에 제1 도전성 비아 및 상기 제1 도전성 비아와 접촉되는 도전패턴을 형성하는 단계; 및상기 하나의 그린시트를 적층체의 최외곽에 위치하도록 적층하는 단계를 포함하는 것을 특징으로 하는 적층 세라믹 기판 제조방법.
- 제1항에 있어서,상기 적층체를 형성하는 단계와 상기 상부 그린시트를 적층하는 단계 사이에,상기 적층체를 소성하는 단계를 더 포함하는 것을 특징으로 하는 적층 세라믹 기판 제조방법.
- 제1항에 있어서,상기 제2 도전성 비아를 형성하는 단계는,상기 상부 유전체층에 비아홀을 형성하는 단계; 및상기 비아홀에 도전물질을 채우는 단계를 포함하는 것을 특징으로 하는 적층 세라믹 기판 제조방법.
- 제5항에 있어서,상기 비아홀을 형성하는 단계는,레이저 가공하는 것을 특징으로 하는 적층 세라믹 기판 제조방법.
- 제5항에 있어서,상기 비아홀을 형성하는 단계는,에칭하는 것을 특징으로 하는 적층 세라믹 기판 제조방법.
- 제5항에 있어서,상기 도전물질을 채우는 단계는,스크린 프린팅 방식인 것을 특징으로 하는 적층 세라믹 기판 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080036532A KR100951264B1 (ko) | 2008-04-21 | 2008-04-21 | 적층 세라믹 기판 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080036532A KR100951264B1 (ko) | 2008-04-21 | 2008-04-21 | 적층 세라믹 기판 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090110999A KR20090110999A (ko) | 2009-10-26 |
KR100951264B1 true KR100951264B1 (ko) | 2010-04-02 |
Family
ID=41538807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080036532A KR100951264B1 (ko) | 2008-04-21 | 2008-04-21 | 적층 세라믹 기판 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100951264B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102095221B1 (ko) | 2018-11-22 | 2020-03-31 | (주)샘씨엔에스 | 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5339162B2 (ja) | 2011-03-30 | 2013-11-13 | Toto株式会社 | 静電チャック |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368419A (ja) | 2001-06-04 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | 低温焼成セラミック多層基板の製造方法 |
JP2003008216A (ja) | 2001-06-27 | 2003-01-10 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板の製造方法 |
JP2007227881A (ja) | 2005-11-14 | 2007-09-06 | Tdk Corp | 複合配線基板及びその製造方法 |
KR100790695B1 (ko) | 2006-05-19 | 2008-01-02 | 삼성전기주식회사 | 전자부품 패키지용 세라믹 기판의 제조방법 |
-
2008
- 2008-04-21 KR KR1020080036532A patent/KR100951264B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002368419A (ja) | 2001-06-04 | 2002-12-20 | Sumitomo Metal Electronics Devices Inc | 低温焼成セラミック多層基板の製造方法 |
JP2003008216A (ja) | 2001-06-27 | 2003-01-10 | Sumitomo Metal Electronics Devices Inc | セラミック多層基板の製造方法 |
JP2007227881A (ja) | 2005-11-14 | 2007-09-06 | Tdk Corp | 複合配線基板及びその製造方法 |
KR100790695B1 (ko) | 2006-05-19 | 2008-01-02 | 삼성전기주식회사 | 전자부품 패키지용 세라믹 기판의 제조방법 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102095221B1 (ko) | 2018-11-22 | 2020-03-31 | (주)샘씨엔에스 | 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR20090110999A (ko) | 2009-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20080080788A (ko) | 내장형 캐패시터의 공차 향상을 위한 인쇄회로기판 및 그제조방법 | |
JP4821302B2 (ja) | セラミック多層基板及びその製造方法 | |
KR20090050664A (ko) | 다층 세라믹 콘덴서의 제조 방법 | |
KR100951264B1 (ko) | 적층 세라믹 기판 제조방법 | |
KR100896609B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
KR100790695B1 (ko) | 전자부품 패키지용 세라믹 기판의 제조방법 | |
WO2006011508A1 (ja) | 複合型電子部品及びその製造方法 | |
JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
KR100951265B1 (ko) | 적층 세라믹 기판 제조방법 | |
KR101805074B1 (ko) | 세라믹 다층회로 기판의 제조방법 | |
US20080081199A1 (en) | Ceramic substrate and fabricating method thereof | |
KR100566052B1 (ko) | 이종 유전체를 이용한 내장형 캐패시터 및 그의 제조 방법 | |
JP4501524B2 (ja) | セラミック多層基板およびその製造方法 | |
KR20060114562A (ko) | 저온동시소성세라믹 기판의 내장 캐패시터 및 그 제조방법 | |
KR100289959B1 (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
KR100925604B1 (ko) | 적층 세라믹 패키지 및 그 제조방법 | |
US7127809B2 (en) | Method of forming one or more base structures on an LTCC cofired module | |
JP5838978B2 (ja) | セラミック積層部品 | |
JP2001144438A (ja) | 多層セラミック基板およびその製造方法 | |
KR100878411B1 (ko) | 캐패시터 내장 세라믹 기판 제조 방법 | |
KR100916075B1 (ko) | 다층 세라믹기판 제조방법 | |
KR100835080B1 (ko) | 적층 세라믹 기판 제조방법 | |
KR100348470B1 (ko) | 저온동시소성세라믹인쇄회로기판제조방법 | |
WO2012105166A1 (ja) | コンデンサ内蔵基板およびこの基板を備えるモジュール | |
KR101046142B1 (ko) | 무수축 세라믹 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130111 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150202 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160111 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170201 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180110 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181203 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20200114 Year of fee payment: 11 |