KR100950749B1 - 반도체소자의 소자분리막 형성방법 - Google Patents
반도체소자의 소자분리막 형성방법 Download PDFInfo
- Publication number
- KR100950749B1 KR100950749B1 KR1020030046350A KR20030046350A KR100950749B1 KR 100950749 B1 KR100950749 B1 KR 100950749B1 KR 1020030046350 A KR1020030046350 A KR 1020030046350A KR 20030046350 A KR20030046350 A KR 20030046350A KR 100950749 B1 KR100950749 B1 KR 100950749B1
- Authority
- KR
- South Korea
- Prior art keywords
- pad nitride
- nitride film
- film
- trench
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 34
- 238000002955 isolation Methods 0.000 title claims abstract description 29
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000004140 cleaning Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/3115—Doping the insulating layers
- H01L21/31155—Doping the insulating layers by ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로서, 반도체 소자의 소자분리막 형성방법은, 반도체기판상에 패드산화막과 패드질화막을 순차적으로 적층하는 단계; 필드지역으로 정의되어진 영역에 위치하는 상기 패드질화막을 선택적으로 제거하고 이어 상기 패드산화막 및 반도체기판을 순차적으로 제거하여 반도체기판내에 트렌치를 형성하는 단계; 상기 반도체기판의 표면으로부터 틸트된 각도로 이온주입을 실시하여 상기 트렌치 상부에 있는 패드질화막측벽에 이온을 주입하는 단계; 상기 트렌치상부의 패드질화막측벽의 이온주입된 부분 및 그아래의 패드질화막부분을 제거하여 역방향으로 경사진 측벽을 갖도록하는 단계; 상기 트렌치를 포함한 전체 구조의 상면에 HDP산화막을 갭매립시키는 단계; 상기 HDP산화막과 패드질화막을 평탄화시키는 단계; 및 상기 잔존하는 패드질화막을 제거하여 소자분리막을 형성하는 단계를 포함하여 구성되어, STI(shallow trench isolation) 가장자리부의 모우트(moat)를 개선시킨 종 모양의 필드산화막을 형성할 수 있는 것이다.
Description
도 1a 내지 도 1e는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도,
도 2a 내지 도 2j는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
[도면부호의설명]
31 : 반도체기판 33 : 패드산화막
35 : 패드질화막 37 : 감광막패턴
39 : 트렌치 41 : 이온주입
43 : 라이너산화막 45 : HDP산화막
45a : 소자분리막
본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로서, 보다 상세하게는 STI(shallow trench isolation) 가장자리부의 모우트(moat)를 개선시킨 종 모 양의 필드산화막을 형성할 수 있는 반도체소자의 소자분리막 형성방법에 관한 것이다.
현재까지 소자분리방법으로 사용되어진 기술은 STI((shallow trench isolation) 방법이다.
이러한 STI방법을 이용한 소자분리막 형성방법에 대해 도 1를 참조하여 설명하면 다음과 같다.
도 1a 내지 도 1e는 종래기술에 따른 반도체소자의 소자분리막 형성방법을 설명 하기 위한 공정별 단면도이다.
종래기술에 따른 반도체소자의 소자분리막 형성방법은, 도 1a에 도시된 바와같이, 반도체기판(11)상에 패드산화막(13)과 패드질화막(15)을 적층한후 그 위에 감광물질을 도포한후 이를 포토리소그라피공정기술에 의한 노광 및 현상공정을 거친후 선택적으로 패터닝하여 트렌치 마스크용 감광막패턴(17)을 형성한다.
그다음, 도 1b에 도시된 바와같이, 상기 감광막 패턴(17)을 마스크로 상기 패드질화막(15) 식각한후 계속해서 상기 패드산화막(13) 및 반도체기판(11)을 순차적으로 제거하여 소자분리를 위한 트렌치(미도시)를 형성하고 이어 CMP법으로 증착시킬 산화막과의 계면특성을 좋게 하기 위해, 또한 STI 가장자리 부분을 둥글게 할 목적으로 상기 트렌치(미도시)의 표면에 열산화막인 라이너산화막(19)을 성장시킨다.
이어서, 도 1c에 도시된 바와같이, 상기 트렌치(미도시)를 포함한 전체 구조의 상면에 HDP산화막(21)을 증착하여 상기 트렌치(미도시)를 채운다.
이어서, 도 1d에 도시된 바와같이, CMP공정에 의해 상기 패드질화막(15)을 식각종말점으로 하여 상기 HDP산화막(21)을 선택적으로 제거한다.
그다음, 도 1e에 도시된 바와같이, 상기 잔류하는 패드질화막(15)을 습식각 공정에 의해 제거하여 트렌치소자분리막(21a)을 형성한후 웰형성 및 문턱전압 이온주입을 실시한다음 게이트산화막(미도시)을 성장시킨다. 이때, 경우에 따라 패드질화막을 제거한다음 웰 형성 이온주입전에 이온주입의 완충막으로 산화막을 성장시켜 주기도 한다.
그러나, 이러한 일련의 공정을 진행하면서 필드산화막은 계속하여 세정용액 에 의해 식각이 되는데, 특히 STI 가장자리 부분의 필드산화막이 아래로 쑥 들어가게 되는데, 이렇게 생긴 모양을 모우트(moat)라고 한다.
모우트가 생기게 되면, STI 가장자리 즉, 액티브 영역의 가장자리의 실리콘 이 드러나게 되고, 게이트산화막의 성장시에 그 부분이 얇아지는 현상이 나타나기도 하고, 게이트전극이 모우트부분까지 형성되게 되어 전압이 가장자리부분에 집중되는 현상이 일어나는 원인이 된다.
이러한 현상들은 모두 트랜지스터의 문턱전압을 변화시켜 원하는 문턱전압 보다 더 낮은 전압에서 트랜지스터를 동작시키는 오류를 범하게 된다.
이러한 종래기술을 개선하기 위해 STI 패턴 형성의 마스크로 사용한 질화막을 인산용액에서 액티브영역으로 후퇴시키는 방법을 사용하기도 하지만 이 방법은 140℃ 이상의 인산을 사용하므로 에 따른 따르는 단점이 있다.
인산은 고온으로 사용하므로 식각률을 동일하게 유지하기 어렵고, 또한 인산의 사용량이 상당히 많아 환경적인 차원에서도 바람직하지 못하다.
또한, 실리콘이 고온의 인산용액에 노출되므로 실리콘웨이퍼에 손상을 줄 수 도 있다.
이에 본 발명은 상기 종래기술의 제반 문제점을 해결하기 위하여 안출한 것으로서, 소자분리막 형성시에 모우트 및 뾰족한 트렌치 상부모서리부를 갖는 구조에 의해 발생하는 기생 리키지(parastic leakage), GOI(gate oxide integrity) 열화, INWE(inverse narrow width effect), 쓰레숄드 험프(subthreshold hump) 현상 등을 감소시켜 소자의 전기적 특성 향상 및 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리막 형성방법 을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체소자의 소자분리막 형성 방법은,
반도체기판상에 패드산화막과 패드질화막을 순차적으로 적층하는 단계;
필드지역으로 정의되어진 영역에 위치하는 상기 패드질화막을 선택적으로 제거하고 이어 상기 패드산화막 및 반도체기판을 순차적으로 제거하여 반도체기판내에 트렌치를 형성하는 단계;
상기 반도체기판의 표면으로부터 틸트된 각도로 이온주입을 실시하여 상기 트렌치 상부에 있는 패드질화막측벽에 이온을 주입하는 단계;
상기 트렌치상부의 패드질화막측벽의 이온주입된 부분 및 그아래의 패드질화막부분을 제거하여 역방향으로 경사진 측벽을 갖도록하는 단계;
상기 트렌치를 포함한 전체 구조의 상면에 HDP산화막을 갭매립시키는 단계;
상기 HDP산화막과 패드질화막을 평탄화시키는 단계; 및
상기 잔존하는 패드질화막을 제거하여 소자분리막을 형성하는 단계를 포함하여 구성되는 것을 특징으로한다.
(실시예)
이하, 본 발명에 따른 반도체소자의 소자분리막 형성방법을 첨부된 도면을 참조하여 상세히 설명한다.
도 2a 내지 도 2j는 본 발명에 따른 반도체소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.
본 발명에 따른 반도체소자의 소자분리막 형성방법은, 도 2a에 도시된 바와 같이, 반도체기판(31)상에 표면산화막인 패드산화막(33)과 패드질화막(35)을 적층 한다. 이때, 상기 패드산화막(33)은 반도체기판과 질화막의 스트레스 완화용으로 이용한다. 또한, 상기 패드질화막(35)은 STI CMP 공정시의 식각정지막으로 이용 되며, STI 식각시에 하드마스크로 이용한다.
그다음, 도 2b에 도시된 바와같이, 상기 패드질화막(35)상에 감광물질을 도포한후 이를 포토리소그라피공정기술에 의한 노광 및 현상공정을 거친후 선택적 으로 패터닝하여 소자의 액티브지역과 필드지역을 구분하는 트렌치 마스크용 감광막패턴(37)을 형성한다.
그다음, 도 2c에 도시된 바와같이, 1차 STI 식각공정으로 상기 감광막패턴 (37)을 마스크로 필드지역으로 정의되어진 영역에 위치하는 상기 패드질화막(35)을 식각한다.
이어서, 도 2d에 도시된 바와같이, 패드질화막(35)을 하드마스크로 상기 패드 산화막(33)과 반도체 기판(31)을 실리콘 표면으로부터 일정 두께만큼 식각하여 트렌치(39)를 형성한다.
그다음, 도 2e에 도시된 바와같이, 2차 STI 식각공정으로 상기 감광막패턴 (37)을 제거한후 상기 반도체기판(31)의 표면으로부터 이온주입(41)을, 예를 들어, 1∼89 도의 각도로 진행한다. 이때, 진행하는 각도에 따라 액티브영역을 후퇴하는 질화막의 길이도 달라지므로 형성되는 종모양도 달라지게 된다. 또한, 상기 패드질화막(35)의 측벽에 이온주입되는 양은 패드산화막 방향 으로 갈수록 농도가 점점 높아진다.
이어서, 도 2f에 도시된 바와같이, HF 계열의 용액에서 일정시간 세정공정을 실시하여 이온주입된 패드질화막의 측벽 부분을 제거하여 종모양, 즉 역방향으로 경사진 프로파일을 형성시킨다. 상기 이온주입된 패드질화막의 측벽 부분은 상기 이온주입(41)에 의한 데미지로 인하여 구조적으로 약화되며 상기 HF 계열의 용액에 의해서 용이하게 제거될 수 있다.
그다음, 도 2g에 도시된 바와같이, 상기 트렌치(39)표면에 열산화막인 라이너 산화막(43)을 성장시킨다.
이어서, 도 2h에 도시된 바와같이, 상기 트렌치(39)를 포함한 전체 구조의 상면에 HDP산화막(45)을 채워 상기 트렌치(39)를 갭매립시킨다. 이때, 상기 HDP 산화막(45)을 형성한후 어닐링공정을 진행할 수도 있다.
그다음, 도 2i에 도시된 바와같이, 상기 HDP산화막(45)과 패드질화막(35)을 일정두께만큼 CMP로 평탄화시킨다.
이어서, 도 2j에 도시된 바와같이, 상기 잔존하는 패드질화막(25)을 제거하 면 소자분리막의 모양이 액티브영역으로 일정부분이 침투하고 그 모양이 둥근 소자 분리막(45a)이 형성된다.
이후의 세정공정에서 필드산화막이 식각되나 액티브영역에 형성된 산화막 으로 인해 모우트(moat)의 형성을 방지할 수 있다.
상기에서 설명한 바와같이, 본 발명에 따른 반도체소자의 소자분리막 형성방법에 의하면, 소자분리막 공정의 후속 세정공정 즉, 게이트산화막 형성 전세정 및 후속의 세정 그리고 후속의 산화막 식각공정을 통하여 액티브영역과 필드영역이 만나는 STI 상부 모서리부지점에서 필드산화막이 모우트(moat)를 형성하는데, 질화막 제거공정이후 공정에서 리세스되는 측면방향으로의 필드 두께만큼을 사전 HDP 증착공정 이전단계에서 질화막을 식각하여 이후 세정공정에서 리세스되는 두께를 보상하는 방법으로 모우트를 제거하고, 리세스된 액티브영역에서의 산화속도 증가를 이용하여 뾰족한 트렌치 상부모서리부를 갖는 구조를 라운드지게 할 수 있다.
이를 통하여 모우트 및 뾰족한 트렌치 상부모서리부를 갖는 구조에 의해 발생하는 기생 리키지(parastic leakage), GOI(gate oxide integrity) 열화, INWE(inverse narrow width effect), 쓰레숄드 험프(subthreshold hump) 현상 등을 감소시켜 소자의 전기적 특성 향상 및 신뢰성을 향상시킬 수 있다.
한편, 본 발명은 상술한 특정의 바람직한 실시예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.
Claims (4)
- 반도체기판상에 패드산화막과 패드질화막을 순차적으로 적층하는 단계;필드지역으로 정의되어진 영역에 위치하는 상기 패드질화막을 제거하고 이어 상기 패드산화막 및 반도체기판을 순차적으로 제거하여 반도체기판내에 트렌치를 형성하는 단계;상기 반도체기판의 표면으로부터 틸트된 각도로 이온주입을 실시하여 상기 트렌치 상부에 있는 패드질화막측벽에 이온을 주입하는 단계;상기 트렌치상부의 패드질화막측벽의 이온주입된 부분 및 그아래의 패드질화막부분을 제거하여 역방향으로 경사진 측벽을 갖도록하는 단계;상기 트렌치를 포함한 전체 구조의 상면에 HDP산화막을 갭매립시키는 단계;상기 HDP산화막과 패드질화막을 평탄화시키는 단계; 및상기 잔존하는 패드질화막을 제거하여 소자분리막을 형성하는 단계를 포함하여 구성되는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 틸트된 각도로 이온주입하는 단계는, 1∼89 도의 틸트각도로 이온주입하는 것을 특징으로하는 반도체소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 이온주입된 부분을 제거하는 단계는 HF계열의 용액을 이용한 세정공정을 통해 이루어지는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
- 제1항에 있어서, 상기 패드질화막측벽에 이온주입되는 양은 패드산화막 방향으로 갈수록 농도가 점점 높아지는 것을 특징으로하는 반도체소자의 소자 분리막 형성방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030046350A KR100950749B1 (ko) | 2003-07-09 | 2003-07-09 | 반도체소자의 소자분리막 형성방법 |
| US10/744,427 US6921705B2 (en) | 2003-07-09 | 2003-12-22 | Method for forming isolation layer of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030046350A KR100950749B1 (ko) | 2003-07-09 | 2003-07-09 | 반도체소자의 소자분리막 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050006511A KR20050006511A (ko) | 2005-01-17 |
| KR100950749B1 true KR100950749B1 (ko) | 2010-04-05 |
Family
ID=33562954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030046350A KR100950749B1 (ko) | 2003-07-09 | 2003-07-09 | 반도체소자의 소자분리막 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6921705B2 (ko) |
| KR (1) | KR100950749B1 (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7101806B2 (en) * | 2004-10-15 | 2006-09-05 | International Business Machines Corporation | Deep trench formation in semiconductor device fabrication |
| KR100724199B1 (ko) * | 2005-12-28 | 2007-05-31 | 동부일렉트로닉스 주식회사 | 에스오아이 소자의 섀로우 트렌치 분리막 형성 방법 |
| US7521278B2 (en) * | 2006-10-17 | 2009-04-21 | Eastman Kodak Company | Isolation method for low dark current imager |
| US20090026581A1 (en) * | 2007-07-25 | 2009-01-29 | Jin-Ha Park | Flash memory device and method of manufacturing the same |
| CN103383962B (zh) * | 2012-05-03 | 2016-06-29 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
| US8815699B2 (en) | 2012-11-07 | 2014-08-26 | Globalfoundries Inc. | Fabrication of reverse shallow trench isolation structures with super-steep retrograde wells |
| CN107026192B (zh) | 2016-02-02 | 2020-05-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体装置的制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010001206A (ko) * | 1999-06-02 | 2001-01-05 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| US20020182826A1 (en) * | 2001-05-29 | 2002-12-05 | Shui-Ming Cheng | Fabrication method for a shallow trench isolation structure |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4653177A (en) * | 1985-07-25 | 1987-03-31 | At&T Bell Laboratories | Method of making and selectively doping isolation trenches utilized in CMOS devices |
| US5448090A (en) * | 1994-08-03 | 1995-09-05 | International Business Machines Corporation | Structure for reducing parasitic leakage in a memory array with merged isolation and node trench construction |
| KR0165457B1 (ko) * | 1995-10-25 | 1999-02-01 | 김광호 | 트렌치 소자분리 방법 |
| JPH10214888A (ja) * | 1997-01-30 | 1998-08-11 | Nec Yamagata Ltd | 半導体装置の製造方法 |
| US5915195A (en) * | 1997-11-25 | 1999-06-22 | Advanced Micro Devices, Inc. | Ion implantation process to improve the gate oxide quality at the edge of a shallow trench isolation structure |
| US6002160A (en) * | 1997-12-12 | 1999-12-14 | Advanced Micro Devices, Inc. | Semiconductor isolation process to minimize weak oxide problems |
| US6030898A (en) * | 1997-12-19 | 2000-02-29 | Advanced Micro Devices, Inc. | Advanced etching method for VLSI fabrication |
| US5940718A (en) * | 1998-07-20 | 1999-08-17 | Advanced Micro Devices | Nitridation assisted polysilicon sidewall protection in self-aligned shallow trench isolation |
| US5960276A (en) * | 1998-09-28 | 1999-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process |
| TW391051B (en) * | 1998-11-06 | 2000-05-21 | United Microelectronics Corp | Method for manufacturing shallow trench isolation structure |
| US6284626B1 (en) * | 1999-04-06 | 2001-09-04 | Vantis Corporation | Angled nitrogen ion implantation for minimizing mechanical stress on side walls of an isolation trench |
| US6548372B1 (en) * | 1999-08-23 | 2003-04-15 | Micron Technology, Inc. | Forming sidewall oxide layers for trench isolation |
| US6323106B1 (en) * | 1999-09-02 | 2001-11-27 | Lsi Logic Corporation | Dual nitrogen implantation techniques for oxynitride formation in semiconductor devices |
| US6150237A (en) * | 1999-10-18 | 2000-11-21 | United Silicon Inc. | Method of fabricating STI |
| US6432797B1 (en) * | 2001-01-25 | 2002-08-13 | Chartered Semiconductor Manufacturing Ltd. | Simplified method to reduce or eliminate STI oxide divots |
| US6624016B2 (en) * | 2001-02-22 | 2003-09-23 | Silicon-Based Technology Corporation | Method of fabricating trench isolation structures with extended buffer spacers |
| US6780730B2 (en) * | 2002-01-31 | 2004-08-24 | Infineon Technologies Ag | Reduction of negative bias temperature instability in narrow width PMOS using F2 implantation |
| US6806163B2 (en) * | 2002-07-05 | 2004-10-19 | Taiwan Semiconductor Manufacturing Co., Ltd | Ion implant method for topographic feature corner rounding |
| KR20040008519A (ko) * | 2002-07-18 | 2004-01-31 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성 방법 |
| US6576558B1 (en) * | 2002-10-02 | 2003-06-10 | Taiwan Semiconductor Manufacturing Company | High aspect ratio shallow trench using silicon implanted oxide |
| KR100480897B1 (ko) * | 2002-12-09 | 2005-04-07 | 매그나칩 반도체 유한회사 | 반도체소자의 소자분리막 형성방법 |
| US7071515B2 (en) * | 2003-07-14 | 2006-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Narrow width effect improvement with photoresist plug process and STI corner ion implantation |
-
2003
- 2003-07-09 KR KR1020030046350A patent/KR100950749B1/ko active IP Right Grant
- 2003-12-22 US US10/744,427 patent/US6921705B2/en not_active Expired - Lifetime
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010001206A (ko) * | 1999-06-02 | 2001-01-05 | 황인길 | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 |
| US20020182826A1 (en) * | 2001-05-29 | 2002-12-05 | Shui-Ming Cheng | Fabrication method for a shallow trench isolation structure |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20050006511A (ko) | 2005-01-17 |
| US6921705B2 (en) | 2005-07-26 |
| US20050009292A1 (en) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326282B1 (en) | Method of forming trench isolation in a semiconductor device and structure formed thereby | |
| KR100275730B1 (ko) | 트렌치 소자분리 방법 | |
| US20020024111A1 (en) | Shallow trench isolation type semiconductor device and method of forming the same | |
| KR100950749B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR20060006331A (ko) | 플래시 메모리 소자의 플로팅 게이트 형성 방법 | |
| KR100470160B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100419754B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100500943B1 (ko) | 선택적 실리콘 리세스로 모우트를 방지한 반도체 소자의제조방법 | |
| KR100389911B1 (ko) | 트렌치 소자 분리 방법 | |
| KR100308198B1 (ko) | 에스오아이 반도체 소자 분리 방법 | |
| KR100232521B1 (ko) | 트렌치 격리구조를 갖는 반도체 장치 제조방법 | |
| KR100524916B1 (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
| KR20040055143A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR20040059998A (ko) | 반도체 장치의 소자 분리막 형성방법 | |
| KR100561974B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010110007A (ko) | 반도체소자의 트렌치 소자분리 방법 | |
| KR100567027B1 (ko) | 얕은 트렌치 아이솔레이션 구조를 사용하는 소자에서 험프특성을 최소화하는 방법 | |
| KR20040103218A (ko) | 반도체 소자의 필드 산화막 형성방법 | |
| KR20060057162A (ko) | 반도체 소자의 제조방법 | |
| KR20080004302A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20050002037A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20050003172A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20050069585A (ko) | 반도체 소자의 분리 방법 | |
| KR19980060884A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
| KR20040039018A (ko) | 반도체소자의 소자분리막 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130225 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20140218 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20150223 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20160219 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20170216 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20180221 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20190218 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20200218 Year of fee payment: 11 |