KR100950594B1

KR100950594B1 - 납축전지의 황산납 피막 방지 회로

Info

Publication number: KR100950594B1
Application number: KR1020070110434A
Authority: KR
Inventors: 이재천
Original assignee: 이재천
Priority date: 2007-10-31
Filing date: 2007-10-31
Publication date: 2010-04-01
Also published as: KR20090044359A

Abstract

본 발명은 납축전지의 전극 상에 황산화 현상에 의해 생성되는 황산납(PbSO4) 제거에 관한 것으로, 보다 상세하게는 표피효과를 수반하는 짧은 펄스폭의 펄스전류를 인가하여 황산납을 분해하고, 분해된 피막 성분을 환원하여 전지 성능을 회복할 수 있는 황산납 피막 제거 회로에 관한 것이다.

납축전지, 표피효과, 환원, 회복

Description

납축전지의 황산납 피막 방지 회로{LEAD SULFATE FILM PREVENTION CIRCUIT OF LEAD STORAGE BATTERY}

본 발명은 납축전지의 전극 상에 황산화 현상(또는 "황산연화 현상"이라 함)에 의해 생성되는 황산납(PbSO4) 제거에 관한 것으로, 보다 상세하게는 표피효과를 수반하는 짧은 펄스폭의 펄스전류를 인가하여 황산납을 분해하고, 분해된 피막 성분을 환원하여 전지 성능을 회복할 수 있는 황산납 피막 제거 회로에 관한 것이다.

일반적으로 차량 등의 배터리로 납축전지를 사용한다. 납축전지는 화학적 에너지를 전기적 에너지로 바꾸어주는 방전과 전기적 에너지를 화학적 에너지로 바꾸어 주는 충전 사이클을 통해 기능한다. 납축전지는 방전 시 황산염(Sulfate, SO₄)이 극판과 결합하여 물이 생성되어 비중이 낮아지고 다시 충전 시에는 결합된 황산염이 전해액으로 돌아와 비중이 높아지게 된다. 즉 이러한 납축전지가 진한 황산수용액에 담긴 납(Pb)과 이산화납(PbO₂)의 두 전극으로 구성되어 전지 반응이 일어난다.

그러나 납축전지는 오랜 기간 동안의 충/방전 사이클을 거치는 동안 방전(자가 방전 포함) 시 달라붙어 있던 황산염이 충전 시에 이탈되지 아니하고 그대로 극판에 달라붙어 있는 경우가 발생하는데 이를 황산화 현상이라 한다. 즉 상기 황산염(SO₄)은 활물질 층에서 극판과의 결합 및 SO₄끼리 결합을 형성하여 피막형태로 극판을 덮어싸고 절연막을 형성하여 화학 전기 반응이 통로를 차단하고 절연기능을 하게 된다. 이러한 절연기능은 납축전지의 전압 용량 및 비중도를 떨어뜨림은 물론 납축전지의 황산화를 형성하는 황분자를 전해질로부터 없어지게 하여 배터리 내의 전해질을 비효율적으로 만든다. 이러한 현상은 납축전지가 많이 방전될 수록, 충/방전 사이클의 횟수가 많을수록 심해지며 이러한 현상의 반복에 의해 80% 이상의 기전력을 읽고 폐기된다.

종래 이러한 납축전지의 황산화 현상에 의해 생성된 피막을 제거하기 위한 방법으로 납축전지에 펄스 전류를 흘려 전극과 이 표면에 성장한 황산납피막과의 사이에 전기적인 자극을 주는 방법이 사용되고 있다.

또 다른 납축전지의 황산화 피막 제거 방법으로는 방전펄스전류를 흘린 직후에 이 방전한 전기량보다도 큰 전기량의 충전펄스전류를 인가하는 방법이 있다.

그러나 상술한 방법들은 모두 황산납 피막을 전극으로부터 물리적으로 박리하는 것이며, 납축전지의 특성을 일시적으로 회복하는 방법에 지나지 않았다. 구체적으로 상술한 방법들은 박리된 피막의 대부분이 전극하부로 낙하하거나 용해되지 않고 전기분해액중에 부유한 상태로 남아 있기 때문에 전지의 방전시에는 다시 전 극판에 피막이 부착되어 버리는 문제점이 있다.

따라서, 본 발명의 목적은 표피효과를 수반하는 짧은 펄스폭의 펄스전류를 인가하여 황산납을 분해하고, 분해된 피막 성분을 환원하여 전지 성능을 회복할 수 있도록 황산납 피막의 발생을 미연에 방지할 수 있도록 한 납축전지의 황산납 피막 방지회로를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명의 납축전지의 황산화 피막 방지회로는 양전극과 음전극을 구비한 납축전기에 있어서, 제너다이오드와 저항 및 커패시터를 포함하여 납축전지의 전극을 통해 입력되는 전원을 인가받아 정전압인 구동전원를 생성하여 출력하는 전원부; 입력전압을 검출하기 위한 저항과 콘덴서 및 기준전압을 생성하는 저항과 상기 두 전압을 비교하여 하이 또는 로우신호를 출력하는 비교부; 발진기와 커패시터, 저항 및 다이오드로 구성되어 상기 구동전원과 비교 출력신호를 입력받아 양(+)의 구형파를 생성하는 발진부; 트랜지스터와 저항과 제너다이오드 및 커패시터로 구성되어 상기 발진부의 출력 구형파를 증폭 및 파형정형하여 파형 정형된 구형파를 출력시키는 증폭부; 저항과 전계효과소자로 구성되어 상기 파형정형된 구형파의 폴링엣지에서 음(-) 펄스를 생성하여 상기 양(+)전극으로 출력하는 음펄스전류발생부를 포함하고, 상기 음펄스전류발생부와 양 전극 사이에 연결되어 음펄스전류발생부의 양(+)펄스들을 차단하는 다이오드를 포함하여 이루어지는 것을 특징으로 한다.

본 발명은, 1usec 이하의 짧은 펄스폭의 펄스전류를 인가하기 때문에 표피효과를 발생시키고, 이러한 표피효과에 의한 피막의 표층부에 전하를 집중시킬 수 있으므로 피막이 전극으로부터 박리, 탈락하지 않고 표층부에서 미립자 모양으로 재용해시킬 수 있는 이점을 가진다.

따라서, 본 발명은 피막이 형성되어 열화해 버린 납축전지의 성능을 회복시킬 수 있고, 황산납의 재결정화를 방지할 수 있기 때문에 황산화의 진행을 예방하고 납축전지의 수명을 늘일 수 있는 이점을 가진다.

또한, 본 발명은 인가하는 펄스전류가 미소전류이므로 전극자체를 손상시키지 않고, 외부 노이즈를 발생시키지 않는 이점을 가진다.

이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 벗어나지 않도록 생략될 것이라는 것을 유의하여야 한다.

본 발명은 황산납 피막이 형성된 전극에 대하여 표피효과(Skin effect)가 발생하도록 짧은 펄스폭을 가진 펄스 전류를 인가한다. 따라서 피막의 표층부, 즉 표피효과로부터 유도되는 표피깊이(Skin Depth)의 범위에 전하가 집중하도록 하여 황산납피막이 납이온과 황산이온으로 순차 분해한다.

도 1은 본 발명에 따른 황산납 피막 제거 회로를 나타낸 도면이고, 도 2는 본 발명에 따른 황산납 피막 제거 회로의 주요부분의 파형을 나타낸 도면이다.

도 1을 참조하면, 본 발명에 따른 황산납 피막 제거회로는 전원부(10)와 비교부(20)와 발진부(30)와 증폭부(40)와 음 펄스 전류 발생부(50)와 표시부(60)를 포함한다.

전원부(10)는 제너다이오드(ZD1)를 포함하여 구성되어, 납축전지의 전극을 통해 입력되는 전원을 인가받아 정전압인 구동전원(Vcc)을 생성하여 출력한다.

비교기(20)는 상기 구동 전원을 인가받고, 상기 납축전지로부터 입력하는 입력전원과, 상기 구동전원에 의해 생성되는 비교전압을 비교하고, 비교 결과에 따른 하이(High) 또는 로우(Low)인 비교신호를 생성하여 출력한다. 상기 비교기(20)는 비교기(21)와 입력전압을 검출하기 저항(R)과 커패시터(C4)와 비교 전압을 생성하기 위한 저항들(R3 내지 R7)로 구성된다.

발진부(30)는 상기 구동전원 및 상기 비교신호를 입력받고, 도 2의 (가)와 같은 구형파를 생성하여 출력한다. 상기 발진부(30)는 555타이머를 사용하였다.

증폭부(40)는 상기 발진부(30)로부터 생성되어 출력되는 구형파를 증폭하고, 증폭된 구형파를 파형 정형하여 도 2의 (나)와 같은 파형을 음 펄스 전류 발생부(50)로 출력한다. 상기 증폭부(40)는 파형을 증폭하기 위한 트랜지스터(TR)와 파형을 정형하기 위한 저항(R11), 커패시터(C8) 및 다이오드(D4)를 포함한다.

음 펄스 전류 발생부(50)는 상기 파형정형된 구형파를 입력받으며, 도 2의 (다)와 같이 상기 구형파의 폴링에지에서 매우 짧은 펄스폭을 가지는 음의 펄스를 생성하여 출력한다.

표시부(60)는 LED, EL12 등의 발광소자들과 연결되어 상기 구동전원을 인가받아 본 발명에 따른 황산화 피막 방지 회로의 구동여부를 표시한다.

상기 펄스 전류 발생부(50)와 전극 사이에 다이오드(D2)를 연결하여 상기 양의 구형파를 제거하고 매우 짧은 펄스 폭을 가지는 음의 펄스들만을 출력하도록 한다.

이하, 본 발명에 따른 음의 펄스의 조건들을 설명한다.

상기 음의 펄스는 표면효과를 수반할 만큼 짧은 펄스폭을 가진다. 구체적으로 상기 음의 펄스는 1usec 이하, 특히, 01usec 내지 1usec로 설정하는 것이 바람직하다. 상기 범위 이내일 때 표면효과에 의해 침투할 수 있는 표피두께는 대략 0.01mm 이다. 따라서 전하가 피막의 내부로 들어가지 않고 표층부에 집중시킬 수 있다.

상기 음의 펄스폭이 1usec를 넘을 경우 황산납 피막과 전극과의 계면이 열진동하고, 그 결과, 피막의 대부분이 용해하지 않아 그대로 박리 탈락해 버리기 때문에 부적절하다.

또한, 펄스전류의 펄스 수는 전극의 열 발생 및 분해속도를 고려하여 적정하게 설정되어야 한다. 이는 펄스 수를 많게 하면 황산납 피막의 분해속도는 커지지만 열이 발생할 수 있기 때문이다. 일 예로, 펄스 수는 1초당 8000~12000회 정도로 하는 것이 바람직하다.

또한, 상기 음의 펄스의 전압, 전류값은 지나치게 작으면 황산납 피막을 분 해할 수 없고, 반대로 지나치게 크면 열이 발생해서 악영향을 주기 때문에 이들을 고려해서 적당하게 설정는 것이 바람직하다. 일 예로, 상기 음의 펄스의 전압은 12 내지 108V, 10내지 120mA의 범위가 되도록 하는 것이 바람직하다.

방전시간	실시예	비교예
0	12.805	12.766
10	12.215	12.396
30	12.181	12.320
60	12.119	12.248
90	12.051	12.169
120	11.976	12.083
150	11.894	11.992
180	11.807	11.895
210	11.711	11.774
240	11.603	11.628
270	11.474	11.338
300	11.294	10.733
315	11.146	10.123
330	10.845
345	10.075
합계 방전 시간	5시간 45분	1시간 15분

분류(단위)	실시예	비교예
평균 전압(DCV)	11.737	11.842
방전시간(시간)	5.72	5.22
부하저항(Ω)	2.06	2.06
평균 방전 전류(A)	5.7	5.7
용량(AH)	32.60	29.75
30도 환산용량(AH)	33.61	30.36
전지 사양 용량비(%)	120	108

상기 표 1 및 표 2는 전압이 12V이고, 전력이 120mw인 납축전지를 사용하고, 음의 펄스폭(Tneg)이 1usec 이하의 펄스전류를 1초간에 10000회의 주기로 인가하도록 하고 전류값이 10mA가 되도록 도 1의 저항 및 커패시터들을 설정한 실시예를 적용한 납축전지와 일반적인 납축전지(비교예)의 전압값 및 용량을 나타낸 것이다.

상기 표 1에서 보이는 바와 같이 실시 예에 따른 납축전지는 비교예에 비해 보다 장시간에 걸쳐 일정 전압을 유지하는 것이 가능함을 알 수 있다. 또한, 표 2에서 보여지는 바와 같이 실시 예의 용량은 비교예보다도 커짐을 알 수 있다.

한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

도 1은 본 발명에 따른 납축전지의 황산납 피막 제거 회로를 나타낸 도면

도 2는 본 발명에 따른 황산납 피막 제거 회로의 주요부분의 파형을 나타낸 도면

<도면의 주요부분에 대한 부호의 설명>

10: 전원부 20: 비교부

30: 발진부 40: 증폭부

50: 부펄스 전류 생성부 60: 표시부

Claims

삭제
삭제
양(+)전극과 음(-) 전극을 구비한 납축전기에 있어서,

제너다이오드(ZD1)와 저항(R1,R2) 및 커패시터(C1,C2)를 포함하여 납축전지의 전극을 통해 입력되는 전원을 인가받아 정전압인 구동전원(Vcc)를 생성하여 출력하는 전원부(10);

입력전압을 검출하기 위한 저항(R)과 콘덴서(C4) 및 기준전압을 생성하는 저항(R3~R7)과 상기 두 전압을 비교하여 하이 또는 로우신호를 출력하는 비교부(20);

발진기(31)와 커패시터(C5~C7), 저항(R8) 및 다이오드(D3)로 구성되어 상기 구동전원(Vcc)과 비교 출력신호를 입력받아 양(+)의 구형파를 생성하는 발진부(30);

트랜지스터(TR)와 저항(R10~R13)과 제너다이오드(ZD2) 및 커패시터(C8,C9)로 구성되어 상기 발진부의 출력 구형파를 증폭 및 파형정형하여 파형 정형된 구형파를 출력시키는 증폭부(40);

저항(R14~R19)과 전계효과소자(MOS FET)로 구성되어 상기 파형정형된 구형파의 폴링엣지에서 음(-) 펄스를 생성하여 상기 양(+)전극으로 출력하는 음펄스전류발생부(50)를 포함하고,

상기 음펄스전류발생부(50)와 양 전극 사이에 연결되어 음펄스전류발생부의 양(+)펄스들을 차단하는 다이오드(D2)를 포함하여 이루어지는 것을 특징으로 하는 납축전지의 황산화 피막 방지회로.