KR100945938B1

KR100945938B1 - 반도체 소자의 스토리지노드 전극 형성방법

Info

Publication number: KR100945938B1
Application number: KR1020080040634A
Authority: KR
Inventors: 박종국; 박종범
Original assignee: 주식회사 하이닉스반도체
Priority date: 2008-04-30
Filing date: 2008-04-30
Publication date: 2010-03-05
Also published as: KR20090114799A

Abstract

본 발명의 반도체 소자의 스토리지노드 전극 형성방법은, 층간절연막이 형성된 반도체 기판 상에 하드마스크막 패턴을 형성하는 단계; 하드마스크막 패턴을 식각마스크로 한 식각 공정으로 층간절연막 내에 컨택홀을 형성하는 단계; 컨택홀 및 하드마스크막 패턴 측벽에 스페이서막을 형성하는 단계; 컨택홀을 매립하는 스토리지노드 도전막을 형성하는 단계; 스토리지노드 도전막 위에 마스크막 패턴을 형성하는 단계; 마스크막 패턴을 식각마스크로 스토리지노드 도전막의 노출부분을 식각하여 트렌치를 형성하는 단계; 트렌치를 질화막으로 매립하여 스토리지노드 컨택플러그를 형성하는 단계; 질화막 위에 스토리지노드 컨택홀을 포함하는 스토리지노드 절연막을 형성하는 단계; 및 스토리지노드 컨택홀 내에 스토리지노드 전극을 형성하는 단계를 포함한다.

스토리지노드 컨택플러그, 질화막, 벙커 결함

Description

반도체 소자의 스토리지노드 전극 형성방법{Method for fabricating storagenode electrode in semiconductor device}

본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 반도체 소자의 스토리지노드 전극 형성방법에 관한 것이다.

반도체 소자의 집적도가 높아짐에 따라 디자인 룰(design rule)이 감소하면서 소자의 크기 또한 축소하고 있다. 이에 따라 캐패시터의 정전용량(Cs; capacitance)을 확보하기가 어려워져 반도체 소자 내 차지하는 면적은 축소하면서 정전용량을 증가시키는 것이 중요한 이슈가 되고 있다. 캐패시터의 정전용량을 확보하기 위해 캐패시터의 높이를 높이는 방법, 유전상수 값이 높은 물질로 유전체막을 형성하는 방법이 제안되어 이용되어 왔다. 그러나 캐패시터의 높이를 증가시키면, 셀 영역 및 주변회로영역 간에 단차가 증가하면서 공정 마진이 급격하게 감소하여 후속 공정이 어려워지고, 정전용량 또한 확보하기 어려워지는 문제가 있다. 또한, 유전상수(k)가 높은 물질로 유전체막을 형성하는 방법의 경우, 높은 유전상수를 갖는 물질은 결정화 온도가 낮아 고온의 열에 의한 과도한 열 부담(Thermal budget)이 가해지게 되어 유전체막을 증착하는 도중에 결정화가 진행되면서 누설전 류(leakage current) 특성이 저하되는 문제가 발생할 수 있다. 이에 따라 소자의 고집적화에 따라 정전용량(Cs)을 증가시키면서, 안정적으로 정전용량을 확보할 수 있는 방법이 요구된다. 이러한 캐패시터의 정전용량을 증가시키는 방법들 가운데, 최근 캐패시터 구조에서 실린더 타입(cylinder typed)의 스토리지노드 전극(storagenode electrode)이 제안되어 있다. 실린더 타입의 스토리지노드 전극은 외측면 및 내측면을 모두 전극으로 이용할 수 있어 캐패시터의 정전용량을 증가시킬 수 있다.

한편, 스토리지노드 전극은 워드라인 및 비트라인과 같은 하부전극과 전기적으로 연결하기 위해 컨택플러그와 접촉하도록 오버랩되어 배치된다. 컨택플러그는 스토리지노드 전극과 보다 넓은 면적에서 접촉시키기 위해 제1 컨택플러그와, 제1 컨택플러그보다 상대적으로 면적이 넓은 제2 컨택플러그를 포함하여 이루어진다. 그러나 컨택플러그를 이중막으로 형성하기 위해서는 절연막 증착, 컨택홀 식각, 도전성물질증착, 평탄화 공정이 두 번씩 진행해야 한다. 이에 따라 공정 단계가 증가하여 공정이 복잡해지고, 공정 단계가 증가함에 따라 각각의 공정 단계에서 불량이 발생할 가능성이 증가하게 된다. 따라서 공정 단계를 단순화시켜 안정적이고 신뢰성 있는 스토리지노드 전극 제조방법이 요구된다.

본 발명에 따른 반도체 소자의 스토리지노드 전극 형성방법은, 층간절연막이 형성된 반도체 기판 상에 하드마스크막 패턴을 형성하는 단계; 상기 하드마스크막 패턴을 식각마스크로 한 식각 공정으로 상기 층간절연막 내에 컨택홀을 형성하는 단계; 상기 컨택홀 및 하드마스크막 패턴 측벽에 스페이서막을 형성하는 단계; 상기 컨택홀을 매립하는 스토리지노드 도전막을 형성하는 단계; 상기 스토리지노드 도전막 위에 마스크막 패턴을 형성하는 단계; 상기 마스크막 패턴을 식각마스크로 상기 스토리지노드 도전막의 노출부분을 식각하여 트렌치를 형성하는 단계; 상기 트렌치를 질화막으로 매립하여 스토리지노드 컨택플러그를 형성하는 단계; 상기 질화막 위에 스토리지노드 컨택홀을 포함하는 스토리지노드 절연막을 형성하는 단계; 및 상기 스토리지노드 컨택홀 내에 스토리지노드 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 스토리지노드 전극을 형성하는 단계 이후에, 상기 스토리지노드 절연막을 제거하여 딥-아웃 공정을 진행하는 단계; 상기 딥-아웃 공정에서 전극의 외측 및 내측이 노출된 스토리지노드 전극을 따라 연장하여 유전체막을 형성하는 단계; 및 상기 유전체막 및 스토리지노드 전극을 모두 매립하는 플레이트 전극을 형성하는 단계를 포함할 수 있다. 상기 딥-아웃 공정으로 상기 스토리지노드 절연막이 제거되면서 상기 스토리지노드 전극의 하부는 상기 질화막에 의해 일부 덮인다.

상기 하드마스크막 패턴 및 상기 스페이서막은 질화막으로 형성하는 것이 바람직하다. 상기 스토리지노드 도전막은 상기 컨택홀을 매립하면서 상기 하드마스크 막 패턴의 상부로부터 소정 높이를 갖게 형성하는 것이 바람직하다.

상기 마스크막 패턴은 상기 하드마스크막 패턴과 스토리지노드 도전막에 각각 일부 중첩하는 개구부를 갖게 형성하는 것이 바람직하다.

상기 트렌치를 형성하는 단계는, 상기 층간절연막의 상부를 덮고 있는 상기 하드마스크막 패턴이 식각되어 부산물이 발생되는 지점을 식각 종료점으로 하여 식각 타겟을 제어하는 것이 바람직하다.

상기 스페이서막은 상기 스토리지노드 도전막이 과도하게 식각되는 것을 방지하여 식각 깊이를 조절한다.

상기 질화막은 상기 트렌치를 매립하면서 상기 스토리지노드 컨택플러그의 상부로부터 500Å 내지 1000Å의 높이를 갖게 형성하는 것이 바람직하다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도 1 내지 도 12는 본 발명의 실시예에 따른 반도체 소자의 스토리지노드 전극 형성방법을 설명하기 위해 나타내보인 도면들이다.

도 1을 참조하면, 반도체 기판(100) 상에 층간절연막(105)을 형성한다. 반도체 기판(100) 및 층간절연막(105) 상에는 워드라인 및 비트라인을 포함하는 하부 구조물(미도시함)이 형성되어 있다. 다음에 층간절연막(105) 위에 하드마스크막 패 턴(110)을 형성한다. 하드마스크막 패턴(110)은 후속 컨택홀을 형성하기 위한 식각 공정에서 식각마스크 역할을 하며, 스토리지노드 컨택플러그 형성시 식각 정지 포인트(etch stop point)가 된다. 이러한 하드마스크막 패턴(110)은 질화막으로 형성할 수 있다.

도 2를 참조하면, 하드마스크막 패턴(110)을 식각마스크로 한 식각 공정으로 층간절연막(105) 내에 컨택홀(115)을 형성한다. 다음에 컨택홀(115) 및 하드마스크막 패턴(110) 위에 스페이서 대상막(120)을 형성한다. 스페이서 대상막(120)은 질화막을 100Å 내지 300Å의 두께로 형성할 수 있다.

도 3을 참조하면, 스페이서 대상막(120) 상에 에치백(etch back) 공정을 진행하여 컨택홀(115)의 측벽을 덮는 스페이서막(125)을 형성한다. 스페이서막(125)은 후속 형성될 스토리지노드 컨택플러그와 층간절연막(105) 사이의 화학 반응을 차단한다. 또한, 스페이서막(125)은 이후 스토리지노드 컨택플러그를 형성하기 위해 진행하는 식각 공정에서 과도한 식각을 방지하면서 식각되는 방향을 안내하는 식각 정지막 역할을 한다. 이러한 스페이서막(125)은 컨택홀(115)의 측벽은 덮으면서 바닥면은 제거하여 이후 형성될 스토리지노드 컨택플러그와 연결될 하부막을 노출시킨다.

도 4를 참조하면, 층간절연막(105) 내에 형성된 컨택홀(115)을 스토리지노드 도전막(130)으로 매립한다. 구체적으로, 컨택홀(115)이 형성된 반도체 기판(100) 상에 도전성 물질, 예를 들어 폴리실리콘막을 형성한다. 스토리지노드 도전막(130)은 컨택홀(115)을 모두 매립하면서, 비록 도면에 도시하지는 않았지만, 층간절연 막(105) 상에 형성된 비트라인의 상부로부터 2000Å 내지 3000Å의 높이를 갖게 충분히 두꺼운 두께로 증착한다. 일반적으로 스토리지노드 컨택플러그는 1차 컨택플러그 및 2차 컨택플러그의 이중 구조로 형성하여 왔다. 이에 따라 스토리지노드 도전막은 컨택홀을 매립하고, 후속 평탄화 공정으로 분리할 수 있을 정도의 두께로만 증착하였다. 이에 대하여 본 발명의 스토리지노드 도전막(130)은 컨택홀(115)을 모두 매립하면서 충분히 두꺼운 두께, 예컨대 층간절연막(105) 상에 배치된 비트라인의 상부로부터 소정 높이를 갖게 형성한다.

도 5를 참조하면, 스토리지노드 도전막(130) 상에 평탄화 공정, 예를 들어 화학적기계적연마(CMP; Chemical Mechanical Polishing) 공정을 진행하여 스토리지노드 도전막(130)의 표면을 평탄화한다. 다음에 스토리지노드 도전막(130) 위에 마스크막 패턴(135)을 형성한다. 마스크막 패턴(135)은 레지스트막(resist layer)으로 형성할 수 있다. 이 마스크막 패턴(135)은 스토리지노드 도전막(130)의 제1 영역(a)은 차단하면서 제2 영역(b)은 노출시킨다. 여기서 제1 영역(a)은 이후 스토리지노드 컨택플러그가 형성될 영역이고, 제2 영역(b)은 스토리지노드 컨택플러그를 분리시키는 분리막이 형성될 영역이다. 이때, 마스크막 패턴(135)의 제2 영역(b)은 하드마스크막 패턴(110)과 스토리지노드 도전막(130)에 각각 중첩된 위치에 배치할 수 있다. 이 경우, 주변회로영역(미도시함)에서는 매트(Mat)와 매트를 분리시키기 위하여 스토리지노드 도전막(130)을 제거해야 하므로 노출시킨다.

도 6을 참조하면, 마스크막 패턴(135)을 식각마스크로 한 식각 공정으로 스토리지노드 도전막(130) 내에 트렌치(140)를 형성한다. 구체적으로, 마스크막 패턴 을 식각 마스크로 노출된 제2 영역(b)의 스토리지노드 도전막(130)을 식각한다. 스토리지노드 도전막(130)의 노출 부분을 식각하는 과정에서 층간절연막(105)의 상부를 덮고 있는 하드마스크막 패턴(110)이 식각되어 부산물이 발생되는 지점(c)을 식각 종료점으로 설정하여 식각 타겟을 조절함으로써 스토리지노드 도전막(130)이 과도하게 식각되는 것을 방지한다. 또한, 스토리지노드 도전막(130)이 국부적으로 과도하게 식각되는 경우에는, 스토리지노드 컨택홀(115)의 측벽을 덮고 있는 스페이서막(125)이 식각 정지막 역할을 하여 방향(d)을 조절함으로써 식각 깊이를 조절할 수 있다. 이러한 방향성으로 인해 스토리지노드 도전막(130)은 과도하게 식각되는 경우에도 전극으로서 역할을 할 수 있다. 다음에 마스크막 패턴(135)은 애슁(ashing) 공정으로 제거한다.

도 7을 참조하면, 트렌치(140)를 식각 정지막(145)으로 매립하여 스토리지노드 도전막(130, 도 6 참조)을 분리하여 스토리지노드 컨택플러그(150)를 형성한다. 식각 정지막(145)은 질화막으로 형성할 수 있다. 식각 정지막(145)은 이후 스토리지노드 금속막을 형성하는 공정에서 하부막을 보호하기 위해 스토리지노드 컨택플러그(150)의 상부로부터 500Å 내지 1000Å의 높이를 갖게 증착한다.

도 8을 참조하면, 식각 정지막(145) 위에 스토리지노드 절연막(155)을 형성한다. 스토리지노드 절연막(155)은 캐패시터가 형성될 높이만큼 증착한다. 여기서 스토리지노드 절연막(155)은 PSG(Phosphorus Silicate Glass) 산화막 또는 PETEOS(Plasma Enhanced Tetra Ethyl Ortho Silicate) 산화막으로 형성할 수 있고, PSG 산화막 및 PETEOS 산화막의 이중막으로 형성할 수도 있다. 다음에 스토리지노 드 절연막(155) 위에 스토리지노드 컨택홀이 형성될 영역을 정의하는 레지스트막 패턴(160)을 형성한다. 구체적으로, 스토리지노드 절연막(155) 위에 레지스트막을 형성한다. 다음에 레지스트막 상에 노광 공정 및 현상 공정을 포함하는 리소그래피 공정을 진행하여 스토리지노드 컨택홀이 형성될 영역을 정의하는 개구부를 갖는 레지스트막 패턴(160)을 형성한다.

도 9를 참조하면, 레지스트막 패턴(160)을 식각마스크로 스토리지노드 절연막(155)의 노출 부분을 식각하여 스토리지노드 컨택홀(165)을 형성한다. 이러한 스토리지노드 컨택홀(165)에 의해 하부의 스토리지노드 컨택플러그(140)가 노출된다.

도 10을 참조하면, 스토리지노드 컨택홀(165)의 노출면에 스토리지노드 전극(170)을 형성한다. 구체적으로, 스토리지노드 컨택홀(165) 및 스토리지노드 절연막(155) 위에 스토리지노드용 금속막을 증착한다. 다음에 스토리지노드용 금속막을 분리하여 스토리지노드 절연막(155) 위에 형성된 스토리지노드용 금속막을 제거한다. 그러면 스토리니지노드 컨택홀(165)의 측벽 및 스토리지노드 컨택플러그(140)와 접하는 스토리지노드 전극(170)이 형성된다. 스토리지노드 전극(170)은 티타늄나이트라이드(TiN)막을 포함하여 형성할 수 있다. 여기서 분리 공정은 에치백(etch back) 또는 화학적 기계적 연마(CMP) 방법을 이용하여 진행할 수 있다.

도 11을 참조하면, 반도체 기판(100) 상에 습식식각용액을 이용한 딥-아웃(dip-out) 공정을 진행하여 스토리지노드 절연막(155)을 제거한다. 그러면 스토리지노드 전극(170)의 내측 및 외측면이 모두 노출되는 실린더 타입(cylinder typed)의 스토리지노드 전극(170)이 형성된다. 여기서 스토리지노드 전극(170)의 하부는 식각 정지막(145)에 의해 일부 덮여 있다. 습식식각용액은 스토리지노드 절연막(155)을 산화막으로 형성하는 경우, 산화막을 식각할 수 있는 식각 소스를 이용한다. 한편, 스토리지노드 컨택플러그(140)를 식각 정지막(145)인 질화막으로 분리함에 따라 스토리지노드 절연막(155)을 제거하는 딥-아웃 공정을 진행하는 과정에서 벙커 결함(bunker defect)이 발생하는 것을 방지할 수 있다. 벙커 결함은 딥-아웃 공정을 진행하면서 스토리지노드 전극(170)의 하부의 스토리지노드 컨택플러그(140)와 접촉하는 부분의 그레인 구조 사이로 습식식각용액이 침투하여 스토리지노드 절연막(155)을 직접 용해하면서 발생되는 결함이다. 스토리지노드 컨택플러그를 1차 컨택플러그 및 2차 컨택플러그의 이중 구조로 형성하는 경우에는, 2차 컨택플러그가 형성된 절연막을 소정 깊이만큼 리세스시켜 스토리지노드 전극과 직접 접촉시키는 것을 방지하여 벙커 결함을 개선하였다. 그러나 본 발명의 실시예에서는 스토리지노드 컨택플러그(140)를 질화막으로 분리함에 따라 이러한 벙커 결함이 발생하는 것을 원천적으로 방지할 수 있다.

도 12를 참조하면, 스토리지노드 전극(170)의 노출면을 따라 연장하는 유전체막(175)을 형성한다. 유전체막(175)은 유전상수가 높은 물질을 유전체 박막 재료로 적용할 수 있다. 다음에 스토리지노드 전극(170) 및 유전체막(175)을 모두 채우는 플레이트 전극(180)을 형성한다. 여기서 플레이트전극(180)은 스토리지노드 전극(170)과 대등한 물질로 형성할 수 있다. 이에 따라 실린더 타입의 스토리지노드 전극(170), 유전체막(175) 및 플레이트 전극(180)을 포함하는 캐패시터(185)를 형성한다. 한편, 본 발명의 실시예에서는 실린더 타입의 스토리지노드 전극을 설명하 였으나, 이에 한정되는 것은 아니다.

본 발명에 따른 반도체 소자의 스토리지노드 전극 형성방법은, 스토리지노드 컨택플러그를 두 번의 공정 단계를 진행하는 대신에, 한 번에 형성하여 공정 단계를 감소시킬 수 있다. 또한, 스토리지노드 컨택플러그를 분리하는 절연막을 산화막으로 형성하는 대신에 질화막으로 분리함으로써 딥-아웃 공정에서 유발되는 벙커 결함을 차단할 수 있다.

Claims

층간절연막이 형성된 반도체 기판 상에 하드마스크막 패턴을 형성하는 단계;

상기 하드마스크막 패턴을 식각마스크로 한 식각 공정으로 상기 층간절연막 내에 컨택홀을 형성하는 단계;

상기 컨택홀 및 하드마스크막 패턴 측벽에 스페이서막을 형성하는 단계;

상기 컨택홀을 매립하는 스토리지노드 도전막을 형성하는 단계;

상기 스토리지노드 도전막 위에 마스크막 패턴을 형성하는 단계;

상기 마스크막 패턴을 식각마스크로 상기 스토리지노드 도전막의 노출부분을 식각하여 트렌치를 형성하는 단계;

상기 트렌치를 질화막으로 매립하여 스토리지노드 컨택플러그를 형성하는 단계;

상기 질화막 위에 스토리지노드 컨택홀을 포함하는 스토리지노드 절연막을 형성하는 단계; 및

상기 스토리지노드 컨택홀 내에 스토리지노드 전극을 형성하는 단계를 포함하는 반도체 소자의 스토리지노드 전극 형성방법.
제1항에 있어서, 상기 스토리지노드 전극을 형성하는 단계 이후에,

상기 스토리지노드 절연막을 제거하여 딥-아웃 공정을 진행하는 단계;

상기 딥-아웃 공정에서 전극의 외측 및 내측이 노출된 스토리지노드 전극을 따라 연장하여 유전체막을 형성하는 단계; 및

상기 유전체막 및 스토리지노드 전극을 모두 매립하는 플레이트 전극을 형성하는 단계를 포함하는 반도체 소자의 스토리지노드 전극 형성방법.
제2항에 있어서,

상기 딥-아웃 공정으로 상기 스토리지노드 절연막이 제거되면서 상기 스토리지노드 전극의 하부는 상기 질화막에 의해 일부 덮여 있는 반도체 소자의 스토리지노드 전극 형성방법.
제1항에 있어서,

상기 하드마스크막 패턴 및 상기 스페이서막은 질화막으로 형성하는 반도체 소자의 스토리지노드 전극 형성방법.
제1항에 있어서,

상기 스토리지노드 도전막은 상기 컨택홀을 매립하면서 상기 하드마스크막 패턴의 상부로부터 소정 높이를 갖게 형성하는 반도체 소자의 스토리지노드 전극 형성방법.
제1항에 있어서,

상기 마스크막 패턴은 상기 하드마스크막 패턴과 스토리지노드 도전막에 각 각 일부 중첩하는 개구부를 갖게 형성하는 반도체 소자의 스토리지노드 전극 형성방법.
제1항에 있어서, 상기 트렌치를 형성하는 단계는,

상기 층간절연막의 상부를 덮고 있는 상기 하드마스크막 패턴이 식각되어 부산물이 발생되는 지점을 식각 종료점으로 하여 식각 타겟을 제어하는 반도체 소자의 스토리지노드 전극 형성방법.
제1항에 있어서,

상기 스페이서막은 상기 스토리지노드 도전막이 과도하게 식각되는 것을 방지하여 식각 깊이를 조절하는 반도체 소자의 스토리지노드 전극 형성방법.
제1항에 있어서,

상기 질화막은 상기 트렌치를 매립하면서 상기 스토리지노드 컨택플러그의 상부로부터 500Å 내지 1000Å의 높이를 갖게 형성하는 반도체 소자의 스토리지노드 전극 형성방법.