KR100944346B1

KR100944346B1 - A method for forming a field oxide of a semiconductor device

Info

Publication number: KR100944346B1
Application number: KR1020030001703A
Authority: KR
Inventors: 김재영
Original assignee: 주식회사 하이닉스반도체
Priority date: 2003-01-10
Filing date: 2003-01-10
Publication date: 2010-03-02
Also published as: KR20040064840A

Abstract

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, The present invention relates to a method of forming a device isolation film of a semiconductor device,

반도체소자의 고집적화에 따른 트렌치의 높은 에스펙트비로 인하여 상기 트렌치의 매립 공정시 완전히 매립하지 못하여 보이드를 유발시키는 문제점을 해결하기 위하여, In order to solve the problem of causing voids due to the high aspect ratio of the trench due to the high integration of semiconductor devices, the trench may not be completely buried during the buried process.

상기 트렌치 측벽에 절연막 스페이서를 형성하며 상기 트렌치 저부의 반도체기판을 노출시키고 노출된 상기 트렌치 표면을 에피 성장시켜 에피층을 형성하되, 상기 트렌치 하측 일부까지만 형성한 다음, 상기 에피층 표면에 절연막을 형성하고 상측의 트렌치 영역을 매립하는 절연막을 형성하고 이를 평탄화식각함으로써 반도체소자의 고집적화에 충분한 소자분리막을 형성하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 기술이다. An insulating film spacer is formed on the sidewalls of the trench and the semiconductor substrate at the bottom of the trench is exposed, and the exposed trench surface is epitaxially grown to form an epitaxial layer, but only to a part of the lower side of the trench, and then an insulating film is formed on the epitaxial surface. In addition, by forming an insulating film filling the upper trench region and flattening etching, forming a device isolation film sufficient for high integration of the semiconductor device to improve the characteristics and reliability of the semiconductor device and thereby high integration of the semiconductor device.

Description

반도체소자의 소자분리막 형성방법{A method for forming a field oxide of a semiconductor device }A method for forming a field oxide of a semiconductor device}

도 1 은 종래기술에 따른 반도체소자의 소자분리막을 도시한 단면도.1 is a cross-sectional view showing a device isolation film of a semiconductor device according to the prior art.

도 2a 내지 도 2g 는 본 발명의 실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도.2A to 2G are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to an embodiment of the present invention.

< 도면의 주요부분에 대한 부호의 설명 >Description of the Related Art

11,21 : 반도체기판 13,27 : 트렌치11,21: semiconductor substrate 13,27: trench

15 : 소자분리막 17 : 게이트전극15 device isolation layer 17 gate electrode

23 : 패드산화막 25 : 제1질화막23: pad oxide film 25: first nitride film

29 : 제1산화막 31 : 제2질화막29: first oxide film 31: second nitride film

33 : 제2산화막 35 : 제3산화막33: second oxide film 35: third oxide film

37 : 에피층 39 : 제4산화막37: epi layer 39: fourth oxide film

41 : 제3질화막 43 : 제5산화막41: third nitride film 43: fifth oxide film

본 발명은 반도체소자의 소자분리막 형성방법에 관한 것으로, 특히 트렌치형 소자분리막을 사용하는 고집적화된 반도체소자의 제조 공정 중 트렌치 형성공정 후 상기 트렌치를 매립하는 공정을 실시할 때 상기 트렌치를 완전히 매립할 수 있도록 하는 기술에 관한 것이다. The present invention relates to a method for forming a device isolation film of a semiconductor device, and more particularly, when the trench is buried after the trench formation step in the manufacturing process of a highly integrated semiconductor device using a trench type device isolation film. It's about technology that makes it possible.

고집적화라는 관점에서 소자의 집적도를 높이기 위해서는 각각의 소자 디맨젼 ( dimension ) 을 축소하는 것과, 소자간에 존재하는 분리영역 ( isolation region ) 의 폭과 면적을 축소하는 것이 필요하며, 이 축소정도가 셀의 크기를 좌우한다는 점에서 소자분리기술이 메모리 셀 사이즈 ( memory cell size ) 를 결정하는 기술이라고 할 수 있다.In order to increase the integration of devices from the viewpoint of high integration, it is necessary to reduce each device dimension and to reduce the width and area of isolation regions existing between devices. Device isolation technology determines the memory cell size in terms of size.

소자분리절연막을 제조하는 종래기술로는 절연물 분리방식의 로코스 ( LOCOS : LOCal Oxidation of Silicon, 이하에서 LOCOS 라 함 ) 방법, 실리콘기판상부에 산화막, 다결정실리콘층, 질화막순으로 적층한 구조의 피.비.엘. ( Poly - Buffed LOCOS, 이하에서 PBL 이라 함 ) 방법, 기판에 홈을 형성한 후에 절연물질로 매립하는 트렌치 ( trench ) 방법 등이 있다.Conventional techniques for manufacturing device isolation insulating films include LOCOS (LOCOS: LOCOS) method, an oxide film, a polysilicon layer, and a nitride film on a silicon substrate. B.L. (Poly-Buffed LOCOS, hereinafter referred to as PBL) method, a trench method of embedding an insulating material after forming a groove in the substrate, and the like.

그러나, 상기 LOCOS 방법으로 소자분리산화막을 미세화할 때 공정상 또는 전기적인 문제가 발생한다. 그 중의 하나는, 소자분리절연막만으로는 전기적으로 소자를 완전히 분리할 수 없다는 것이다.However, a process or electrical problem occurs when the device isolation oxide film is miniaturized by the LOCOS method. One of them is that the device isolation insulating film alone cannot completely separate the devices.

그리고, 상기 PBL 을 사용하는 경우, 필드산화시에 산소의 측면확산에 의하여 버즈빅이 발생한다. 즉, 활성영역이 작아져 활성영역을 효과적으로 활용하지 못하며, 필드산화막의 두께가 두껍기 때문에 단차가 형성되어 후속공정에 어려움을 준다. 그리고, 기판상부의 다결정실리콘층으로 인하여 필드산화시 기판내부로 형성 되는 소자분리절연막이 타기법에 비하여 상대적으로 작기 때문에 타기법에 비해 신뢰성을 약화시킬 수 있다.In the case of using the above-mentioned PBL, buzz big is generated by side diffusion of oxygen during field oxidation. In other words, the active area is small, so that the active area is not effectively utilized, and because the thickness of the field oxide film is thick, a step is formed, which causes difficulty in subsequent processes. Further, due to the polysilicon layer on the substrate, the device isolation insulating film formed inside the substrate during field oxidation is relatively smaller than that of the hitting method, thereby reducing the reliability of the hitting method.

이상에서 설명한 LOCOS 방법과 PBL 방법은 반도체기판 상부로 볼록한 소자분리절연막을 형성하여 단차를 갖게 됨으로써 후속공정을 어렵게 하는 단점이 있다. The LOCOS method and the PBL method described above have a disadvantage in that a subsequent step is made difficult by forming a convex element isolation insulating film on the semiconductor substrate and having a step.

이러한 단점을 해결하기 위하여, 반도체기판을 식각하여 트렌치를 형성하고 상기 트렌치를 매립한 다음, CMP 방법을 이용하여 상부면을 평탄화시키고 후속공정을 평탄화시킴으로써 후속공정을 용이하게 실시할 수 있도록 하였다. In order to solve this disadvantage, the semiconductor substrate is etched to form a trench, and the trench is buried, and then the CMP method is used to planarize the top surface and to planarize the subsequent process so that the subsequent process can be easily performed.

도 1 은 종래기술에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도이다. 1 is a cross-sectional view illustrating a method of forming a device isolation film of a semiconductor device according to the prior art.

먼저, 반도체기판(11) 상에 패드산화막(도시안됨) 및 질화막(도시안됨)을 적층한다. First, a pad oxide film (not shown) and a nitride film (not shown) are stacked on the semiconductor substrate 11.

상기 질화막 상부에 감광막(도시안됨)을 도포하는 소자분리 마스크를 이용한 노광 및 현상공정으로 상기 감광막을 패터닝한다. The photoresist is patterned by an exposure and development process using an element isolation mask to apply a photoresist (not shown) on the nitride layer.

상기 감광막패턴을 마스크로 하여 상기 질화막, 패드산화막 및 일정두께의 반도체기판(11)을 식각하여 트렌치(13)를 형성한다. 이때, 상기 트렌치(13)는 2500 Å 이상의 깊이로 형성한다. The trench 13 is formed by etching the nitride film, the pad oxide film, and the semiconductor substrate 11 having a predetermined thickness using the photoresist pattern as a mask. At this time, the trench 13 is formed to a depth of 2500 Å or more.

상기 트렌치(13)를 절연막으로 매립한다. 이때, 상기 트렌치(13)의 에스펙트비 ( aspect ratio ) 가 너무 높아 상기 트렌치를 완전히 매립하지 못하고 보이드가 유발된다. The trench 13 is filled with an insulating film. At this time, the aspect ratio of the trench 13 is too high to completely fill the trench and cause voids.

후속공정으로 상기 트렌치(13)를 평탄화시켜 매립하는 소자분리막(15)을 형 성하고 상기 소자분리막(15)으로 정의되는 활성영역에 게이트전극(17)을 형성한다. In a subsequent process, the trench 13 is planarized to form a buried device isolation film 15, and a gate electrode 17 is formed in an active region defined by the device isolation film 15.

상기한 바와 같이 종래기술에 따른 반도체소자의 소자분리막 형성방법은, 트렌치형 소자분리막의 형성공정시 상기 트렌치를 완전히 매립하지 못하고 상기 트렌치 내부에 보이드를 유발함으로써 접합 캐패시턴스를 증가시켜 소자의 동작 속도를 감소시키고, 공핍층 감소에 따른 전계의 증가로 래치업 ( latch-up ) 특성을 열화시키고, 소자의 ESD ( electro static discharge ) 특성을 열화시킴으로써 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다. As described above, the device isolation film forming method of the semiconductor device according to the related art does not completely fill the trench during the formation of the trench type device isolation film, but causes voids in the trench to increase the junction capacitance to increase the operation speed of the device. There is a problem that deteriorates the latch-up characteristic due to the increase of the electric field due to the decrease in the depletion layer, and deteriorates the characteristics and reliability of the semiconductor device by deteriorating the electrostatic discharge (ESD) characteristics of the device.

본 발명의 상기한 종래기술의 문제점을 해결하기 위하여, 트렌치형 소자분리막의 형성공정시 트렌치를 형성하고 그 측벽에 절연막 스페이서를 형성한 다음, 중앙부는 상기 트렌치 저부의 반도체기판을 에피성장 시키고 그 상부를 절연막으로 매립한 다음 평탄화시킴으로써 보이드 없이 반도체소자의 고집적화에 적합한 소자분리막을 형성하는데 그 목적이 있다. In order to solve the problems of the prior art of the present invention, a trench is formed in the process of forming a trench type isolation layer and an insulating film spacer is formed on the sidewall thereof, and then the center portion epitaxially grows the semiconductor substrate on the bottom of the trench. The purpose is to form a device isolation film suitable for high integration of a semiconductor device without voids by filling the film with an insulating film and then planarizing it.

이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리막 형성방법은,In order to achieve the above object, a device isolation film forming method of a semiconductor device according to the present invention,

반도체기판 상에 패드산화막 및 제1질화막을 형성하고 소자분리마스크를 이용한 사진식각공정으로 소정깊이의 트렌치를 형성하는 공정과,Forming a pad oxide film and a first nitride film on the semiconductor substrate and forming a trench having a predetermined depth by a photolithography process using an element isolation mask;

상기 트렌치를 포함한 전체표면상부에 제1산화막, 제2질화막 및 제2산화막을 각각 일정두께 증착하고 이들을 이방성식각하여 상기 트렌치 측벽에 적층구조의 스페이서를 형성하는 동시에 상기 스페이서 사이로 상기 트렌치 저부의 반도체기판을 노출시키는 공정과,
상기 스페이서 측벽에 제3산화막을 형성하는 공정과,Depositing a first oxide film, a second nitride film, and a second oxide film on the entire surface including the trenches, and anisotropically etching them to form a spacer having a laminated structure on the sidewalls of the trench, and at the same time, the semiconductor substrate at the bottom of the trench between the spacers. Exposing it,
Forming a third oxide film on the sidewalls of the spacers;

상기 노출된 반도체기판을 에피 성장시켜 에피층을 상기 트렌치의 하측 일부만을 매립하는 공정과,Epi-growing the exposed semiconductor substrate to fill an epi layer with only a portion of the lower side of the trench;

상기 에피층 표면에 제4산화막과 제3질화막을 형성하는 공정과,Forming a fourth oxide film and a third nitride film on the epi layer;

상기 트렌치의 상측을 매립하는 평탄화된 제5 산화막을 형성함으로써 트렌치형 소자분리막을 형성하는 공정과,Forming a trench type isolation layer by forming a planarized fifth oxide film filling the upper side of the trench;

상기 에피층에 불순물을 이온주입하여 소자의 접합 캐패시턴스를 감소시키는 공정을 포함하는 것과,Ion implanting impurities into the epitaxial layer to reduce the junction capacitance of the device;

상기 패드산화막은 700 ∼ 800 ℃ 의 온도에서 건식 산화시켜 50 ∼ 100 Å 두께로 형성하는 것과,The pad oxide film is dry oxidized at a temperature of 700 to 800 ° C. to form a thickness of 50 to 100 GPa,

상기 제1질화막은 1500 ∼ 3000 Å 의 두께로 형성하는 것과,The first nitride film is formed to a thickness of 1500 to 3000 kPa,

상기 트렌치는 2500 ∼ 3500 Å 깊이로 형성하는 것과,Forming the trench at a depth of 2500 to 3500 mm;

상기 제1산화막과 제2질화막은 50 ∼ 100 Å 두께로 형성하는 것과,The first oxide film and the second nitride film are formed to have a thickness of 50 to 100 GPa;

상기 제2산화막은 800 ∼1000 Å 두께로 형성하는 것과,The second oxide film is formed to a thickness of 800 ~ 10001000,

상기 에피층은 1000 ∼ 1500 Å 두께만큼 성장시켜 상기 트렌치의 하측을 매립하며 상기 트렌치 상측으로 1000 ∼ 2500 Å 트렌치 영역을 남기는 것을 특징으로 한다. The epi layer is grown to have a thickness of 1000 to 1500 Å, filling the lower side of the trench and leaving a region of 1000 to 2500 Å trench over the trench.

한편, 본 발명의 원리는 다음과 같다. On the other hand, the principle of the present invention is as follows.

먼저, 반도체기판을 식각하여 트렌치를 형성하고 상기 트렌치 측벽에 절연막 스페이서를 형성하고 상기 트렌치 저부를 노출시킨다. 이때, 상기 절연막 스페이서는 후속공정으로 실시되는 에피성장 공정시 성장 장벽으로 사용된다. First, a semiconductor substrate is etched to form a trench, an insulating film spacer is formed on sidewalls of the trench, and the bottom of the trench is exposed. In this case, the insulating layer spacer is used as a growth barrier in the epitaxial growth process performed in a subsequent process.

상기 트렌치 저부의 반도체기판을 에피 성장시켜 에피층을 형성하고 그 상부에 절연막을 형성한 다음, 상기 트렌치 영역을 완전히 매립하는 절연막을 전체표면상부에 증착하고 이를 평탄화시켜 소자분리막을 형성함으로써 Epitaxially grow a semiconductor substrate at the bottom of the trench to form an epitaxial layer and an insulating film thereon, and then deposit an insulating film on the entire surface of the trench to completely fill the trench region and planarize it to form a device isolation film.

상기 트렌치에 보이드가 유발되지 않도록 소자분리막을 형성하고 상기 에피층에 고농도의 피형 불순물을 주입하여 접합 캐패시턴스 증가를 미미하도록 하는 것이다. An isolation layer is formed to prevent voids from being formed in the trench, and a high concentration of implanted impurities are injected into the epitaxial layer to minimize the junction capacitance.

이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다. Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

도 2a 내지 도 2g 는 본 발명의 실시예에 따른 반도체소자의 소자분리막 형성방법을 도시한 단면도이다. 2A to 2G are cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to an embodiment of the present invention.

도 2a 및 도 2b 를 참조하면, 반도체기판(21) 상에 패드산화막(23) 및 제1질화막(25)을 적층한다. 이때, 상기 패드산화막(23)은 700 ∼ 800 ℃ 의 온도에서 건식 산화시켜 50 ∼ 100 Å 두께로 형성한다. 상기 제1질화막(25)은 1500 ∼ 3000 Å 의 두께로 형성한다. 2A and 2B, a pad oxide film 23 and a first nitride film 25 are stacked on the semiconductor substrate 21. At this time, the pad oxide film 23 is dry oxidized at a temperature of 700 to 800 ℃ to form a thickness of 50 to 100 kPa. The first nitride film 25 is formed to a thickness of 1500 to 3000 mm 3.

도 2c 를 참조하면, 상기 제1질화막(25) 상부에 감광막(도시안됨)을 도포한 후 소자분리 마스크를 이용한 노광 및 현상공정으로 감광막패턴을 형성한다. Referring to FIG. 2C, a photoresist layer (not shown) is coated on the first nitride layer 25, and then a photoresist pattern is formed by an exposure and development process using an element isolation mask.

상기 감광막패턴을 마스크로 하여 상기 제1질화막(25), 패드산화막(23) 및 일정두께의 반도체기판(21)을 식각하여 트렌치(27)를 형성한다. 이때, 상기 트렌치(27)는 2500 ∼ 3500 Å 깊이로 형성한다. The trench 27 is formed by etching the first nitride layer 25, the pad oxide layer 23, and the semiconductor substrate 21 having a predetermined thickness using the photosensitive layer pattern as a mask. At this time, the trench 27 is formed to a depth of 2500 ~ 3500Å.

상기 트렌치(27)를 포함한 전체표면상부에 제1산화막(29) 및 제2질화막(31)을 적층한다. 이때, 상기 제1산화막(29)은 50 ∼ 100 Å 두께로 형성하고 상기 제2질화막(31)은 50 ∼ 100 Å 두께로 형성한다. The first oxide film 29 and the second nitride film 31 are laminated on the entire surface including the trench 27. In this case, the first oxide film 29 is formed to a thickness of 50 to 100 GPa and the second nitride film 31 is formed to a thickness of 50 to 100 GPa.

도 2d 를 참조하면, 전체표면상부에 제2산화막(33)을 800 ∼1000 Å 두께로 형성하고 이를 이방성식각하여 상기 트렌치(27) 측벽에 상기 제1산화막(29), 제2질화막(31) 및 제2산화막(33)으로 형성되는 스페이서를 형성한다. Referring to FIG. 2D, a second oxide film 33 is formed to have a thickness of 800 to 1000 Å on the entire surface thereof and is anisotropically etched to form sidewalls of the trench 27 and the first oxide film 29 and the second nitride film 31. And a spacer formed of the second oxide film 33.

도 2e 를 참조하면, 전체표면상부에 제3산화막(35)을 증착하고 이를 이방성식각하여 상기 제2산화막(33) 측벽에 제3산화막(35) 스페이서를 형성하는 동시에 상기 트렌치(27)의 저부의 반도체기판(21)을 노출시킨다. Referring to FIG. 2E, a third oxide layer 35 is deposited on the entire surface and anisotropically etched to form a third oxide layer 35 spacer on the sidewall of the second oxide layer 33, and at the same time, the bottom of the trench 27. The semiconductor substrate 21 is exposed.

도 2f 를 참조하면, 상기 트렌치(27) 저부의 반도체기판(21)을 에피성장시켜 에피층(37)을 형성한다. 이때, 상기 에피층(37)은 1000 ∼ 1500 Å 두께만큼 성장시켜 상기 트렌치(27)의 하측 일부를 매립하며 상기 트렌치(27) 상측으로부터 1000 ∼ 2500 Å 트렌치 영역을 남긴다. Referring to FIG. 2F, the epitaxial layer 37 is formed by epitaxially growing the semiconductor substrate 21 at the bottom of the trench 27. At this time, the epi layer 37 is grown by a thickness of 1000 to 1500 Å, filling a portion of the lower side of the trench 27 and leaving a 1000 to 2500 Å trench region from the upper side of the trench 27.

도 2g 를 참조하면, 상기 에피층(37) 표면에 제4산화막(39) 및 제3질화막(41)을 증착한다. Referring to FIG. 2G, a fourth oxide film 39 and a third nitride film 41 are deposited on the epi layer 37.

상기 트렌치(27)를 매립하는 제5산화막(43)을 전체표면상부에 증착하고 이를 평탄화식각하여 상기 트렌치(27)를 완전히 매립하는 소자분리막을 형성한다. A fifth oxide film 43 filling the trench 27 is deposited on the entire surface and planarized and etched to form a device isolation film completely filling the trench 27.

후속공정으로 상기 에피층에 고농도의 피형 불순물을 이온주입하여 소자의 접합 캐패시턴스를 감소시킨다. Subsequent processes reduce ion junction capacitance of the device by ion implanting a high concentration of the dopant impurities into the epi layer.

이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 소자분리막 형성방법은, 트렌치형 소자분리막의 형성공정시 트렌치의 측벽에 절연막 스페이서를 형성하고 노출된 상기 트렌치의 저부를 에피 성장시켜 에피층을 형성함으로써 상기 트렌치의 하측을 매립하고 후속공정으로 상기 트렌치의 상측을 용이하게 매립할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 효과를 제공한다. As described above, in the method of forming an isolation layer of a semiconductor device according to the present invention, an insulating layer spacer is formed on sidewalls of a trench during the formation of a trench type isolation layer, and epitaxial growth is performed by epitaxially growing the bottom of the exposed trench. The bottom of the trench may be buried and the top of the trench may be easily buried in a subsequent process, thereby improving the characteristics and reliability of the semiconductor device and thereby increasing the integration of the semiconductor device.

Claims

상기 트렌치를 포함한 전체표면상부에 제1산화막, 제2질화막 및 제2산화막을 각각 일정두께 증착하고 이들을 이방성 식각하여 상기 트렌치 측벽에 적층구조의 스페이서를 형성하는 동시에 상기 스페이서 사이로 상기 트렌치 저부의 반도체기판을 노출시키는 공정과,Depositing a first oxide film, a second nitride film, and a second oxide film on the entire surface including the trenches, and anisotropically etching them to form a spacer having a laminated structure on the sidewalls of the trench, and at the same time, the semiconductor substrate of the trench bottom between the spacers. Exposing it,

상기 스페이서 측벽에 제3산화막을 형성하는 공정과,Forming a third oxide film on the sidewalls of the spacers;

상기 에피층에 불순물을 이온주입하여 소자의 접합 캐패시턴스를 감소시키는 공정을 포함하는 반도체소자의 소자분리막 형성방법.And ion implanting impurities into the epitaxial layer to reduce the junction capacitance of the device.

제 1 항에 있어서, The method of claim 1,

상기 패드산화막은 700 ∼ 800 ℃ 의 온도에서 건식 산화시켜 50 ∼ 100 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.The pad oxide film is dry oxidized at a temperature of 700 to 800 ° C. to form a thickness of 50 to 100 GPa.

제 1 항에 있어서, The method of claim 1,

상기 제1질화막은 1500 ∼ 3000 Å 의 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.And the first nitride film is formed to a thickness of 1500 to 3000 GPa.

제 1 항에 있어서, The method of claim 1,

상기 트렌치는 2500 ∼ 3500 Å 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.The trench is a device isolation film forming method of a semiconductor device, characterized in that to form a depth of 2500 to 3500 Å.

제 1 항에 있어서, The method of claim 1,

상기 제1산화막과 제2질화막은 50 ∼ 100 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.And the first oxide film and the second nitride film are formed to have a thickness of 50 to 100 GPa.

제 1 항에 있어서, The method of claim 1,

상기 제2산화막은 800 ∼1000 Å 두께로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.And the second oxide film is formed to have a thickness of 800 to 1000 Å.

제 1 항에 있어서, The method of claim 1,

상기 에피층은 1000 ∼ 1500 Å 두께만큼 성장시켜 상기 트렌치의 하측을 매립하며 상기 트렌치 상측으로부터 1000 ∼ 2500 Å 트렌치 영역을 남기는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.And the epitaxial layer is grown to a thickness of 1000 to 1500 Å to fill the lower side of the trench and to leave a 1000 to 2500 Å trench region from the upper side of the trench.