KR100940853B1 - 신호 전송 시스템 및 그 신호 전송 방법 - Google Patents

신호 전송 시스템 및 그 신호 전송 방법 Download PDF

Info

Publication number
KR100940853B1
KR100940853B1 KR1020080088669A KR20080088669A KR100940853B1 KR 100940853 B1 KR100940853 B1 KR 100940853B1 KR 1020080088669 A KR1020080088669 A KR 1020080088669A KR 20080088669 A KR20080088669 A KR 20080088669A KR 100940853 B1 KR100940853 B1 KR 100940853B1
Authority
KR
South Korea
Prior art keywords
transmitter
current
input signal
signal
output signal
Prior art date
Application number
KR1020080088669A
Other languages
English (en)
Inventor
김관동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080088669A priority Critical patent/KR100940853B1/ko
Priority to US12/346,977 priority patent/US8195107B2/en
Priority to TW098105567A priority patent/TWI445334B/zh
Application granted granted Critical
Publication of KR100940853B1 publication Critical patent/KR100940853B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/08—Output circuits
    • H03K21/10—Output circuits comprising logic circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computing Systems (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 입력 신호를 드라이빙하여 전송하도록 구성된 송신부; 상기 입력 신호의 천이를 검출하여 상기 송신부의 출력 신호의 전압을 설정시간 동안 증폭시키도록 구성된 프리 앰퍼시스부; PVT(Process/Voltage/Temperature) 변동에 따른 상기 송신부 및 상기 프리 앰퍼시스부의 전류량 변동을 보상하도록 구성된 전류량 보상부; 상기 송신부의 출력 신호를 입력 받도록 구성된 수신부; 및 상기 송신부의 출력 신호를 하이 탭 터미네이션(High Tap Termination) 처리하여 상기 수신부로 전송하기 위한 채널를 구비한다.
Figure R1020080088669
프리 앰퍼시스, 하이 탭 터미네이션

Description

신호 전송 시스템 및 그 신호 전송 방법{SIGNAL TRANSMISSION SYSTEM AND SIGNAL TRANSMISSION METHOD OF THE SAME}
본 발명은 신호 전송 시스템에 관한 것으로서, 특히 고속 신호 전송에 적합한 신호 전송 시스템 및 그 신호 전송 방법에 관한 것이다.
종래의 기술에 따른 신호 전송 시스템은 신호 전송의 고속화를 위하여 터미네이션 스킴(Termination Scheme)이 적용되고 있다.
상기 터미네이션 스킴은 센터 탭 터미네이션(Center Tap Termination)과 하이 탭 터미네이션(High Tap Termination)으로 구분할 수 있다.
상기 센터 탭 터미네이션은 전송할 신호의 레벨을 전원전압의 절반에 해당하는 전압 레벨을 기준으로 일정한 레벨만큼 증가 또는 감소시키는 방식이며, 상기 하이 탭 터미네이션은 전송할 신호의 레벨을 전원전압을 기준으로 일정한 레벨 만큼 감소시키는 방식이다.
도 1은 종래의 기술에 따른 센터 탭 터미네이션 방식이 적용된 신호 전송 시스템의 회로도이다.
종래의 기술에 따른 센터 탭 터미네이션 방식이 적용된 신호 전송 시스템은 도 1에 도시된 바와 같이, 송신부(TX)가 채널(10)을 통해 수신부(RX)와 연결되어 있으며, 채널(10)과 전원단 그리고 채널(10)과 접지단 사이에 각각 터미네이션 저항(RT)이 연결되어 있다.
상기 채널(10)과 전원단 그리고 채널(10)과 접지단 사이에 각각 연결된 터미네이션 저항(RT)에 의해 센터 탭 터미네이션이 이루어진다.
도 2는 종래의 기술에 따른 하이 탭 터미네이션 방식이 적용된 신호 전송 시스템의 회로도이다.
종래의 기술에 따른 하이 탭 터미네이션 방식이 적용된 신호 전송 시스템은 도 2에 도시된 바와 같이, 송신부(TX)가 채널(20)을 통해 수신부(RX)와 연결되어 있으며, 채널(20)과 전원단 사이에만 터미네이션 저항(RT)이 연결되어 있다.
상기 채널(20)과 전원단 사이에 연결된 터미네이션 저항(RT)에 의해 하이 탭 터미네이션이 이루어진다.
상기 송신부(TX)와 수신부(RX)의 신호 전송 경로로 사용되는 채널은 신호 전송 특성을 저하시키는 로우 패스 필터링(Low Pass Filtering) 효과를 유발하고 있다.
상기 로우 패스 필터링 효과는 신호 전송의 고속화에 따라 채널이 로우 패스 필터(Low Pass Filter)로 작용하여 전송 신호의 슬루 레이트(Slew Rate)를 감소시키고 전송 신호의 고주파 성분을 약화시킴으로써 결국, 신호의 지터(Jitter) 성분을 증가시키는 것이다.
종래의 기술에 따른 신호 전송 시스템은 상술한 채널의 로우 패스 필터링 효 과를 보상할 수 없으므로 신호 전송 효율이 저하되는 문제점이 있다.
본 발명은 신호 전송 효율을 향상시킬 수 있도록 한 신호 전송 시스템 및 그 신호 전송 방법을 제공함에 그 목적이 있다.
본 발명에 따른 신호 전송 시스템은 입력 신호를 드라이빙하여 전송하도록 구성된 송신부; 상기 입력 신호의 천이를 검출하여 상기 송신부의 출력 신호의 전압을 설정시간 동안 증폭시키도록 구성된 프리 앰퍼시스부; PVT(Process/Voltage/Temperature) 변동에 따른 상기 송신부 및 상기 프리 앰퍼시스부의 전류량 변동을 보상하도록 구성된 전류량 보상부; 및 상기 송신부의 출력 신호를 입력 받도록 구성된 수신부를 구비함을 특징으로 한다.
삭제
본 발명에 따른 신호 전송 시스템의 신호 전송 방법은 송신단과 수신단이 채널을 통해 연결되고, 상기 채널이 상기 송신단의 출력 신호를 하이 탭 터미네이션(High Tap Termination) 처리하도록 구성된 신호 전송 시스템의 신호 전송 방법으로서, 상기 송신단에 입력된 입력 신호의 천이를 검출하고, 상기 입력 신호의 천이가 검출되면 상기 출력 신호의 전압 레벨을 설정시간 동안 증폭시킴을 특징으로 한다.
본 발명에 따른 신호 전송 시스템 및 그 신호 전송 방법은 하이 탭 터미네이션 방식에 프리 앰퍼시스를 적용하여 신호 전송 효율을 향상시킬 수 있으므로 신호의 고속 전송 성능을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 신호 전송 시스템 및 그 신호 전송 방법의 바람직한 실시예를 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 하이 탭 터미네이션 방식의 신호 전송 시스템의 회로도이다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 실시예는 하이 탭 터미네이션 방식의 신호 전송 시스템에서 프리 앰퍼시스 기능을 수행함과 더불어, 프리 앰퍼시스 기능 수행을 포함한 신호 전송시 발생되는 전류량이 PVT(Process/Voltage/Temperature)에 대응하여 일정하게 유지될 수 있도록 한 것이다.
본 발명에 따른 신호 전송 시스템(200)은 도 3에 도시된 바와 같이, 송신부(TX), 프리 앰퍼시스부(110), 채널(120), 전류량 보상부(130) 및 수신부(RX)를 구비한다.
본 발명에 따른 신호 전송 시스템은 상기 채널(120)과 전원단 사이에 연결된 터미네이션 저항(RT)에 의해 하이 탭 터미네이션 구조를 이루게 된다.
상기 송신부(TX)는 인버터(IV), 제 1 및 제 2 트랜지스터(MP11, MN11)를 구비한다. 상기 인버터(IV)는 입력 신호(PRBS)를 입력 받는다. 상기 제 1 및 제 2 트랜지스터(MP11, MN11)는 게이트에 상기 인버터(IV)의 출력 신호를 공통 입력 받고, 서로의 드레인이 연결된다. 상기 제 1 트랜지스터(MP11)의 소오스에 전원단이 연결된다. 상기 제 2 트랜지스터(MN11)의 소오스에 접지단이 연결된다. 상기 제 2 트랜지스터(MN11)에서 접지단에 이르는 전류 경로를 제 1 전류 경로라 한다.
본 발명의 입력 신호(PRBS)는 입력 신호 패턴의 한 종류로서 수도 랜덤 비트 시퀀스(Pseudo Random Bit Sequence: PRBS)를 사용한 예를 든 것이다.
상기 프리 앰퍼시스부(110)는 지연소자(DLY), XOR 로직(XOR) 및 제 3 트랜지스터(MN21)를 구비한다. 상기 지연소자(DLY)는 상기 인버터(IV)의 출력 신호를 입력 받는다. 상기 XOR 로직(XOR)은 상기 지연소자(DLY)의 출력 신호와 상기 인버터(IV)의 출력 신호를 입력 받는다. 상기 제 3 트랜지스터(MN21)는 드레인이 상기 제 2 트랜지스터(MN11)의 소오스와 연결되고, 소오스가 접지단과 연결되며, 게이트에 상기 XOR 로직(XOR)의 출력 신호를 입력 받는다. 상기 송신부(TX)의 제 2 트랜지스터(MN11)의 소오스에서 제 3 트랜지스터(MN21)를 경유하여 접지단에 이르는 전류 경로를 제 2 전류 경로라 한다.
상기 프리 앰퍼시스부(110)는 입력 신호(PRBS)가 하이 레벨에서 로우 레벨로 천이되면, 제 3 트랜지스터(MN21)의 동작에 따라 상기 송신부(TX)의 전류량을 설정시간 즉, 지연소자(DLY)의 지연시간 동안 증가시킴으로써 상기 송신부(TX)의 출력 신호의 전압을 증폭시키는 프리 앰퍼시스 동작을 수행하도록 구성된다.
상기 전류량 보상부(130)는 PVT 변동에 상관없이 상기 제 2 트랜지스터(MN11) 및 제 3 트랜지스터(MN21)를 통해 흐르는 전류량이 일정하게 유지될 수 있도록 구성된 것이다.
상기 전류량 보상부(130)는 전류원(IS) 및 커런트 미터(131)를 구비한다.
상기 전류원(IS)은 PVT 변동에 상관없이 일정한 전류를 공급할 수 있도록 한 구성으로서, 신호 전송 시스템 내부 또는 외부의 밴드 갭(Band Gap) 회로를 이용하여 구현할 수 있다.
상기 커런트 미러(131)는 제 4 내지 제 6 트랜지스터(MN31 ~ MN33)를 구비한다. 상기 제 4 트랜지스터(MN31)는 드레인이 상기 전류원(IS)과 연결되고, 게이트가 드레인과 연결되며 소오스가 접지단과 연결된다. 상기 제 5 트랜지스터(MN32)는 소오스가 접지단과 연결되고 드레인이 상기 송신부(TX)의 제 2 트랜지스터(MN11)의 소오스와 연결된다. 상기 제 6 트랜지스터(MN33)는 소오스가 접지단과 연결되고 드레인이 상기 프리 앰퍼시스부(110)의 제 3 트랜지스터(MN21)의 소오스와 연결된다. 상기 제 4 내지 제 6 트랜지스터(MN31 ~ MN33)의 게이트는 공통 연결된다.
이와 같이 구성된 본 발명의 실시예에 따른 신호 전송 시스템의 동작을 설명하면 다음과 같다.
먼저, 입력 신호(PRBS)가 하이 레벨인 경우, 제 1 노드(An)가 로우 레벨이 되므로 제 1 트랜지스터(MP11)가 턴 온 된다.
수신부(RX)의 제 3 노드(NRX)의 전압 레벨은 상기 제 1 트랜지스터(MP11)와 터미네이션 저항(RT)에 의해 전원단의 전압 레벨까지 상승하게 된다.
한편, 입력 신호(PRBS)가 로우 레벨로 천이된 경우, 제 1 노드(An)는 하이 레벨이 되고 제 2 노드(An-1)는 로우 레벨을 유지하고 있다.
제 1 노드(An)가 하이 레벨이므로 제 1 트랜지스터(MP11)는 턴 오프 되고, 제 2 트랜지스터(MN11)가 턴 온 된다.
제 1 노드(An)가 하이 레벨이고 제 2 노드(An-1)는 로우 레벨이므로 XOR 로직(XOR)은 하이 레벨 신호를 출력한다.
XOR 로직(XOR)의 출력 신호 레벨이 하이 레벨이므로 제 3 트랜지스터(MN21)가 턴 온 된다.
제 3 노드(NRX)의 전압 레벨은 상기 제 2 트랜지스터(MN11)와 제 5 트랜지스터(MN32), 제 3 트랜지스터(MN21)와 제 6 트랜지스터(MN33) 및 터미네이션 저항(RT)을 통해 흐르는 총 전류량에 비례하여 강하된다.
동일한 입력 신호(PRBS) 천이가 발생한다는 가정하에 도 2에 도시된 종래기술과 비교하면, 제 3 트랜지스터(MN21)와 제 6 트랜지스터(MN33)에 의한 추가적인 전류량이 발생되므로 도 2에 도시된 종래의 기술에 비해 전압 강하폭이 커지게 된다.
이후, 입력 신호(PRBS)가 로우 레벨을 계속 유지하는 경우, 상기 제 2 노드(An-1)는 지연소자(DLY)의 지연시간 이후 하이 레벨로 천이된다.
따라서 XOR 로직(XOR)의 출력 신호의 레벨은 입력 신호(PRBS)가 하이 레벨에 서 로우 레벨로 천이된 시점부터 하이 레벨을 유지하다가 상기 지연소자(DLY)의 지연시간 이후 로우 레벨로 천이된다.
XOR 로직(XOR)의 출력 신호 레벨이 로우 레벨이므로 제 3 트랜지스터(MN21)가 턴 오프 된다.
제 3 노드(NRX)의 전압 레벨은 상기 제 2 트랜지스터(MN11)와 제 5 트랜지스터(MN32) 및 터미네이션 저항(RT)을 통해 흐르는 총 전류량에 비례하는 레벨이 된다. 즉, 제 2 트랜지스터(MN11)와 제 5 트랜지스터(MN32), 제 3 트랜지스터(MN21)와 제 6 트랜지스터(MN33) 및 터미네이션 저항(RT)을 통해 흐르는 총 전류량에 비례하여 강하된 레벨에 비해 상승하게 된다.
상술한 바와 같이, 본 발명은 하이 레벨에서 로우 레벨로 천이되는 입력 신호(PRBS) 즉, 고주파 신호 성분의 전압 강하 폭을 상기 지연소자(DLY)의 지연시간만큼 일시적으로 증가시키는 프리 앰퍼시스를 수행할 수 있다. 또한 입력 신호 전송 과정에서의 전류가 전류량 보상부(130)에 의해 PVT 변동에 상관없이 일정한 비율로 유지되므로 전송 신호의 레벨을 안정화시킬 수 있다.
따라서 채널의 로우 패스 필터링 효과에 따른 고주파 신호 성분의 손실을 방지함은 물론이고, 전류량을 일정하게 제어함으로써 신호 전송 효율을 향상시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이 해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 종래의 기술에 따른 센터 탭 터미네이션 방식이 적용된 신호 전송 시스템의 회로도,
도 2는 종래의 기술에 따른 하이 탭 터미네이션 방식이 적용된 신호 전송 시스템의 회로도,
도 3은 본 발명의 실시예에 따른 하이 탭 터미네이션 방식의 신호 전송 시스템의 회로도이다.
삭제
< 도면의 주요 부분에 대한 부호의 설명 >
TX: 송신부 RX: 수신부
110: 프리 앰퍼시스부 DLY: 지연소자
120: 채널 130: 전류량 보상부
131: 커런트 미러 IS: 전류원

Claims (16)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 입력 신호를 드라이빙하여 전송하도록 구성된 송신부;
    상기 입력 신호의 천이를 검출하여 상기 송신부의 출력 신호의 전압을 설정시간 동안 증폭시키도록 구성된 프리 앰퍼시스부;
    PVT(Process/Voltage/Temperature) 변동에 따른 상기 송신부 및 상기 프리 앰퍼시스부의 전류량 변동을 보상하도록 구성된 전류량 보상부;
    상기 송신부의 출력 신호를 입력 받도록 구성된 수신부; 및
    상기 송신부의 출력 신호를 하이 탭 터미네이션(High Tap Termination) 처리하여 상기 수신부로 전송하기 위한 채널을 구비하는 신호 전송 시스템.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 프리 앰퍼시스부는
    상기 입력 신호가 하이 레벨에서 로우 레벨로 천이되는 것을 검출하여 상기 송신부의 출력 신호의 전압을 상기 설정시간 동안 증폭시키도록 구성된 것을 특징으로 하는 신호 전송 시스템.
  10. 제 9 항에 있어서,
    상기 프리 앰퍼시스부는
    상기 입력 신호가 하이 레벨에서 로우 레벨로 천이되면 상기 송신부의 전류량을 상기 설정시간 동안 증가시키도록 구성됨을 특징으로 하는 신호 전송 시스템.
  11. 제 10 항에 있어서,
    상기 송신부는 상기 입력 신호에 따라 개방되도록 구성된 제 1 전류 경로를 구비하고,
    상기 프리 앰퍼시스부는
    상기 입력 신호를 상기 설정시간 동안 지연시키도록 구성된 지연소자,
    상기 입력 신호와 상기 지연소자의 출력 신호를 XOR 연산하도록 구성된 XOR 로직, 및
    상기 제 1 전류 경로와 연결되고 상기 XOR 로직의 출력에 따라 개방되도록 구성된 제 2 전류 경로를 구비하는 것을 특징으로 하는 신호 전송 시스템.
  12. 제 7 항에 있어서,
    상기 전류량 보상부는
    전류량이 일정한 전류원을 이용하여 상기 송신부 및 상기 프리 앰퍼시스부의 전류량을 설정 비율로 일정하게 유지시키도록 구성됨을 특징으로 하는 신호 전송 시스템.
  13. 제 12 항에 있어서,
    상기 전류량 보상부는
    상기 전류원, 및
    상기 전류원의 전류를 변환한 제어 전압에 따라 상기 송신부의 전류량과 상기 프리 앰퍼시스부의 전류량을 상기 설정 비율로 일정하게 유지시키도록 구성된 커런트 미러를 구비하는 것을 특징으로 하는 신호 전송 시스템.
  14. 송신단과 수신단이 채널을 통해 연결되고, 상기 채널이 상기 송신단의 출력 신호를 하이 탭 터미네이션(High Tap Termination) 처리하도록 구성된 신호 전송 시스템의 신호 전송 방법으로서,
    상기 송신단에 입력된 입력 신호의 천이를 검출하고, 상기 입력 신호의 천이가 검출되면 상기 출력 신호의 전압 레벨을 설정시간 동안 증폭시키는 신호 전송 시스템의 신호 전송 방법.
  15. 제 14 항에 있어서,
    상기 입력 신호의 천이 검출은 입력 신호의 논리 레벨이 하이 레벨에서 로우 레벨로 천이하는 것을 검출하여 이루어짐을 특징으로 하는 신호 전송 시스템의 신호 전송 방법.
  16. 제 15 항에 있어서,
    상기 출력 신호의 전압 레벨을 설정시간 동안 증폭시키는 것은 상기 송신단의 전류량을 상기 설정시간 동안 증가시켜 이루어짐을 특징으로 하는 신호 전송 시스템의 신호 전송 방법.
KR1020080088669A 2008-09-09 2008-09-09 신호 전송 시스템 및 그 신호 전송 방법 KR100940853B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080088669A KR100940853B1 (ko) 2008-09-09 2008-09-09 신호 전송 시스템 및 그 신호 전송 방법
US12/346,977 US8195107B2 (en) 2008-09-09 2008-12-31 Signal transmission system and signal transmission method thereof
TW098105567A TWI445334B (zh) 2008-09-09 2009-02-20 信號傳輸系統及其信號傳輸方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080088669A KR100940853B1 (ko) 2008-09-09 2008-09-09 신호 전송 시스템 및 그 신호 전송 방법

Publications (1)

Publication Number Publication Date
KR100940853B1 true KR100940853B1 (ko) 2010-02-09

Family

ID=41799716

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080088669A KR100940853B1 (ko) 2008-09-09 2008-09-09 신호 전송 시스템 및 그 신호 전송 방법

Country Status (3)

Country Link
US (1) US8195107B2 (ko)
KR (1) KR100940853B1 (ko)
TW (1) TWI445334B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9690306B2 (en) 2013-11-01 2017-06-27 Blackberry Limited Display interface temperature compensation
US11735264B2 (en) * 2018-11-20 2023-08-22 National University Corporation Shizuoka University Drive circuit and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060038759A (ko) * 2004-11-01 2006-05-04 주식회사 하이닉스반도체 저전력 파워 소모를 갖는 반도체메모리소자
KR100670685B1 (ko) 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 출력 드라이버

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6745268B1 (en) * 2000-08-11 2004-06-01 Micron Technology, Lnc. Capacitive multidrop bus compensation
US6704818B1 (en) 2000-12-29 2004-03-09 Intel Corporation Voltage-mode driver with pre-emphasis, slew-rate control and source termination
US7203243B2 (en) * 2003-03-10 2007-04-10 Acuid Corporation (Guernsey) Limited Line driver with reduced power consumption
US7092312B2 (en) 2004-08-03 2006-08-15 Micron Technology, Inc. Pre-emphasis for strobe signals in memory device
KR100666177B1 (ko) * 2005-09-30 2007-01-09 삼성전자주식회사 모드 레지스터 셋트를 이용하여 초기강화 드라이버의 임피던스 및 강도를 제어하는 출력 드라이버
TWI299616B (en) * 2005-12-16 2008-08-01 Via Tech Inc Transmitter and transmission circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060038759A (ko) * 2004-11-01 2006-05-04 주식회사 하이닉스반도체 저전력 파워 소모를 갖는 반도체메모리소자
KR100670685B1 (ko) 2005-03-31 2007-01-17 주식회사 하이닉스반도체 반도체 소자의 출력 드라이버

Also Published As

Publication number Publication date
TWI445334B (zh) 2014-07-11
US20100062720A1 (en) 2010-03-11
TW201012101A (en) 2010-03-16
US8195107B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
KR102003926B1 (ko) 디엠퍼시스 버퍼 회로
US9240784B2 (en) Single-ended configurable multi-mode driver
US7733128B2 (en) Transmitting apparatus
US6665351B2 (en) Circuit and method for providing a digital data signal with pre-distortion
JP5410318B2 (ja) 出力ドライバ回路
US7787526B2 (en) Circuits and methods for a multi-differential embedded-clock channel
KR100995656B1 (ko) 리시버 회로
US9608845B2 (en) Transmit apparatus and method
JP2006311551A (ja) 差動電流駆動方式の送信システム
US7920014B2 (en) Semiconductor integrated circuit device
KR100940853B1 (ko) 신호 전송 시스템 및 그 신호 전송 방법
US7977989B2 (en) Method and apparatus for detecting and adjusting characteristics of a signal
CA2654553C (en) Tri-stated driver for bandwidth-limited load
JP2003204291A (ja) 通信システム
KR20140002180A (ko) 리시버 회로
KR20080017973A (ko) 데이터 전송회로 및 그 방법
JP5001385B2 (ja) プリエンファシス回路
US20040263253A1 (en) Apparatus, amplifier, system and method for receiver equalization
Song et al. 26.5 An 8-to-16Gb/s 0.65-to-1.05 pJ/b 2-tap impedance-modulated voltage-mode transmitter with fast power-state transitioning in 65nm CMOS
KR102624455B1 (ko) 구동 회로 및 이를 포함하는 광 송신기
US8253461B2 (en) Waveform equalization circuit with pulse width modulation
KR20070073300A (ko) 프리 엠퍼시스 장치
KR101315852B1 (ko) 데이터 통신용 송신기
KR100873626B1 (ko) 반도체 집적회로의 데이터 리시버
JP2019114944A (ja) 送信回路及び該送信回路の制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 11