KR100937811B1 - Flash memory device and manufacturing method thereof - Google Patents

Flash memory device and manufacturing method thereof Download PDF

Info

Publication number
KR100937811B1
KR100937811B1 KR1020070122649A KR20070122649A KR100937811B1 KR 100937811 B1 KR100937811 B1 KR 100937811B1 KR 1020070122649 A KR1020070122649 A KR 1020070122649A KR 20070122649 A KR20070122649 A KR 20070122649A KR 100937811 B1 KR100937811 B1 KR 100937811B1
Authority
KR
South Korea
Prior art keywords
trap
nitride film
flash memory
manufacturing
memory device
Prior art date
Application number
KR1020070122649A
Other languages
Korean (ko)
Other versions
KR20090055820A (en
Inventor
김충배
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070122649A priority Critical patent/KR100937811B1/en
Publication of KR20090055820A publication Critical patent/KR20090055820A/en
Application granted granted Critical
Publication of KR100937811B1 publication Critical patent/KR100937811B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes

Abstract

본 발명은 반도체 기판 상에 형성된 터널 절연막; 터널 절연막 상에 형성된 제1 질화막; 제1 질화막 상에 불연속적으로 형성되어 전하를 저장하는 트랩 패턴들; 트랩 패턴들을 포함하는 제1 질화막 상에 형성된 제2 질화막; 제2 질화막 상에 형성된 절연막; 및 절연막 상에 형성된 게이트 전극을 포함하는 플래시 메모리 소자 및 그 제조 방법에 관한 것이다.The present invention is a tunnel insulating film formed on a semiconductor substrate; A first nitride film formed on the tunnel insulating film; Trap patterns formed on the first nitride film discontinuously to store charge; A second nitride film formed on the first nitride film including trap patterns; An insulating film formed on the second nitride film; And a gate electrode formed on the insulating film, and a method of manufacturing the same.

터널 절연막 결함, 트랩 전하 손실, 불연속 트랩 패턴 Tunnel insulation defects, trap charge loss, discrete trap patterns

Description

플래시 메모리 소자 및 그 제조 방법{Flash memory device and manufacturing method thereof}Flash memory device and manufacturing method thereof

본 발명은 플래시 메모리 소자 및 그 제조 방법에 관한 것으로, 특히 누설 전하에 의해 메모리 셀에 저장된 데이터가 변경 또는 삭제되는 것을 방지할 수 있는 플래시 메모리 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flash memory device and a method of manufacturing the same, and more particularly, to a flash memory device and a method of manufacturing the same, which can prevent data stored in a memory cell from being changed or deleted due to leakage charges.

플래시 메모리 소자는 전원이 끊어지더라도 저장된 데이터가 소멸하지 않는 비휘발성 메모리 소자(non-volatile memory device)이다. 플래시 메모리 소자는 일반적으로 낸드형(NAND type)과 노아형(NOR type)으로 나누어진다. 이들 중 낸드 플래시 메모리 소자는 노아 플래시 메모리 소자에 비해 고집적화가 유리하고 제조 단가가 저렴하여 활발히 개발되고 있다.Flash memory devices are non-volatile memory devices that do not lose their stored data even when their power supplies are interrupted. Flash memory devices are generally divided into NAND type and NOR type. Among these, NAND flash memory devices are actively developed due to advantages of higher integration and lower manufacturing cost than Noah flash memory devices.

낸드 플래시 소자의 대표적인 예로 플로팅 게이트(floating gate)형 메모리와 전하 트랩(Charge trap)형 메모리가 있다. Representative examples of NAND flash devices include a floating gate type memory and a charge trap type memory.

플로팅 게이트형 메모리는 반도체 기판 상에 형성되는 터널 절연막, 플로팅 게이트, 유전체막 및 콘트롤 게이트를 포함하며, 도전막으로 형성된 플로팅 게이트 내에 전하를 축적하여 데이터를 기억한다. 이러한 플로팅 게이트형 메모리는 연속적인 전하 저장층을 포함하므로 터널 절연막의 국지적인 결함에 의해서 플로팅 게이트에 저장된 전체 전하가 누설된다. 전체 전하가 누설되면, 소자의 동작에 필요한 안정적인 동작 전압이 확보되지 않아 소자의 특성이 저하된다. 또한, 소자에 저장된 데이터가 변경 또는 삭제될 수 있다.The floating gate type memory includes a tunnel insulating film, a floating gate, a dielectric film, and a control gate formed on a semiconductor substrate, and stores data by accumulating charge in the floating gate formed of a conductive film. Since the floating gate type memory includes a continuous charge storage layer, the entire charge stored in the floating gate is leaked by a local defect of the tunnel insulation layer. When the total charge is leaked, a stable operating voltage necessary for the operation of the device is not secured and the characteristics of the device are degraded. In addition, data stored in the device may be changed or deleted.

전하 트랩형 메모리는 콘트롤 게이트와 터널 절연막 사이에 전하를 트랩할 수 있는 전하 트랩 절연막을 형성함으로써 전하 트랩 절연막에 전하를 축적하여 데이터를 기억한다. 전하 트랩 절연막에 트랩된 전하는 이동이 자유롭지 못하여 터널 절연막의 결함에 대하여 영향을 덜 받게 된다. 그러나, 전하 트랩형 메모리에서도 전하를 트랩하는 구조가 연속적인 상태가 된 경우, 터널 절연막의 결함부를 통해 다량의 전하가 손실될 수 있다. 다량의 전하가 손실되면, 소자의 동작에 필요한 안정적인 동작 전압이 확보되지 않아 소자의 특성이 저하된다. 또한, 소자에 저장된 데이터가 변경 또는 삭제될 수 있다.The charge trap type memory stores charge data by accumulating charge in the charge trap insulating film by forming a charge trap insulating film capable of trapping charge between the control gate and the tunnel insulating film. Charges trapped in the charge trap insulating film are not free to move, and thus are less affected by defects in the tunnel insulating film. However, even in the charge trapping memory, when the structure for trapping charges is in a continuous state, a large amount of charge may be lost through the defective portion of the tunnel insulating film. When a large amount of electric charge is lost, stable operating voltages necessary for the operation of the device are not secured, thereby degrading the device characteristics. In addition, data stored in the device may be changed or deleted.

본 발명은 전하가 저장되는 층을 다수의 트랩 패턴들로 형성하여 누설 전하에 의해 메모리 셀에 저장된 데이터가 변경 또는 삭제되는 것을 방지할 수 있는 플래시 메모리 소자 및 그 제조 방법을 제공함에 있다.The present invention provides a flash memory device capable of forming a layer in which charge is stored into a plurality of trap patterns, thereby preventing the data stored in a memory cell from being changed or erased by leakage charges, and a method of manufacturing the same.

본 발명에 따른 플래시 메모리 소자는 반도체 기판 상에 형성된 터널 절연막; 터널 절연막 상에 형성된 제1 질화막; 제1 질화막 상에 불연속적으로 형성되어 전하를 저장하는 트랩 패턴들; 트랩 패턴들을 포함하는 제1 질화막 상에 형성된 제2 질화막; 제2 질화막 상에 형성된 절연막; 및 절연막 상에 형성된 게이트 전극을 포함한다.A flash memory device according to the present invention includes a tunnel insulating film formed on a semiconductor substrate; A first nitride film formed on the tunnel insulating film; Trap patterns formed on the first nitride film discontinuously to store charge; A second nitride film formed on the first nitride film including trap patterns; An insulating film formed on the second nitride film; And a gate electrode formed on the insulating film.

본 발명에 따른 플래시 메모리 소자의 제조 방법은 반도체 기판 상에 터널 절연막을 형성하는 단계; 터널 절연막 상에 제1 질화막을 형성하는 단계; 제1 질화막 상에 트랩 패턴용 물질을 증착하는 단계; 트랩 패턴용 물질 상에 극소 분말을 고착시키는 단계; 극소 분말을 마스크로 트랩 패턴용 물질을 식각하여 제1 질화막 상에 불연속적으로 배열된 트랩 패턴들을 형성하는 단계; 트랩 패턴들을 포함하는 제1 질화막 상에 제2 질화막을 형성하는 단계; 제2 질화막 상에 절연막을 형성하는 단계; 절연막 상에 게이트 전극용 도전 물질을 형성하는 단계; 및 게이트 전극용 도전 물질, 절연막, 제2 질화막 트랩 패턴들 및 제1 질화막을 패터닝하여 게이트 패턴을 형성하는 단계를 포함한다.A method of manufacturing a flash memory device according to the present invention includes forming a tunnel insulating film on a semiconductor substrate; Forming a first nitride film on the tunnel insulating film; Depositing a material for a trap pattern on the first nitride film; Adhering the micropowder onto the material for the trap pattern; Etching the trap pattern material using a micro powder as a mask to form discontinuously arranged trap patterns on the first nitride film; Forming a second nitride film on the first nitride film including the trap patterns; Forming an insulating film on the second nitride film; Forming a conductive material for a gate electrode on the insulating film; And patterning the conductive material for the gate electrode, the insulating film, the second nitride film trap patterns, and the first nitride film to form a gate pattern.

제1 질화막은 10Å 내지 50Å 두께로 형성된다.The first nitride film is formed to a thickness of 10 GPa to 50 GPa.

트랩 패턴은 10Å 내지 50Å 두께로 형성된다.The trap pattern is formed to a thickness of 10 ms to 50 ms.

트랩 패턴들을 형성하는 단계는 제1 질화막 상에 트랩 패턴용 물질을 증착하는 단계; 트랩 패턴용 물질 상에 극소 분말을 도포하는 단계; 극소 분말을 상기 트랩 패턴용 물질 상에 고착시키는 단계; 및 극소 분말을 마스크로 상기 트랩 패턴용 물질을 식각하는 단계를 포함한다.Forming the trap patterns includes depositing a material for the trap pattern on the first nitride film; Applying a micropowder on the material for the trap pattern; Adhering very little powder onto the material for the trap pattern; And etching the material for the trap pattern using a micro powder as a mask.

극소 분말의 직경은 5Å 내지 50Å이다The fine powder has a diameter of 5 kPa to 50 kPa

극소 분말은 유기물을 포함한다.Micropowders contain organic matter.

유기물은 플러렌(fullerene : C60)을 포함한다.Organics include fullerenes (C 60 ).

극소 분말은 무기물을 포함한다.Micropowders contain minerals.

무기물은 실리콘 산화물, 금속 산화물 중 어느 하나를 포함한다.The inorganic substance includes any one of silicon oxide and metal oxide.

트랩 패턴은 절연물질을 포함한다.The trap pattern includes an insulating material.

절연물질은 실리콘 리치 질화물 및 금속 산화물을 중 어느 하나를 포함한다.The insulating material includes any one of silicon rich nitride and metal oxide.

트랩 패턴은 도전성 물질을 포함한다.The trap pattern includes a conductive material.

도전성 물질은 폴리 실리콘 및 금속 중 어느 하나를 포함한다.The conductive material includes any of polysilicon and metal.

본 발명은 전하 저장층을 불연속적으로 배열된 다수의 트랩 패턴들로 형성함으로써 전하들이 트랩 패턴들에 트랩될 수 있게 한다. 이에 따라 본 발명은 어느 하나의 트랩 패턴에 트랩된 전하들이 터널 절연막의 결함부를 통해 손실되더라도 나머지 트랩 패턴에 트랩된 전하들이 보전되므로 과도한 전하의 손실을 막아 소자의 동작 안정성을 개선할 수 있다.The present invention allows charges to be trapped in the trap patterns by forming the charge storage layer into a plurality of trap patterns arranged discontinuously. Accordingly, even if the charge trapped in any one trap pattern is lost through the defective portion of the tunnel insulating film, the trapped charges are retained in the remaining trap pattern, thereby preventing excessive charge loss and improving the operation stability of the device.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various forms, and only the present embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information.

도 1a 내지 도 1f는 본 발명에 따른 플래시 메모리 소자의 제조 방법을 단계적으로 설명하기 위한 단면도들이다.1A to 1F are cross-sectional views for explaining a method of manufacturing a flash memory device according to an exemplary embodiment of the present invention.

도 1a를 참조하면, 반도체 기판(101) 상에 터널 절연막(103) 및 제1 질화막(105)을 형성한다. 터널 절연막(103) 및 제1 질화막(105)의 형성 전에는 소자 분리막이 형성될 수 있다.Referring to FIG. 1A, a tunnel insulating film 103 and a first nitride film 105 are formed on a semiconductor substrate 101. An element isolation layer may be formed before the tunnel insulating layer 103 and the first nitride layer 105 are formed.

제1 질화막(105)은 후속 공정에서 형성되는 트랩 패턴들에 트랩되는 전하들이 터널 절연막(103)을 통해 손실되는 것을 방지하기 위하여 즉, 누설 전류를 최소화하기 위하여 형성된다. 제1 질화막(105)은 반도체 메모리 셀의 턴-온 전압이 높아지는 것을 방지하기 위해 10Å 내지 50Å의 두께로 형성되는 것이 바람직하다.The first nitride film 105 is formed to prevent the charges trapped in the trap patterns formed in the subsequent process from being lost through the tunnel insulating film 103, that is, to minimize the leakage current. In order to prevent the turn-on voltage of the semiconductor memory cell from increasing, the first nitride film 105 may be formed to have a thickness of 10 kV to 50 kV.

도 1b를 참조하면, 제1 질화막(105) 상에 트랩 패턴용 물질(107)을 증착한다. 트랩 패턴용 물질(107)은 트랩 사이트(trap site)를 제공할 수 있는 절연 물 질 또는 도전 물질로 형성된다. 절연 물질은 실리콘 리치 질화물(silicon rich nitride) 및 금속 산화물 중 어느 하나를 포함한다. 도전 물질은 폴리 실리콘 및 금속 중 어느 하나를 포함한다.Referring to FIG. 1B, a material 107 for a trap pattern is deposited on the first nitride layer 105. The trap pattern material 107 is formed of an insulating material or a conductive material capable of providing a trap site. The insulating material includes any one of silicon rich nitride and metal oxide. The conductive material includes any of polysilicon and metal.

도 1c를 참조하면, 트랩 패턴용 물질(107) 상에 스프레이 방법이나 스퍼터링 방법으로 극소 분말(109)이 도포된다. 극소 분말(109)은 트랩 패턴용 물질(107)과 다른 식각 특성을 가지는 유기물 또는 무기물을 포함한다. 유기물은 플러렌(fullerene : C60)을 포함하고, 무기물은 실리콘 산화물(SiO2) 및 금속 산화물 중 어느 하나를 포함한다. 이와 같이 스프레이 방법이나 스퍼터링 방법으로 도포된 극소 분말(109)은 트랩 패턴용 물질(107) 상에 불연속적으로 도포된다. 이 후, 열을 가하는 방법이나 화학적인 방법으로 극소 분말(109)을 트랩 패턴용 물질(107) 상에 고착화시킨다. 극소 분말(109)의 직경은 하나의 셀에 다수의 트랩 패턴들이 형성될 수 있도록 5Å내지 50Å인 것이 바람직하다.Referring to FIG. 1C, the micro powder 109 is applied on the trap pattern material 107 by a spray method or a sputtering method. The micro powder 109 includes an organic or inorganic material having an etching characteristic different from that of the trap pattern material 107. The organic material includes fullerene (C 60 ), and the inorganic material includes any one of silicon oxide (SiO 2 ) and metal oxide. Thus, the micro powder 109 applied by the spray method or the sputtering method is applied discontinuously on the material 107 for the trap pattern. Thereafter, the micro powder 109 is fixed on the trap pattern material 107 by a method of applying heat or a chemical method. The diameter of the micropowder 109 is preferably 5 mm to 50 mm so that a plurality of trap patterns can be formed in one cell.

도 1d를 참조하면, 극소 분말(109)을 마스크로 트랩 패턴용 물질을 식각하여 터널 절연막(105) 상에 트랩 패턴(107a)들을 형성한다. 식각 방법은 극소 분말(109)의 재질 및 트랩 패턴용 물질의 재질에 따라 건식 식각 또는 습식 식각 중 하나가 선택된다. 이 후, 트랩 패턴(107a)들 상부에 존재하는 극소 분말(109)을 제거한다. 이 때, 트랩 패턴(107a)들은 각각 분리되어 불연속적으로 분포한다. 이러한 트랩 패턴(107a)은 반도체 메모리 셀이 효율적인 동작 전압에 의해 동작할 수 있도록 10Å내지 50Å의 두께로 형성되는 것이 바람직하다.Referring to FIG. 1D, the trap pattern 107a is formed on the tunnel insulating layer 105 by etching the material for the trap pattern using the micro powder 109 as a mask. In the etching method, one of dry etching or wet etching is selected according to the material of the micro powder 109 and the material of the trap pattern material. Thereafter, the micro powder 109 existing on the trap patterns 107a is removed. At this time, the trap patterns 107a are separated and distributed discontinuously. Such a trap pattern 107a is preferably formed to a thickness of 10 to 50 kHz so that the semiconductor memory cell can be operated by an efficient operating voltage.

도 1e를 참조하면, 트랩 패턴(107a)들 상에 제2 질화막(108), 절연막(111) 및 게이트 전극용 물질층(113)을 형성한다. 제2 질화막(108)은 제1 질화막(105)과 마찬가지로 트랩 패턴(107a)들에 트랩된 전하가 손실되는 것을 방지하기 위하여 즉, 누설 전류를 최소화하기 위하여 형성된다. 절연막(111)은 산화 알루미늄(Al2O3)등을 이용한다. 게이트 전극 물질층(113)은 단일층 또는 2이상의 적층 구조일 수 있다. 예를 들어, 게이트 전극 물질층(113)은 타이타늄 질화막(TiN)(113a)/텅스텐 막(W)(113b) 또는 타이타늄 질화막(TiN)(113a)/텅스텐 실리사이드막(W)(113b)의 적층 구조일 수 있다.Referring to FIG. 1E, the second nitride layer 108, the insulating layer 111, and the material layer 113 for the gate electrode are formed on the trap patterns 107a. Like the first nitride film 105, the second nitride film 108 is formed to prevent loss of charge trapped in the trap patterns 107a, that is, to minimize leakage current. As the insulating film 111, aluminum oxide (Al 2 O 3 ) or the like is used. The gate electrode material layer 113 may be a single layer or two or more stacked structures. For example, the gate electrode material layer 113 may be a stack of a titanium nitride film (TiN) 113a / tungsten film (W) 113b or a titanium nitride film (TiN) 113a / tungsten silicide film (W) 113b. It may be a structure.

도 1f를 참조하면, 게이트 전극 물질층(113), 그 하부의 절연막(111), 제2 질화막(108), 트랩 패턴(107a)들, 제1 질화막(105)을 게이트 마스크를 이용한 식각 공정으로 패터닝하여 터널 절연막(103) 상에 게이트 패턴(115)을 형성한다. Referring to FIG. 1F, the gate electrode material layer 113, the insulating layer 111 below, the second nitride layer 108, the trap patterns 107a, and the first nitride layer 105 may be etched using a gate mask. The gate pattern 115 is formed on the tunnel insulating layer 103 by patterning.

상술한 바와 같이 이루어지는 본 발명은 터널 절연막(103) 상에 제1 질화막(105)을 형성하여 터널 절연막(103)으로 전하가 손실되는 것을 방지할 수 있다. 뿐만 아니라 본 발명은 터널 절연막(103) 및 제1 질화막(105)에 결함이 발생하여 트랩 패턴(107a) 중 결함 상에 위치한 트랩 패턴(107a)의 전하들이 손실되더라도 나머지 트랩 패턴들(107a)이 별도로 전하들은 보전하고 있을 수 있으므로 과도한 전하의 손실을 방지할 수 있다. 즉, 저장된 데이터가 변경 또는 소거되는 것을 방지할 수 있다. 결과적으로 본 발명은 과도한 전하의 손실을 막아 소자의 동작 안정성을 개선할 수 있다.According to the present invention as described above, the first nitride film 105 is formed on the tunnel insulating film 103 to prevent the loss of charge to the tunnel insulating film 103. In addition, in the present invention, if the defects occur in the tunnel insulating film 103 and the first nitride film 105, the charges of the trap pattern 107a positioned on the defect among the trap patterns 107a are lost. Separately, the charges may be conserved, thus preventing excessive charge loss. That is, the stored data can be prevented from being changed or erased. As a result, the present invention can prevent excessive charge loss and improve the operational stability of the device.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

도 1a 내지 도 1f는 본 발명의 실시 예에 따른 플래시 메모리 소자의 제조방법을 단계적으로 나타내는 단면도들.1A through 1F are cross-sectional views illustrating a method of manufacturing a flash memory device according to an exemplary embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

101 : 반도체 기판 103 : 터널 절연막101 semiconductor substrate 103 tunnel insulating film

105 : 제1 질화막 107a : 트랩 패턴105: first nitride film 107a: trap pattern

108 : 제2 질화막 109 : 극소 분말108: second nitride film 109: very fine powder

113 : 게이트 전극용 물질 115 : 게이트 패턴113 material for the gate electrode 115 gate pattern

Claims (18)

삭제delete 삭제delete 삭제delete 삭제delete 삭제delete 반도체 기판 상에 터널 절연막을 형성하는 단계;Forming a tunnel insulating film on the semiconductor substrate; 상기 터널 절연막 상에 제1 질화막을 형성하는 단계;Forming a first nitride film on the tunnel insulating film; 상기 제1 질화막 상에 트랩 패턴용 물질을 증착하는 단계;Depositing a material for a trap pattern on the first nitride film; 상기 트랩 패턴용 물질 상에 극소 분말을 고착시키는 단계;Fixing micropowder on the trap pattern material; 상기 극소 분말을 마스크로 상기 트랩 패턴용 물질을 식각하여 상기 제1 질화막 상에 불연속적으로 배열된 트랩 패턴들을 형성하는 단계; Etching the trap pattern material using the micro powder as a mask to form discontinuously arranged trap patterns on the first nitride layer; 상기 트랩 패턴들을 포함하는 상기 제1 질화막 상에 제2 질화막을 형성하는 단계;Forming a second nitride film on the first nitride film including the trap patterns; 상기 제2 질화막 상에 절연막을 형성하는 단계;Forming an insulating film on the second nitride film; 상기 절연막 상에 게이트 전극용 도전 물질을 형성하는 단계; 및Forming a conductive material for a gate electrode on the insulating film; And 상기 게이트 전극용 도전 물질, 상기 절연막, 상기 제2 질화막, 상기 트랩 패턴들 및 상기 제1 질화막을 패터닝하여 게이트 패턴을 형성하는 단계를 포함하는 플래시 메모리 소자의 제조 방법.Patterning the conductive material for the gate electrode, the insulating film, the second nitride film, the trap patterns, and the first nitride film to form a gate pattern. 제 6 항에 있어서,The method of claim 6, 상기 제1 질화막은 10Å 내지 50Å 두께로 형성되는 플래시 메모리 소자의 제조 방법.The first nitride film is a method of manufacturing a flash memory device having a thickness of 10Å to 50Å. 제 6 항에 있어서,The method of claim 6, 상기 트랩 패턴은 10Å 내지 50Å 두께로 형성되는 플래시 메모리 소자의 제 조 방법.The trap pattern is a flash memory device manufacturing method of about 10 ~ 50Å thickness. 삭제delete 제 6 항에 있어서,The method of claim 6, 상기 극소 분말의 직경은 5Å 내지 50Å인 플래시 메모리 소자의 제조 방법.The micropowder has a diameter of 5 microseconds to 50 microseconds. 제 6 항에 있어서,The method of claim 6, 상기 극소 분말은 유기물을 포함하는 플래시 메모리 소자의 제조 방법.The micro powder is a manufacturing method of a flash memory device containing an organic material. 제 11 항에 있어서,The method of claim 11, 상기 유기물은 플러렌(fullerene : C60)을 포함하는 플래시 메모리 소자의 제조 방법.The organic material is a method of manufacturing a flash memory device comprising a fullerene (fullerene: C 60 ). 제 6 항에 있어서,The method of claim 6, 상기 극소 분말은 무기물을 포함하는 플래시 메모리 소자의 제조 방법.The micro powder is a manufacturing method of a flash memory device containing an inorganic material. 제 13 항에 있어서,The method of claim 13, 상기 무기물은 실리콘 산화물, 금속 산화물 중 어느 하나를 포함하는 플래시 메모리 소자의 제조 방법.The inorganic material manufacturing method of a flash memory device comprising any one of silicon oxide, metal oxide. 제 6 항에 있어서,The method of claim 6, 상기 트랩 패턴은 절연물질을 포함하는 플래시 메모리 소자의 제조 방법.The trap pattern is a method of manufacturing a flash memory device comprising an insulating material. 제 15 항에 있어서,The method of claim 15, 상기 절연물질은 실리콘 리치 질화물 및 금속 산화물을 중 어느 하나를 포함하는 플래시 메모리 소자의 제조 방법.The insulating material manufacturing method of a flash memory device including any one of silicon rich nitride and metal oxide. 제 6 항에 있어서,The method of claim 6, 상기 트랩 패턴은 도전성 물질을 포함하는 플래시 메모리 소자의 제조 방법.And the trap pattern comprises a conductive material. 제 17 항에 있어서,The method of claim 17, 상기 도전성 물질은 폴리 실리콘 및 금속 중 어느 하나를 포함하는 플래시 메모리 소자의 제조 방법.And the conductive material comprises any one of polysilicon and a metal.
KR1020070122649A 2007-11-29 2007-11-29 Flash memory device and manufacturing method thereof KR100937811B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070122649A KR100937811B1 (en) 2007-11-29 2007-11-29 Flash memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122649A KR100937811B1 (en) 2007-11-29 2007-11-29 Flash memory device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
KR20090055820A KR20090055820A (en) 2009-06-03
KR100937811B1 true KR100937811B1 (en) 2010-01-20

Family

ID=40987300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122649A KR100937811B1 (en) 2007-11-29 2007-11-29 Flash memory device and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR100937811B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010105655A (en) * 2000-05-17 2001-11-29 정호 Law arm for automobile
US6444545B1 (en) * 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore
KR20050000969A (en) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 Method of manufacturing single electron transistor
US20070082495A1 (en) * 2005-10-06 2007-04-12 Leo Mathew Semiconductor device having nano-pillars and method therefor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010105655A (en) * 2000-05-17 2001-11-29 정호 Law arm for automobile
US6444545B1 (en) * 2000-12-19 2002-09-03 Motorola, Inc. Device structure for storing charge and method therefore
KR20050000969A (en) * 2003-06-25 2005-01-06 주식회사 하이닉스반도체 Method of manufacturing single electron transistor
US20070082495A1 (en) * 2005-10-06 2007-04-12 Leo Mathew Semiconductor device having nano-pillars and method therefor

Also Published As

Publication number Publication date
KR20090055820A (en) 2009-06-03

Similar Documents

Publication Publication Date Title
KR100755410B1 (en) Gate structure and method of forming the same, non-volatile memory device and method of manufacturing the same
KR101036744B1 (en) Method of manufacturing in Semiconductor memory device
US7112842B2 (en) Nonvolatile memory device and method of manufacturing the same
JP2008016814A (en) Nonvolatile memory element and its manufacturing method
CN1323439C (en) Nonvolatile memory cell employing a plurality of dielectric nanoclusters and method of fabricating the same
KR100891407B1 (en) Method of manufacturing semiconductor memory device
US20090096010A1 (en) Nonvolatile memory device and fabrication method thereof
US20110117722A1 (en) Semiconductor Device With Charge Storage Pattern And Method For Fabricating The Same
TW200527607A (en) Method of fabricating a flash memory
KR100882741B1 (en) A non-volatile memory device and method of manufacturing the same
KR100937811B1 (en) Flash memory device and manufacturing method thereof
CN102201412B (en) Single-gate nonvolatile flash memory unit, memory device and manufacturing method thereof
TW200536062A (en) Nand type flash memory device, and method for manufacturing the same
KR100606535B1 (en) Method for fabricating flash memory
KR100958627B1 (en) Flash memory device and method for manufacturing the device
KR100604187B1 (en) Method for fabricating flash memory
KR20090066405A (en) Flash device fabrication method
KR20100079465A (en) Multi-bit flash memory and method of manufacturing the same
KR100529649B1 (en) Manufacturing method of nonvolatile semiconductor memory device
KR100998968B1 (en) Method for manufacturing Non-volatile memory device
KR100796504B1 (en) Flash memory device and method of fabricating the same
US20080305594A1 (en) Method for fabricating non-volatile memory
US7144774B1 (en) Method of fabricating non-volatile memory
KR101546301B1 (en) Method for fabricating non-volatile memory device
KR100966988B1 (en) Non-volatile memory device and method of fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee