KR100933846B1 - 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자 - Google Patents

전압 생성장치 및 이를 구비한 불휘발성 메모리 소자 Download PDF

Info

Publication number
KR100933846B1
KR100933846B1 KR1020080051037A KR20080051037A KR100933846B1 KR 100933846 B1 KR100933846 B1 KR 100933846B1 KR 1020080051037 A KR1020080051037 A KR 1020080051037A KR 20080051037 A KR20080051037 A KR 20080051037A KR 100933846 B1 KR100933846 B1 KR 100933846B1
Authority
KR
South Korea
Prior art keywords
voltage
output
resistor
input
switching means
Prior art date
Application number
KR1020080051037A
Other languages
English (en)
Other versions
KR20090124686A (ko
Inventor
왕인수
노유종
권이현
구본광
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080051037A priority Critical patent/KR100933846B1/ko
Priority to US12/473,302 priority patent/US8050099B2/en
Publication of KR20090124686A publication Critical patent/KR20090124686A/ko
Application granted granted Critical
Publication of KR100933846B1 publication Critical patent/KR100933846B1/ko
Priority to US13/243,771 priority patent/US8422332B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명은 전압 생성장치에 관한 것으로, 입력전압을 온도에 따라서 변경하여 제 1 전압으로 출력하는 제 1 전압 출력부; 상기 제 1 전압을 입력받아 출력노드로 출력하는 버퍼부; 및 제 2 전압을 저항에 의한 전압 분배에 의해 제 3 전압으로 출력하는 전압 출력부와, 상기 제 3 전압을 피드백 받아 상기 제 2 전압의 입력을 제어하여 상기 제 3 전압의 전압 레벨을 제어하는 제어부를 포함하는 제 2 전압 출력부를 포함한다.
고전압, 독출전압, 온도

Description

전압 생성장치 및 이를 구비한 불휘발성 메모리 소자{Apparatus of voltage regulating and non volatile memory device having the same}
본 발명은 불휘발성 메모리 소자의 동작 전압을 제공하는 전압 제공 장치에 관한 것으로, 특히 출력 전압 레벨의 한계가 없이 주변 환경에 대해 출력전압을 제어할 수 있는 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자에 관한 것이다.
불휘발성 메모리 소자에 하나인 플래시 메모리 소자는 일반적으로 복수개의 메모리 셀들이 직렬로 접속되어 한 개의 스트링을 다수개 포함하여 구성된다. 이러한 플래시 메모리 장치는 노트북, PDA(Personal Digital Assistant), 휴대폰과 같은 휴대 전자장치, 컴퓨터 바이오스, 프린터, USB(Universal Serial Bus) 드라이버 등과 같은 다양한 반도체 장치에 널리 사용되고 있다.
일반적인 플래시 메모리 장치의 메모리 셀 어레이는 비트라인(Bit Line; BL) 및 셀 소오스 라인(Cell Source Line; CSL)사이에서 메모리 셀이 직렬 접속된 구조로 이루어진다. 또한, 낸드 플래시 메모리 장치는 메모리 셀을 비트라인(BL) 및 셀 소오스 라인(CSL)과 전기적으로 접속시키기 위하여 드레인 선택 라인(Drain Selective Line; DSL) 및 소오스 선택 라인(Source Selective Line; SSL) 이라는 두 개의 트랜지스터가 접속된다.
또한 불휘발성 메모리 소자는 저장할 수 있는 데이터의 용량을 늘리기 위해 하나의 메모리 셀에 여러 비트 데이터를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell; MLC)을 사용하는 제품이 늘어나고 있다. 멀티 레벨 셀을 적용한 불휘발성 메모리 소자는 하나이 메모리 셀에 여러 비트의 데이터가 저장될 수 있기 때문에 용량이 늘어나는 반면에, 하나의 메모리 셀을 프로그램했을 경우 문턱전압 분포가 여러 개로 나뉘기 때문에 그만큼 프로그램을 하는 시간이 늘어난다. 따라서 프로그램 시간을 줄이기 위한 여러 가지 기술이 개발되고 있다.
한편, 상기 불휘발성 메모리 소자를 구성하고 있는 메모리 셀은 온도에 대하여 문턱전압이 변경되는 특성을 가지고 있다. 따라서 메모리 셀의 문턱전압은 프로그램을 수행할 때와, 저장된 데이터를 독출할 때의 온도 차이로 인해서 크게 달라질 수 있다. 따라서 설정되어 있는 독출전압으로 데이터를 독출할 때, 잘못된 데이터가 독출될 수 있는 문제가 있다.
따라서 본 발명이 이루고자 하는 기술적 과제는 주변 온도에 따라서 변경되는 독출전압을 제공하여 온도가 변경되어도 오류 없이 데이터를 독출하고, 또한 출력하는 독출전압의 레벨이 한정되지 않는 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자를 제공하는데 있다.
본 발명의 특징에 따른 전압 생성장치는,
입력전압을 온도에 따라서 변경하여 제 1 전압으로 출력하는 제 1 전압 출력부; 상기 제 1 전압을 입력받아 출력노드로 출력하는 버퍼부; 및 제 2 전압을 저항에 의한 전압 분배에 의해 제 3 전압으로 출력하는 전압 출력부와, 상기 제 3 전압을 피드백 받아 상기 제 2 전압의 입력을 제어하여 상기 제 3 전압의 전압 레벨을 제어하는 제어부를 포함하는 제 2 전압 출력부를 포함한다.
상기 제어부는, 상기 버퍼부가 출력하는 전압에 의해 구동되는 것을 특징으로 한다.
상기 제 2 전압 출력부에 포함되는 전압 출력부는, 상기 제 2 전압의 입력을 제어하기 위한 스위칭 수단과, 상기 스위칭 수단을 통해서 입력되는 상기 제 2 전압을 저항값에 의해 분배하기 위한 제 1 및 제 2 저항을 포함하고, 상기 스위칭 수단과 상기 제 1 저항 및 제 3 저항은 상기 제 2 전압의 입력단과, 접지단 사이에 직렬로 연결되고, 상기 스위칭 수단과 상기 제 1 저항간의 접점으로부터 상기 제 3 전압이 출력되는 것을 특징으로 한다.
상기 제 1 저항과 제 2 저항간의 접점으로부터 제 4 전압이 출력되는 것을 특징으로 한다.
상기 제어부는, 반전단자에 상기 제 3 전압을 피드백 받고, 비반전 단자에 상기 제 4 전압을 입력받아서 상기 제 3 및 제 4 전압의 크기를 비교하여 비교결과에 따른 제어신호를 출력하는 비교회로인 것을 특징으로 한다.
상기 비교회로가 출력하는 상기 제어신호에 의해서 상기 스위칭 수단이 제어되는 것을 특징으로 한다.
본 발명의 특징에 따른 불휘발성 메모리 소자는,
데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이; 상기 메모리 셀 어레이의 메모리 셀들이 연결되는 비트라인에 연결되고, 선택된 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 상기 선택된 메모리 셀에 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부; 입력전압을 온도에 따라서 변경되는 기준전압에 의해 구동하여, 고전압을 저항에 의해 분배하여 독출 또는 검증을 위한 동작전압으로 출력하는 전압생성장치를 포함하는 전압생성부; 및 상기 메모리 셀 어레이에 데이터 저장하거나 데이터 독출을 위한 제어신호를 출력하는 컨트롤러를 포함한다.
상기 전압생성장치는, 입력전압을 온도에 따라서 변경하여 제 1 전압으로 출력하는 제 1 전압 출력부; 상기 제 1 전압을 입력받아 출력노드로 출력하는 버퍼부; 및 제 2 전압을 저항에 의한 전압 분배에 의해 동작전압으로 출력하는 전압 출 력부와, 상기 동작전압을 피드백 받아 상기 제 2 전압의 입력을 제어하여 상기 동작전압의 전압 레벨을 제어하는 제어부를 포함하는 제 2 전압 출력부를 포함한다.
상기 제어부는, 상기 버퍼부가 출력하는 전압에 의해 구동되는 것을 특징으로 한다.
상기 제 2 전압 출력부에 포함되는 전압 출력부는, 상기 제 2 전압의 입력을 제어하기 위한 스위칭 수단과, 상기 스위칭 수단을 통해서 입력되는 상기 제 2 전압을 저항값에 의해 분배하기 위한 제 1 및 제 2 저항을 포함하고, 상기 스위칭 수단과 상기 제 1 저항 및 제 3 저항은 상기 제 2 전압의 입력단과, 접지단 사이에 직렬로 연결되고, 상기 스위칭 수단과 상기 제 1 저항간의 접점으로부터 상기 동작전압이 출력되는 것을 특징으로 한다.
상기 제 1 저항과 제 2 저항간의 접점으로부터 제 3 전압이 출력되는 것을 특징으로 한다.
상기 제어부는, 반전단자에 상기 동작전압을 피드백 받고, 비반전 단자에 상기 제 3 전압을 입력받아서 상기 동작전압 및 제 3 전압의 크기를 비교하여 비교결과에 따른 제어신호를 출력하는 비교회로인 것을 특징으로 한다.
상기 비교회로가 출력하는 상기 제어신호에 의해서 상기 스위칭 수단이 제어되는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명에 따른 전압 제공 장치 및 이를 구비한 불휘발성 메모리 소자는 주변온도에 따라서 변경되는 독출전압을 제공하여 데이터 독출시의 오류를 줄이고, 멀티 레벨 셀의 경우에 다양화되는 독출전압 레벨에 한계 없이 원하는 독출전압 레벨을 출력하게 할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 멀티 레벨 셀의 문턱전압 분포의 이동을 나타낸다.
도 1을 참조하면, 4비트 정보를 저장할 수 있는 멀티 레벨 셀(Multi Level Cell; MLC)의 프로그램 진행에 따른 문턱전압 분포의 이동을 확인할 수 있다.
즉, 제 1 비트 정보를 프로그램하는 LSB(Least Significant Bit) 프로그램을 수행하면, 문턱전압 분포가 두 개로 나뉜다. 그리고 제 2 비트 정보를 프로그램하는 MSB(Most Significant Bit) 프로그램을 수행하면, 두개의 문턱전압 분포가 4개로 변경된다.
제 3 비트 정보를 프로그램하는 MSB(Most Significant Bit) 프로그램을 하면, 4개의 문턱전압 분포가 8개로 변경되고, 제 4 비트 정보를 프로그램하는 Top MSB 프로그램을 하면 8개의 문턱전압 분포가 16개로 변경된다.
상기와 같이 프로그램이 진행됨에 따라 나뉘는 문턱전압 분포의 개수는 많아지고, 그에 따라 각각의 문턱전압간의 폭도 좁아져 데이터 독출을 위한 마 진(margin)이 좁아진다. 또한 메모리 셀에 저장되는 비트의 수가 늘어날수록 문턱전압분포들이 여러 개로 나뉘고 따라서 보다 높은 전압 레벨에도 문턱전압분포가 만들어질 수 있다.
또한, 메모리 셀의 특성에 따라 주변 온도에 따라서 메모리 셀의 문턱전압이 변경되는데, 이를 보상하기 위해서 주변온도에 따라 변경되는 데이터 독출전압을 이용한다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 2를 참조하면, 불휘발성 메모리 소자(200)는 메모리 셀 어레이(210), 페이지 버퍼부(220), Y 디코더(230), X 디코더(240), 전압 제공부(250) 및 제어부(260)를 포함한다.
메모리 셀 어레이(210)는 데이터 저장을 위한 메모리 셀들이 워드라인과 비트라인으로 연결되어 있다. 본 발명의 실시 예에 따른 불휘발성 메모리 소자(200)의 메모리 셀은 4비트 정보를 저장할 수 있는 멀티 레벨 셀이다.
페이지 버퍼부(220)는 비트라인에 연결되고, 프로그램할 데이터를 저장하여 선택된 메모리 셀에 프로그램되도록 비트라인에 전달하거나, 비트라인을 통해 저장된 데이터를 독출 하여 저장하는 페이지 버퍼 회로들을 포함한다.
Y 디코더(230)는 상기 페이지 버퍼 회로들의 데이터 입출력 경로를 제공하고, X 디코더(240)는 메모리 셀 어레이(210)의 워드라인들을 선택하여 동작을 위한 전압을 제공하는 경로를 제공한다.
전압 제공부(250)는 상기 X 디코더(240)에 의해서 워드라인에 제공되는 동작 전압을 생성한다. 이때 전압 제공부(250)는 주변 온도에 따라서 변경되는 독출전압을 생성하여 제공한다. 상기 전압 제공부(250)의 동작 제어를 수행하는 곳은 제어부(260)이다.
제어부(260)는 전압 제공부(250) 뿐만 아니라 X 디코더(240)와, 페이지 버퍼부(220) 및 Y 디코더(230)를 제어하여 메모리 셀 어레이(210)에 데이터가 프로그램되고, 저장된 데이터가 독출 되게 한다.
상기의 전압 제공부(250)에 독출전압을 출력하는 장치는 다음과 같다.
도 3a는 독출전압 출력장치의 회로도이다.
도 3a를 참조하면, 독출전압을 출력하는 장치는 제 1 내지 제 3 비교기(COM1 내지 COM3)와 제 1 및 제 2 저항(R1, R2)과 가변저항들(Rf, Rg, Rt) 및 제 1 NMOS 트랜지스터(N1)를 포함한다.
제 1 및 제 2 비교기(COM1, COM2)는 입력되는 전압을 그대로 출력하는 버퍼의 기능을 한다. 이를 위해서 제 1 비교기(COM1)는 비반전 단자(+)에 전압(VBG)이 입력되고, 반전단자(-)는 출력단인 노드(K1)와 연결된다. 그리고 제 2 비교기(COM2)는 비반전 단자(+)에는 노드(K2)의 전압이 입력되고, 반전 단자(-)는 출력노드인 노드(K3)와 연결된다.
그리고 가변저항(Rf)과 가변저항(Rg)은 노드(K1)와 접지노드 사이에 직렬로 연결된다. 가변저항(Rf)은 전압(VBG)을 기준전압 레벨로 분배하여 출력하기 위한 가변저항이고, 가변저항(Rg)은 전압(VBG)을 독출전압(VRD) 레벨로 분배하여 출력하기 위한 가변전압이다.
제 1 NMOS 트랜지스터(N1)와 가변저항(Rt)은 전원전압 노드와 접지노드 사이에 직렬로 연결된다. 제 1 NMOS 트랜지스터(N1)의 게이트에는 가변저항(Rf)에 의해 출력되는 기준전압이 입력된다. 그리고 가변저항(Rt)은 제 1 NMOS 트랜지스터(N1)가 턴온 되어 인가되는 전원전압을 온도에 따라 변경되게 분배하여 출력하기 위한 가변저항이다.
주변 온도에 따라 변경되는 노드(K2)의 전압은 제 2 비교기(COM2)의 비반전 단자(+)에 입력되어 노드(K3)로 출력된다.
그리고 제 1 저항(R1)은 노드(K3)와 제 3 비교기(COM3)의 반전단자(-)에 연결되는 노드(K4)의 사이에 연결된다. 제 2 저항(R2)은 제 3 비교기(COM3)의 반전단자(-)와 출력단인 노드(K5)의 사이에 연결된다.
제 3 비교기(COM3)의 비반전 단자(+)에는 가변저항(Rg)에 의해 출력되는 독출전압(VRD)이 입력된다. 제 3 비교기(COM3)의 출력단인 노드(K5)를 통해 제 1 독출전압(VREAD1)이 출력된다.
그리고 노드(K5)를 통해 출력되는 독출전압(VREAD)은 다음의 식에 따른 전압 레벨이 된다.
Figure 112008039085399-pat00001
수학식 1에 의하면, 온도에 따라 변경되는 노드(K2)의 출력전압이 반영되기 때문에 온도에 따라 변경되는 정도가 다르기 때문에 온도에 따라서 변경되는 독출 전압을 출력한다.
상기 제 1 내지 제 3 비교기(COM1 내지 COM3)는 OP 앰프를 이용한 것으로, 각각이 출력할 수 있는 전압레벨의 한계를 갖는다.
특히 제 3 비교기(COM3)는 고전압(HV)을 동작전압으로 입력받기는 하지만, 출력전압은 자신의 출력전압 한계를 넘어갈 수 없기 때문에 독출전압(VREAD)이 제 3 비교기(COM3)의 한계를 넘어서 출력될 수 없다.
그러나 멀티 레벨 셀의 저장 가능한 데이터 비트의 수가 늘어남에 따라서 문턱전압 분포의 개수가 많아지고 있다. 문턱전압 분포의 개수가 많아지는 것은 가장 높은 문턱전압 분포가 점점 고전압대로 이동하는 것을 의미한다고 할 수 있다.
따라서 계속해서 고전압대로 프로그램이 되고 있는 메모리 셀들을 독출하기 위해서는, 그에 맞는 고전압의 독출전압(VREAD)을 만들 수 있는 장치가 필요하다. 그러나 도 3a의 독출전압 생성장치는 출력할 수 있는 독출전압(VREAD)이 한계가 발생된다.
따라서 다음의 도 3b와 같은 본 발명의 실시 예에 따른 독출전압 발생장치를 구성한다.
도 3b는 본 발명의 실시 예에 따른 독출전압 발생장치를 나타낸다.
도 3b를 참조하면, 본 발명의 실시 예에 따른 독출전압 발생장치(300)는 제 1 및 제 2 전압 출력부(310, 330)와, 버퍼부(320)를 포함한다.
제 1 전압 출력부(310)는 제 1 NMOS 트랜지스터(N10)와 저항(Rt)을 포함하고, 버퍼부(320)는 제 1 비교기(COM10)를 포함하고, 제 2 전압 출력부(330)는 제 1 내지 제 5 저항(R10 내지 R50)과 제 2 NMOS 트랜지스터(N20) 및 제 2 비교기(COM20)를 포함한다.
제 1 전압 출력부(310)는 동작전압(VTR)에 의해서 전원전압을 주변 온도에 따라 변화시켜서 전압(VTR-Vth)을 출력하고, 버퍼부(320)는 제 1 전압 출력부(310)가 출력하는 전압(VTR-Vth)을 노드(D2)로 출력한다. 그리고 제 2 전압 출력부(330)는 전압(VTR-Vth)에 따라 독출전압을 출력한다.
제 1 NMOS 트랜지스터(N10)와 저항(Rt)은 전원전압과 접지노드의 사이에 직렬로 연결되고, 제 1 NMOS 트랜지스터(N10)의 게이트에는 동작전압(VTR)이 입력된다. 제 1 NMOS 트랜지스터(N10)와 저항(Rt)의 접점인 노드(D1)로부터 온도에 따라서 변경되는 전압(VTR-Vth)이 출력된다. 전압(VTR-Vth)은 버퍼부(320)를 통해서 노드(D2)로 전달된다. 제 1 저항(R10)은 노드(D2)와 노드(D3)의 사이에 연결된다. 노드(D3)는 제 2 비교기(COM20)의 반전단자(-)에 연결된다.
제 2 저항(R20)은 노드(D3)와 노드(D6)의 사이에 연결된다.
제 3 저항(R30)과 제 2 NMOS 트랜지스터(N20)는 노드(D5)와 접지노드 사이에 직렬로 연결된다. 노드(D5)에는 고전압(HV)이 인가된다. 그리고 제 2 NMOS 트랜지스터(N20)의 게이트는 제 2 비교기(COM20)의 출력단과 연결된다.
제 3 NMOS 트랜지스터(N30)와 제 4 및 제 5 저항(R40, R50)은 노드(D5)와 접지노드 사이에 연결되고, 제 3 NMOS 트랜지스터(N30)의 게이트는 노드(D4)에 연결된다. 노드(D4)는 제 3 저항(R30)과 제 2 NMOS 트랜지스터(N20)의 접점이다.
제 3 NMOS 트랜지스터(N30)와 제 4 저항(R40)의 접점인 노드(D6)를 통해서 독출전압(VREAD)이 출력된다.
독출전압(VREAD)은 제 3 NMOS 트랜지스터(N30)와 제 4 및 제 5 저항(R40, R50)의 저항분배에 따라 출력된다. 제 4 및 제 5 저항(R40, R50)의 접점인 노드(D7)는 제 2 비교기(COM20)의 비반전단자(+)로 연결된다.
상기와 같은 독출전압 발생장치(300)의 동작은 다음과 같다.
제 1 전압 생성부(310)가 온도에 따라서 변경되는 전압(VTR-Vth)을 출력하면, 버퍼부(320)는 해당 전압을 제 2 전압 생성부(330)를 구동하기 위한 전압으로서 노드(D2)로 출력한다.
그리고 제 2 NMOS 트랜지스터(N20)가 턴 오프 상태일 때, 제 3 NMOS 트랜지스터(N30)는 노드(D4)에 의해서 턴온이 되고, 제 3 NMOS 트랜지스터(N30)와 제 4 및 제 5 저항(R40, R50)의 저항비에 의해서 독출전압(VREAD)이 출력된다.
이때 노드(D7)의 전압 레벨은 제 2 비교기(COM20)의 반전단자(-)로 입력되는 전압보다 낮은 상태이다. 제 2 비교기(COM20)의 반전단자(-)는 독출전압(VREAD)을 피드백 받는다. 만약 고전압(HV)의 전압 레벨이 상승되면 노드(D6)와 노드(D7)의 전압 레벨도 상승된다. 이때 제 2 비교기(COM20)의 반전단자(-)에 입력되는 전압레벨보다 비반전 단자(+)의 전압 레벨이 높아지면 제 2 비교기(COM20)는 하이 레벨 신호를 출력한다.
제 2 비교기(COM20)가 하이 레벨 신호를 출력하면 제 2 NMOS 트랜지스터(N20)가 턴 온 된다. 제 2 NMOS 트랜지스터(N20)가 턴온 되면 노드(D4)는 접지노드와 연결된다. 따라서 제 3 NMOS 트랜지스터(N30)가 턴 오프 되어, 독출전 압(VREAD)의 전압 레벨이 더 이상 상승하는 것을 막을 수 있다.
즉, 제 2 비교기(COM20)는 독출전압(VREAD)을 피드백 받아서, 독출전압(VREAD)의 전압 레벨이 일정하게 유지되도록 제어하는 것이다.
상기의 회로에 의하면, 제 3 NMOS 트랜지스터(30)와 제 3 내지 제 5 저항(R30 내지 R50)에 의해서 독출전압(VREAD)이 생성되고, 이를 제 2 비교기(COM20)가 제어한다. 이때 고전압(HV)을 이용해서 직접 독출전압(VREAD)이 생성되므로 도 3a와 비교할 때 출력되는 독출전압(VREAD)의 전압 한계가 없다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 멀티 레벨 셀의 문턱전압 분포의 이동을 나타낸다.
도 2는 본 발명의 실시 예에 따른 불휘발성 메모리 소자의 블록도이다.
도 3a는 독출전압 출력장치의 회로도이다.
도 3b는 본 발명의 실시 예에 따른 독출전압 발생장치를 나타낸다.
*도면의 주요 부분의 간단한 설명*
300 : 독출전압 생성장치 310 : 제 1 전압 제공부
320 : 버퍼부 330 : 제 2 전압 제공부

Claims (13)

  1. 입력전압을 온도에 따라서 변경하여 제 1 전압으로 출력하는 제 1 전압 출력부;
    상기 제 1 전압을 입력받아 출력노드로 출력하는 버퍼부; 및
    제 2 전압을 저항에 의한 전압 분배에 의해 제 3 전압으로 출력하는 전압 출력부와, 상기 제 3 전압을 피드백 받아 상기 제 2 전압의 입력을 제어하여 상기 제 3 전압의 전압 레벨을 제어하는 제어부를 포함하는 제 2 전압 출력부
    를 포함하는 전압 생성장치.
  2. 제 1항에 있어서,
    상기 제어부는, 상기 버퍼부가 출력하는 전압에 의해 구동되는 것을 특징으로 하는 전압 생성장치.
  3. 제 1항에 있어서,
    상기 제 2 전압 출력부에 포함되는 전압 출력부는,
    상기 제 2 전압의 입력을 제어하기 위한 스위칭 수단과, 상기 스위칭 수단을 통해서 입력되는 상기 제 2 전압을 저항값에 의해 분배하기 위한 제 1 및 제 2 저항을 포함하고,
    상기 스위칭 수단과 상기 제 1 저항 및 제 3 저항은 상기 제 2 전압의 입력 단과, 접지단 사이에 직렬로 연결되고, 상기 스위칭 수단과 상기 제 1 저항간의 접점으로부터 상기 제 3 전압이 출력되는 것을 특징으로 하는 전압 생성장치.
  4. 제 3항에 있어서,
    상기 제 1 저항과 제 2 저항간의 접점으로부터 제 4 전압이 출력되는 것을 특징으로 하는 전압 생성장치.
  5. 제 4항에 있어서,
    상기 제어부는,
    반전단자에 상기 제 3 전압을 피드백 받고,
    비반전 단자에 상기 제 4 전압을 입력받아서 상기 제 3 및 제 4 전압의 크기를 비교하여 비교결과에 따른 제어신호를 출력하는 비교회로인 것을 특징으로 하는 전압 생성장치.
  6. 제 5항에 있어서,
    상기 비교회로가 출력하는 상기 제어신호에 의해서 상기 스위칭 수단이 제어되는 것을 특징으로 하는 전압 생성장치.
  7. 데이터 저장을 위한 메모리 셀들을 포함하는 메모리 셀 어레이;
    상기 메모리 셀 어레이의 메모리 셀들이 연결되는 비트라인에 연결되고, 선 택된 메모리 셀에 프로그램할 데이터를 임시 저장하거나, 상기 선택된 메모리 셀에 저장된 데이터를 독출 하여 저장하는 페이지 버퍼회로들을 포함하는 페이지 버퍼부;
    입력전압을 온도에 따라서 변경되는 기준전압에 의해 구동하여, 고전압을 저항에 의해 분배하여 독출 또는 검증을 위한 동작전압으로 출력하는 전압생성장치를 포함하는 전압생성부; 및
    상기 메모리 셀 어레이에 데이터 저장하거나 데이터 독출을 위한 제어신호를 출력하는 컨트롤러
    를 포함하는 불휘발성 메모리 소자.
  8. 제 7항에 있어서,
    상기 전압생성장치는,
    입력전압을 온도에 따라서 변경하여 제 1 전압으로 출력하는 제 1 전압 출력부;
    상기 제 1 전압을 입력받아 출력노드로 출력하는 버퍼부; 및
    제 2 전압을 저항에 의한 전압 분배에 의해 동작전압으로 출력하는 전압 출력부와, 상기 동작전압을 피드백 받아 상기 제 2 전압의 입력을 제어하여 상기 동작전압의 전압 레벨을 제어하는 제어부를 포함하는 제 2 전압 출력부
    를 포함하는 불휘발성 메모리 소자.
  9. 제 8항에 있어서,
    상기 제어부는, 상기 버퍼부가 출력하는 전압에 의해 구동되는 것을 특징으로 하는 불휘발성 메모리 소자.
  10. 제 8항에 있어서,
    상기 제 2 전압 출력부에 포함되는 전압 출력부는,
    상기 제 2 전압의 입력을 제어하기 위한 스위칭 수단과, 상기 스위칭 수단을 통해서 입력되는 상기 제 2 전압을 저항값에 의해 분배하기 위한 제 1 및 제 2 저항을 포함하고,
    상기 스위칭 수단과 상기 제 1 저항 및 제 3 저항은 상기 제 2 전압의 입력단과, 접지단 사이에 직렬로 연결되고, 상기 스위칭 수단과 상기 제 1 저항간의 접점으로부터 상기 동작전압이 출력되는 것을 특징으로 하는 불휘발성 메모리 소자.
  11. 제 10항에 있어서,
    상기 제 1 저항과 제 2 저항간의 접점으로부터 제 3 전압이 출력되는 것을 특징으로 하는 불휘발성 메모리 소자.
  12. 제 10항에 있어서,
    상기 제어부는,
    반전단자에 상기 동작전압을 피드백 받고,
    비반전 단자에 상기 제 3 전압을 입력받아서 상기 동작전압 및 제 3 전압의 크기를 비교하여 비교결과에 따른 제어신호를 출력하는 비교회로인 것을 특징으로 하는 불휘발성 메모리 소자.
  13. 제 12항에 있어서,
    상기 비교회로가 출력하는 상기 제어신호에 의해서 상기 스위칭 수단이 제어되는 것을 특징으로 하는 불휘발성 메모리 소자.
KR1020080051037A 2008-05-30 2008-05-30 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자 KR100933846B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080051037A KR100933846B1 (ko) 2008-05-30 2008-05-30 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
US12/473,302 US8050099B2 (en) 2008-05-30 2009-05-28 Apparatus for generating a voltage and non-volatile memory device having the same
US13/243,771 US8422332B2 (en) 2008-05-30 2011-09-23 Apparatus for generating a voltage and non-volatile memory device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080051037A KR100933846B1 (ko) 2008-05-30 2008-05-30 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20090124686A KR20090124686A (ko) 2009-12-03
KR100933846B1 true KR100933846B1 (ko) 2009-12-24

Family

ID=41379616

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051037A KR100933846B1 (ko) 2008-05-30 2008-05-30 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자

Country Status (2)

Country Link
US (2) US8050099B2 (ko)
KR (1) KR100933846B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100933846B1 (ko) * 2008-05-30 2009-12-24 주식회사 하이닉스반도체 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
JP5184310B2 (ja) * 2008-11-17 2013-04-17 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ装置
TWI394023B (zh) * 2010-01-11 2013-04-21 Richtek Technology Corp 混合式寬範圍除法器及其方法
MX367552B (es) * 2013-07-11 2019-08-27 Nippon Steel Corp Método de soldadura de puntos por resistencia.
US9520163B2 (en) * 2015-03-19 2016-12-13 SK Hynix Inc. Regulator circuit and semiconductor memory apparatus having the same
SI3265595T1 (sl) 2015-10-30 2019-05-31 Novelis, Inc. Močne 7XXX aluminijeve zlitine in metode za njihovo izdelavo
KR102622301B1 (ko) * 2016-03-07 2024-01-09 에스케이하이닉스 주식회사 센싱 버퍼 및 이를 포함하는 메모리 장치
US10998011B2 (en) * 2018-08-21 2021-05-04 Micron Technology, Inc. Drive strength calibration for multi-level signaling

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080037A (ko) * 2006-02-06 2007-08-09 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
KR100816214B1 (ko) 2006-09-29 2008-03-21 주식회사 하이닉스반도체 플래쉬 메모리 장치의 전압 생성기

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967003B1 (ko) * 2008-05-29 2010-07-02 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
KR100933846B1 (ko) * 2008-05-30 2009-12-24 주식회사 하이닉스반도체 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
US7876618B2 (en) * 2009-03-23 2011-01-25 Sandisk Corporation Non-volatile memory with reduced leakage current for unselected blocks and method for operating same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070080037A (ko) * 2006-02-06 2007-08-09 주식회사 하이닉스반도체 온도에 따라 선택적으로 변경되는 워드 라인 전압을발생하는 워드 라인 전압 발생기와, 이를 포함하는 플래시메모리 장치 및 그 워드 라인 전압 발생 방법
KR100816214B1 (ko) 2006-09-29 2008-03-21 주식회사 하이닉스반도체 플래쉬 메모리 장치의 전압 생성기

Also Published As

Publication number Publication date
US20090296484A1 (en) 2009-12-03
US8422332B2 (en) 2013-04-16
US8050099B2 (en) 2011-11-01
KR20090124686A (ko) 2009-12-03
US20120014182A1 (en) 2012-01-19

Similar Documents

Publication Publication Date Title
KR100933846B1 (ko) 전압 생성장치 및 이를 구비한 불휘발성 메모리 소자
KR100709642B1 (ko) 균일한 판독 및 검증 임계치를 가진 메모리
KR100967003B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
US10943665B1 (en) Method of programming and verifying memory device and related memory device
US7940579B2 (en) Semiconductor integrated circuit device
US7898870B2 (en) Nonvolatile memory device having a bit line select voltage generator adapted to a temperature change
KR101625641B1 (ko) 비휘발성 메모리 장치, 이의 동작 방법 및 이를 포함하는 장치들
KR102160353B1 (ko) 반도체 메모리 디바이스
KR100933845B1 (ko) 전압 생성회로 및 이를 구비한 불휘발성 메모리 소자
KR100967002B1 (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR20120013539A (ko) 반도체 메모리 장치 및 그 동작 방법
JP2006065945A (ja) 不揮発性半導体記憶装置および半導体集積回路装置
KR101495789B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR20100097964A (ko) 불휘발성 메모리 장치의 소거 방법 및 그 독출 방법
US10930322B2 (en) Regulator and memory device having the same
JP5250254B2 (ja) 不揮発性半導体メモリ装置
CN112740137B (zh) 用于多个电压电平的电压调节
US11797037B2 (en) Voltage regulation for multiple voltage levels
KR100940261B1 (ko) 낸드 플래시 메모리소자의 소거방법
KR101391928B1 (ko) 고전압 생성 회로
KR20100088923A (ko) 오피 앰프 회로
KR20120069113A (ko) 전압 생성 회로 및 이를 구비한 반도체 장치
KR20100091407A (ko) 불휘발성 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141126

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191125

Year of fee payment: 11