KR100929631B1 - 모스펫 소자의 제조방법 - Google Patents

모스펫 소자의 제조방법 Download PDF

Info

Publication number
KR100929631B1
KR100929631B1 KR1020070016257A KR20070016257A KR100929631B1 KR 100929631 B1 KR100929631 B1 KR 100929631B1 KR 1020070016257 A KR1020070016257 A KR 1020070016257A KR 20070016257 A KR20070016257 A KR 20070016257A KR 100929631 B1 KR100929631 B1 KR 100929631B1
Authority
KR
South Korea
Prior art keywords
film
gate insulating
gate
insulating film
mosfet device
Prior art date
Application number
KR1020070016257A
Other languages
English (en)
Other versions
KR20080076404A (ko
Inventor
김훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070016257A priority Critical patent/KR100929631B1/ko
Publication of KR20080076404A publication Critical patent/KR20080076404A/ko
Application granted granted Critical
Publication of KR100929631B1 publication Critical patent/KR100929631B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 모스펫 소자의 제조방법을 개시한다. 개시된 본 발명의 방법은, 실리콘기판 상에 게이트 절연막, 게이트 도전막 및 게이트 하드마스크막을 형성하는 단계와, 상기 게이트 하드마스크막과 게이트 도전막을 식각하여 상기 게이트 절연막을 노출시키는 단계와, 상기 실리콘기판이 노출되도록 게이트 절연막을 과도 식각하는 단계와, 상기 게이트 절연막이 과도 식각된 기판 결과물에 대해 SEG 공정을 수행하여 상기 기판 결과물 상에 선택적으로 에피 실리콘막을 형성하는 단계 및 상기 에피 실리콘막을 산화시키는 단계를 포함하는 것을 특징으로 한다.

Description

모스펫 소자의 제조방법{Method of manufacturing MOSFET device}
도 1은 종래의 기술에 따른 문제점을 보여주는 모스펫 소자의 단면도.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 모스펫 소자의 제조방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
210: 실리콘기판 230: 게이트 절연막
235: 에피 실리콘막 236: 산화 처리된 에피 실리콘막
248: 폴리실리콘막 249: 금속계열의 막
250: 게이트 도전막 260: 게이트 하드마스크막
본 발명은 모스펫 소자의 제조방법에 관한 것으로, 보다 상세하게는, 안정적인 게이트 절연막을 형성하여 소자의 리프레쉬 특성을 향상시킬 수 있는 모스펫 소자의 제조방법에 관한 것이다.
최근 개발되는 고집적 모스펫 소자의 디자인 룰이 급격히 감소됨에 따라 그에 대응하는 셀 트랜지스터의 채널길이도 매우 감소되고 있는 실정이다. 그 결과, 최근 소자의 개발 공정에 있어서, 가장 중요한 사항으로 캐패시터(capacitor)의 리프레쉬(refresh) 시간을 개선하여 데이타 유지 시간(data retention time)을 증가시킬 수 있는 모스펫 소자의 구현이 진행되고 있다.
특히, 디램(DRAM)과 같은 휘발성 메모리 소자의 경우는 주기적인 리프레쉬는 소자의 제조 공정에서 대단히 중요한 역할을 하고 있으며, 이러한 사항은 소자의 개발에서 양산으로 이관되는 시점에 있어서 대단히 중요한 역할을 한다.
일반적으로, 데이타 유지 시간은 여러 가지 공정의 파라미터(parameter)에 많은 영향을 받고 있는데, 가장 많은 영향을 받는 부분은 게이트 절연막의 특성에 많은 영향을 받고 있는 실정이다.
특히, 게이트 식각 공정 중에서 과도 식각(over etch)을 진행함에 따라, 도 1에 도시된 바와 같이, 게이트 절연막(130) 부분이 식각 데미지(etch damage)를 받게 되는데, 이와 같이, 데미지를 받은 게이트 절연막 부분은 전자-홀(electron-hole)을 쉽게 생성하는 결함 원인(defect source)으로 작용하여 캐패시터(capacitor)의 누설 전류를 발생시키는 GIDL(Gate induced Drain Laekage) 현상을 유발시켜 소자의 리프레쉬(refresh) 시간을 감소시키고 있다.
미설명된 도면 부호 110은 실리콘기판을, 120은 소자분리막을, 150은 게이트 도전막을, 160은 게이트 하드마스크막을, 170은 게이트를 각각 나타낸다.
본 발명에서는 게이트 절연막의 데미지에 의한 GIDL 현상을 방지하여 소자의 리프레쉬 특성을 향상시킬 수 있는 모스펫 소자의 제조방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘기판 상에 게이트 절연막, 게이트 도전막 및 게이트 하드마스크막을 형성하는 단계; 상기 게이트 하드마스크막과 게이트 도전막을 식각하여 상기 게이트 절연막을 노출시키는 단계; 상기 실리콘기판이 노출되도록 게이트 절연막을 과도 식각하는 단계; 상기 게이트 절연막이 과도 식각된 기판 결과물에 대해 SEG 공정을 수행하여 상기 기판 결과물 상에 선택적으로 에피 실리콘막을 형성하는 단계; 및 상기 에피 실리콘막을 산화시키는 단계;를 포함하는 모스펫 소자의 제조방법을 제공한다.
여기서, 상기 게이트 절연막의 과도 식각은, 상기 실리콘기판 상에 형성된 게이트 절연막 부분이 제거됨과 동시에 상기 게이트 도전막의 안쪽 부분으로 90∼110Å 만큼 리세스되도록 수행하는 것을 포함한다.
상기 게이트 절연막의 과도 식각은, BOE 용액과 D.I Water의 혼합 비율이 300:1인 용액으로 수행하는 것을 포함한다.
상기 에피 실리콘막은 SiH2Cl2과 HCl 가스를 이용해서 형성하는 것을 포함한다.
상기 에피 실리콘막은 15∼25Å 두께로 형성하는 것을 포함한다.
상기 에피 실리콘막의 산화 처리는, 열산화공정으로 수행하는 것을 포함한다.
상기 열산화공정은 800∼900℃의 온도에서 수행하는 것을 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 에피택셜 성장(Seletive Epitaxial Glowth: 이하, SEG) 공정을 수행하여 게이트 물질 식각시 식각 데미지를 받는 게이트 절연막 상에 에피 실리콘막을 형성한 후, 상기 에피 실리콘막을 산화 처리시켜, 이를 통해, 게이트 절연막을 재형성하는 것을 특징으로 한다.
이와 같이, 산화처리된 에피 실리콘막으로 게이트 절연막을 재형성함으로써, 안정적인 게이트 절연막을 형성할 수 있게 되어, 이를 통해, 게이트 물질 식각시 데미지 받은 게이트 절연막으로 인한 GIDL(Gate induced Drain Laekage) 현상을 방지할 수 있게 되어 소자의 리프레쉬 특성을 향상시킬 수 있다.
자세하게는, 도 2a 내지 도 2d를 참조하여 본 발명의 실시예에 따른 모스펫 소자의 제조방법을 설명하기로 한다.
도 2a를 참조하면, 실리콘기판(210) 상에 산화막 계열의 게이트 절연막(230)과 폴리실리콘막(248) 및 금속계열의 막(249)의 적층으로 이루어진 게이트 도전막(250), 그리고, 질화막 계열의 게이트 하드마스크막(260)을 차례로 형성한 후, 상기 게이트 하드마스크막(260)과 게이트 도전막(250)을 식각하여 게이트 절연막(230) 부분을 노출시킨다.
이때, 상기 게이트 하드마스크막(260) 및 게이트 도전막(250) 식각시 게이트 절연막(230)의 일부분에 식각 데미지가 발생하게 된다.
도 2b를 참조하면, 상기 실리콘기판이 노출되도록 게이트 절연막을 BOE 용액과 D.I Water의 혼합 비율이 300:1인 용액으로 식각하여 게이트 하드마스크막(260)과 게이트 도전막(250) 식각시 데미지 받은 게이트 절연막 부분을 포함한 실리콘기판 상에 형성된 게이트 절연막 부분을 제거한다.
이때, 상기 게이트 절연막 식각시 과도 식각(over etch)을 진행하여 게이트 절연막이 게이트 도전막(250)의 안쪽 부분으로 90∼110Å 만큼 리세스(recess) 되도록 수행한다.
도 2c를 참조하면, 상기 게이트 절연막이 과도 식각된 기판 결과물에 대해 SEG 공정을 수행하여 상기 기판 결과물 상에, 바람직하게는, 실리콘기판(210)과 게이트 도전막(250) 부분에 선택적으로 에피 실리콘막(235)을 15∼25Å 두께로 형성한다.
이때, 상기 SEG 공정은 750℃의 온도에서 SiH2Cl2과 HCl 가스를 사용하여 수행한다.
도 2d를 참조하면, 상기 에피 실리콘막(235)에 대해 800∼900℃의 온도에서 열산화공정을 수행하여 상기 에피 실리콘막을 산화처리 시킨다.
이처럼, 상기 산화처리된 에피 실리콘막(236)은 산화막의 특성을 갖게 되면서, 이를 통해, 산화처리된 에피 실리콘막(236)은 게이트 절연막의 역할을 수행하게 되어, 게이트 절연막의 재형성을 이룰 수 있다.
전술한 바와 같이, 본 발명은, 게이트 절연막의 과도 식각을 진행하여 게이트 하드마스크막 및 게이트 도전막 식각시 식각 데미지를 받은 게이트 절연막 부분을 제거하고 나서, SEG 공정을 통해 에피 실리콘막을 형성한 후, 이를 산화처리 시킴으로써, 프레쉬(fresh)한 게이트 절연막의 재형성을 이루게 됨에 따라, 이를 통해, 게이트 물질, 즉, 게이트 하드마스크막과 게이트 도전막의 식각시 식각 데미지를 받은 게이트 절연막에 의한 GIDL 현상을 방지할 수 있게 된다.
따라서, 본 발명은 게이트 절연막의 재형성으로 인해 GIDL 현상을 방지하게 되면서 소자의 리프레쉬 특성을 향상시킬 수 있게 된다.
결과적으로, 본 발명은 SEG 공정 및 열산화공정을 통하여 게이트 절연막을 재형성함에 따라, 게이트 물질 식각시 게이트 끝단 부분의 게이트 절연막에 발생된 식각 데미지에 의한 현상들을 방지할 수 있게 되어, 이에 따라, 소자의 성능 향상을 기대할 수 있게 된다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정을 차례로 진행하여 본 발명의 실시예에 따른 모스펫 소자를 제조한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은, 게이트 절연막이 과도 식각된 실리콘기판에 대 해 선택적 에피택셜 성장(Seletive Epitaxial Glowth: SEG) 공정을 수행하여 에피 실리콘막을 형성한 후, 상기 에피 실리콘막을 산화 처리시켜, 이를 통해, 게이트 절연막을 재형성함으로써, 안정적인 게이트 절연막을 형성할 수 있게 되어, 게이트 물질 식각시 데미지 받은 게이트 절연막으로 인한 GIDL(Gate induced Drain Laekage) 현상을 방지할 수 있게 되어 소자의 리프레쉬 특성을 향상시킬 수 있다.

Claims (7)

  1. 실리콘기판 상에 게이트 절연막, 게이트 도전막 및 게이트 하드마스크막을 형성하는 단계;
    상기 게이트 하드마스크막과 게이트 도전막을 식각하여 상기 게이트 절연막을 노출시키는 단계;
    상기 실리콘기판이 노출되도록 게이트 절연막을 과도 식각하는 단계;
    상기 게이트 절연막이 과도 식각된 기판 결과물에 대해 선택적 에피택셜 성장(Selective Epitaxial Growth: SEG) 공정을 수행하여 상기 기판 결과물 상에 선택적으로 에피 실리콘막을 형성하는 단계; 및
    상기 에피 실리콘막을 산화시키는 단계;
    를 포함하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 게이트 절연막의 과도 식각은,
    상기 실리콘기판 상에 형성된 게이트 절연막 부분이 제거됨과 동시에 상기 게이트 도전막의 안쪽 부분으로 90∼110Å 만큼 리세스되도록 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 게이트 절연막의 과도 식각은,
    완충된 산화막 식각용액(Buffered oxide Etchant: BOE)과 탈이온수(Deionized Water: D.I Water)의 혼합 비율이 300:1인 용액으로 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 에피 실리콘막은 SiH2Cl2과 HCl 가스를 이용해서 형성하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 에피 실리콘막은 15∼25Å 두께로 형성하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 에피 실리콘막의 산화 처리는,
    열산화공정으로 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
  7. 제 6 항에 있어서,
    상기 열산화공정은 800∼900℃의 온도에서 수행하는 것을 특징으로 하는 모스펫 소자의 제조방법.
KR1020070016257A 2007-02-15 2007-02-15 모스펫 소자의 제조방법 KR100929631B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070016257A KR100929631B1 (ko) 2007-02-15 2007-02-15 모스펫 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070016257A KR100929631B1 (ko) 2007-02-15 2007-02-15 모스펫 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20080076404A KR20080076404A (ko) 2008-08-20
KR100929631B1 true KR100929631B1 (ko) 2009-12-03

Family

ID=39879667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070016257A KR100929631B1 (ko) 2007-02-15 2007-02-15 모스펫 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100929631B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177323B1 (en) 1998-03-02 2001-01-23 Texas Instruments - Acer Incorporated Method to form MOSFET with an elevated source/drain for PMOSFET
KR20020013195A (ko) * 2000-08-11 2002-02-20 윤종용 반도체 장치의 게이트 패턴 형성 방법
KR20040041327A (ko) * 2002-11-11 2004-05-17 삼성전자주식회사 반도체 소자 제조 방법
KR20050045672A (ko) * 2003-11-12 2005-05-17 매그나칩 반도체 유한회사 트렌치 구조의 고전압 트랜지스터 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177323B1 (en) 1998-03-02 2001-01-23 Texas Instruments - Acer Incorporated Method to form MOSFET with an elevated source/drain for PMOSFET
KR20020013195A (ko) * 2000-08-11 2002-02-20 윤종용 반도체 장치의 게이트 패턴 형성 방법
KR20040041327A (ko) * 2002-11-11 2004-05-17 삼성전자주식회사 반도체 소자 제조 방법
KR20050045672A (ko) * 2003-11-12 2005-05-17 매그나칩 반도체 유한회사 트렌치 구조의 고전압 트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
KR20080076404A (ko) 2008-08-20

Similar Documents

Publication Publication Date Title
KR100772114B1 (ko) 반도체 소자의 제조방법
JP5127137B2 (ja) 半導体素子の製造方法
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
US8101486B2 (en) Methods for forming isolated fin structures on bulk semiconductor material
KR100691011B1 (ko) 반도체 소자의 제조방법
JP2007036116A (ja) 半導体装置の製造方法
JP2007027348A (ja) 半導体装置及びその製造方法
CN109950311B (zh) 半导体结构及其形成方法
KR101160036B1 (ko) 반도체 소자의 형성 방법
US9349815B2 (en) Semiconductor structure and a fabricating method thereof
KR100929631B1 (ko) 모스펫 소자의 제조방법
CN109887845B (zh) 半导体器件及其形成方法
CN107706153B (zh) 半导体器件的形成方法
CN105870005B (zh) 半导体结构及其形成方法
US9871113B2 (en) Semiconductor process
KR20060009487A (ko) 반도체 소자의 제조방법
KR101062292B1 (ko) 반도체 소자의 제조방법
KR100825004B1 (ko) 벌브형 리세스 게이트를 갖는 반도체 소자의 제조 방법
JP2008135765A (ja) 半導体装置
JP2006352162A (ja) 半導体装置の製造方法
KR20080002445A (ko) 벌브형 리세스 게이트의 형성방법
JP2007019206A (ja) 半導体装置及びその製造方法
CN118280838A (zh) 半导体制作工艺方法
CN104465380B (zh) 半导体器件的制作方法
KR100781887B1 (ko) 트랜지스터의 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee