KR100928489B1 - 라인 온 글래스형 액정 표시 장치 - Google Patents

Abstract

본 발명은 박형화를 이룰 수 있는 라인 온 글래스형 액정 표시 장치를 제공하는 것이다.

본 발명에 라인 온 글래스형 액정 표시 장치는 다수의 게이트라인들 및 다수의 데이터라인들을 가지는 액정패널과, 상기 데이터라인들에 화소 데이터 전압을 공급하기 위한 다수의 데이터 집적회로들과, 상기 액정패널의 기판 상에 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제1 구동신호를 전송하기 위한 제1 신호라인과, 상기 제1 신호라인과 중첩되게 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제2 구동신호들을 전송하기 위한 다수의 제2 신호라인들을 구비하며, 상기 제1 신호라인과 제2 신호라인은 상기 기판 상에 형성된 절연막을 사이에 두고 중첩되는 것을 특징으로 한다.

Description

라인 온 글래스형 액정 표시 장치{LIQUID CRYSTAL DISPLAY OF LINE-ON-GLASS TYPE}

도 1은 종래 게이트 인쇄 회로 기판이 제거된 액정 표시 장치를 도시한 평면도이다.

도 2는 본 발명의 제1 실시 예에 따른 데이터 인쇄 회로 기판이 제거된 액정 표시 장치를 도시한 평면도이다.

도 3은 도 2에 도시된 라인 온 글래스형 데이터 신호 라인군을 구체적으로 나타내는 평면도이다.

도 4는 도 2에 도시된 라인 온 글래스형 데이터 신호 라인군을 구체적으로 나타내는 단면도이다.

도 5는 도 3 및 도 4에 도시된 LOG형 기준신호라인과 LOG형 고주파신호라인을 상세히 나타내는 단면도이다.

도 6은 본 발명의 제2 실시 예에 따른 데이터 인쇄회로기판이 제거된 액정표시장치에서 데이터 신호라인군을 나타내는 단면도이다.

<도면의 주요부분에 대한 설명>

2,102 : 하부 어레이 기판 4,104 : 상부 어레이 기판

6,106 : 액정 표시 패널 8,108 : 게이트 TCP

10,110 : 게이트 드라이브 IC 12,112 : 데이터 TCP

14,114 : 데이터 드라이브 IC 16,116 : 데이터 PCB

18,118 : FPC 20,120 : 메인 PCB

22,122 : 타이밍 제어부 24,124 : 전원부

본 발명은 액정 표시 장치에 관한 것으로, 특히 박형화를 이룰 수 있는 LOG형 액정 표시 장치에 관한 것이다.

액정 표시 장치는 전계를 이용하여 유전 이방성을 갖는 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여, 액정 표시 장치는 액정셀들이 매트릭스형으로 배열된 액정 표시 패널과, 액정 표시 패널을 구동하기 위한 구동 회로를 구비한다.

액정 표시 패널은 액정셀들이 화소 신호에 따라 광투과율을 조절함으로써 화상을 표시하게 된다.

구동 회로는 액정 표시 패널의 게이트 라인들을 구동하기 위한 게이트 드라이버와, 데이터 라인들을 구동하기 위한 데이터 드라이버와, 게이트 드라이버 및 데이터 드라이버의 구동 타이밍을 제어하기 위한 타이밍 제어부와, 상기 액정 표시 패널과 상기 구동 회로들의 구동에 필요한 전원 신호들을 공급하는 전원부를 구비한다.

데이터 드라이버와 게이트 드라이버는 다수개의 집적회로(Integrated Circuit;이하, IC라 함)들로 분리되어 칩 형태로 제작된다. 집적화된 드라이브 IC들 각각은 TCP(Tape Carrier Package) 상에서 오픈된 IC 영역에 실장되거나 COF(Chip On Film) 방식으로 TCP의 베이스 필름 상에 실장되고, TAB(Tape Automated Bonding) 방식으로 액정 표시 패널과 전기적으로 접속된다. 또한 드라이브 IC는 COG(Chip On Glass) 방식으로 액정 표시 패널 상에 직접 실장되기도 한다. 타이밍 제어부와 전원부는 칩 형태로 제작되어 메인 PCB(Printed Circuit Board) 상에 실장된다.

TCP에 의해 액정 표시 패널과 접속되는 드라이브 IC들은 FPC(Flexable Printed Circuit)와 서브 PCB를 통해 메인 PCB의 타이밍 제어부 및 전원부와 접속된다. 구체적으로, 데이터 드라이브 IC들은 FPC와 데이터 PCB를 통해 메인 PCB에 실장된 타이밍 제어부로부터의 데이터 제어 신호들 및 화소 데이터와, 전원부로부터의 전원 신호들을 공급받게 된다. 게이트 드라이브 IC들은 게이트 FPC와 게이트 PCB를 통해 메인 PCB 상에 실장된 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다.

COG 방식으로 액정 표시 패널에 실장되는 드라이브 IC들은 FPC와 액정 표시 패널에 형성되는 라인 온 글래스(Line On Glass; 이하 LOG라 함)형 신호 라인들을 통해 메인 PCB에 실장된 타이밍 제어부로부터의 제어 신호들 및 화소 데이터와 전원부로부터의 전원 신호들을 공급받게 된다.

최근에는 드라이브 IC들이 TCP를 통해 액정 표시 패널과 접속되는 경우에도 LOG형 신호 라인들을 채택하여 PCB를 제거함으로써 액정 표시 장치가 더욱 박형화되게 하고 있다. 특히, 상대적으로 적은 신호를 전달하는 게이트 PCB를 제거하고 게이트 드라이브 IC들에 게이트 제어 신호들 및 전원 신호들을 공급하는 신호 라인들을 LOG형으로 액정 표시 패널 상에 형성하고 있다. 이에 따라, TCP에 실장된 게이트 드라이브 IC들은 메인 PCB->FPC->데이터 PCB->데이터 TCP->LOG 신호 라인->게이트 TCP를 경유하여 타이밍 제어부로부터의 게이트 제어 신호들과 전원부로부터의 전원 신호들을 공급받게 된다.

구체적으로, 게이트 PCB가 제거된 LOG형 액정 표시 장치는 도 1에 도시된 바와 같이 타이밍 제어부(22)와 전원부(24)를 포함하는 메인 PCB(20)와, FPC(18)를 통해 메인 PCB(20)와 접속된 데이터 PCB(16)와, 데이터 드라이브 IC(14)를 실장하여 데이터 PCB(16)와 액정 표시 패널(6) 사이에 접속된 데이터 TCP(12)와, 게이트 드라이브 IC(10)를 실장하여 액정 표시 패널(6)에 접속된 게이트 TCP(8)를 구비한다.

액정 표시 패널(6)은 하부 어레이 기판(2)과, 상부 어레이 기판(4)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(6)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터 의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.

데이터 드라이브 IC들(14)은 데이터 TCP(12) 및 액정 표시 패널(6)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC들(14)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(14)은 데이터 PCB(16)와 FPC(18)를 통해 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터 데이터 제어 신호, 화소 데이터, 그리고 전원 신호들을 공급받게 된다.

게이트 드라이브 IC들(10)은 게이트 TCP(8) 및 액정 표시 패널(6)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(10)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.

이를 위하여, 메인 PCB(20) 상의 타이밍 제어부(22) 및 전원부(24)로부터의 게이트 제어 신호들과 전원 신호들은 FPC(18)와 데이터 PCB(16)를 경유하여 데이터 TCP(12)에 공급된다. 데이터 TCP(12)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 하부 어레이 기판(2)의 가장자리 영역에 형성된 LOG 신호 라인군(26)를 경유하여 게이트 TCP(8)에 공급된다. 게이트 TCP(12)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 입력 단자들을 통해 게이트 드라이 브 IC(10) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(10)의 출력 단자들을 통해 출력되어 게이트 TCP(8)와 LOG 신호 라인군(26)을 경유하여 다음 게이트 TCP(8)에 실장된 게이트 드라이브 IC(10)로 공급된다.

LOG형 신호라인군(26)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(24)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(22)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.

이와 같이, 종래 게이트 드라이브 IC들(10)에 필요한 게이트제어신호 및 전원신호들을 포함하는 게이트신호를 공급하는 게이트 공급라인의 수가 많지 않기 때문에 그 공급라인을 LOG형태로 액정 표시 패널(6) 상에 형성할 수 있다. 그 결과, 게이트 PCB를 제거할 수 있으므로 액정 표시 장치의 박형화를 이룰 수 있다.

그러나, 게이트 PCB가 제거되어 액정 표시 장치를 다소 박형화할 수 있지만, 데이터 PCB가 존재하므로 여전히 액정표시장치의 박형화가 요구되고 있다.

따라서, 본 발명의 목적은 박형화할 수 있는 LOG형 액정 표시 장치를 제공하는 것이다.

상기 목적을 달성하기 위하여, 본 발명에 따른 라인 온 글래스형 액정 표시 장치는 다수의 게이트라인들 및 다수의 데이터라인들을 가지는 액정패널과, 상기 데이터라인들에 화소 데이터 전압을 공급하기 위한 다수의 데이터 집적회로들과, 상기 액정패널의 기판 상에 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제1 구동신호를 전송하기 위한 제1 신호라인과, 상기 제1 신호라인과 중첩되게 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제2 구동신호들을 전송하기 위한 다수의 제2 신호라인들을 구비하며, 상기 제1 신호라인과 제2 신호라인은 상기 기판 상에 형성된 절연막을 사이에 두고 중첩되는 것을 특징으로 한다.

상기 제2 신호라인은 고주파성분의 신호를 전송하는 것을 특징으로 한다.

상기 제2 신호라인은 데이터 및 클럭신호 중 적어도 어느 하나를 전송하는 것을 특징으로 한다.

상기 제1 신호라인은 그라운드 전원 및 디지털 전원 중 적어도 어느 하나를 공급하는 것을 특징으로 한다.

상기 제2 신호라인들 각각은 동일 폭과 높이를 갖도록 형성되며 인접한 제2 신호라인과 동일 간격을 유지하는 것을 특징으로 한다.

상기 제1 신호라인들은 상기 게이트라인과 동일 금속으로 형성되며, 상기 제2 신호라인들은 상기 데이터라인과 동일 금속으로 형성되는 것을 특징으로 한다.

상기 액정표시장치는 상기 다수의 제2 신호라인들의 외곽에 그들과 인접되게 형성되는 차폐층을 추가로 구비하는 것을 특징으로 한다.

상기 차폐층에는 그라운드전원 및 디지털전원 중 어느 하나가 인가되는 것을 특징으로 한다.

상기 액정표시장치는 상기 게이트라인에 게이트신호를 공급하는 게이트집적회로와, 상기 액정패널 상에 형성되어 상기 게이트집적회로에서 필요로 하는 구동신호를 공급하는 제3 신호라인을 추가로 구비하는 것을 특징으로 한다.

상기 액정표시장치는 상기 데이터 집적 회로를 구동하기 위한 전원 신호를 생성하는 전원공급부와, 상기 데이터 집적 회로를 제어하기 위한 데이터 제어신호를 생성하는 타이밍 제어부를 추가로 구비하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 2 내지 도 6을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 2는 본 발명에 따른 LOG형 액정표시장치를 나타내는 도면이다.

도 2를 참조하면, 본 발명에 따른 LOG형 액정표시장치는 타이밍 제어부(122)와 전원부(124)를 포함하는 메인 PCB(120)와, 데이터 드라이브 IC(114)를 실장하여 액정 표시 패널(106) 사이에 접속된 데이터 TCP(112)와, 게이트 드라이브 IC(110)를 실장하여 액정 표시 패널(106)에 접속된 게이트 TCP(108)를 구비한다.

메인 PCB의 전원부(124)는 시스템 전원부(도시하지 않음)로부터 입력되는 전압을 이용하여 액정표시장치의 구동에 필요한 구동전압들, 예를 들어 게이트 하이 전압(VGH), 게이트 로우 전압신호(VGL), 기준전압(VCC,VCC), 공통전압(VCOM)을 발생하여 데이터 드라이브 IC(114) 및 게이트 드라이브 IC(110) 등에 공급한다.

메인 PCB(120)의 타이밍 제어부(122)는 그래픽 카드로부터의 비디오데이터(R, G, B)를 중계하여 데이터 드라이브 IC(114)에 공급한다. 아울러, 타이밍 제어부(122)는 그래픽카드로부터의 제어신호에 응답하여 데이터 및 게이트 드라이브 IC(114,110)의 타이밍을 제어하기 위한 타이밍 신호들과 제어신호들을 발생하게 된다.

액정 표시 패널(106)은 하부 어레이 기판(102)과, 상부 어레이 기판(104)이 액정을 사이에 두고 접합되어 형성된다. 이러한 액정 표시 패널(106)은 게이트 라인들(GL)과 데이터 라인들(DL)의 교차로 정의되는 영역마다 박막 트랜지스터에 의해 독립적으로 구동되는 액정셀들이 마련된다. 박막 트랜지스터는 게이트 라인(GL)으로부터의 스캔 신호에 응답하여 데이터 라인(DL)으로부터의 화소 신호를 액정셀에 공급한다.

게이트 드라이브 IC들(110)은 게이트 TCP(18) 및 액정 표시 패널(106)의 게이트 패드부를 경유하여 게이트 라인들(GL)과 접속된다. 이러한 게이트 드라이브 IC들(110)은 게이트 하이 전압(VGH)의 스캔 신호를 게이트 라인들(GL)에 순차적으로 공급한다. 또한 게이트 드라이브 IC들(110)은 게이트 하이 전압(VGH)이 공급되는 기간을 제외한 나머지 기간에는 게이트 로우 전압(VGL)을 게이트 라인들(GL)에 공급한다.

이를 위하여, 메인 PCB(120) 상의 타이밍 제어부(122) 및 전원부(124)로부터 의 게이트 제어 신호들과 전원 신호들은 FPC(118)를 경유하여 데이터 TCP(112)에 공급된다. 데이터 TCP(112)를 통해 공급되는 게이트 제어 신호들과 전원 신호들은 하부 어레이 기판(102)의 가장자리 영역에 형성된 LOG형 게이트 신호 라인(126)을 경유하여 게이트 TCP(108)에 공급된다. 게이트 TCP(108)에 공급된 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(110)의 입력 단자들을 통해 게이트 드라이브 IC(110) 내로 입력되어 이용된다. 그리고, 게이트 제어 신호들 및 전원 신호들은 게이트 드라이브 IC(110)의 출력 단자들을 통해 출력되어 게이트 TCP(108)와 LOG형 게이트 신호 라인(126)을 경유하여 다음 게이트 TCP(108)에 실장된 게이트 드라이브 IC(110)로 공급된다.

LOG형 게이트 신호 라인(126)은 통상 게이트 로우 전압(VGL), 게이트 하이 전압 (VGH), 공통 전압(VCOM), 그라운드 전압(GND), 베이스 구동 전압(VCC)과 같이 전원부(미도시)로부터 공급되는 직류 구동 전압들과; 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭 신호(GSC), 게이트 이네이블 신호(GOE)와 같이 타이밍 제어부(미도시)로부터 공급되는 게이트 제어 신호들 각각을 공급하는 신호 라인들로 구성된다.

데이터 드라이브 IC들(114)은 데이터 TCP(112) 및 액정 표시 패널(106)의 데이터 패드부를 경유하여 데이터 라인들(DL)과 접속된다. 이러한 데이터 드라이브 IC들(114)은 화소 데이터를 아날로그 화소 신호로 변환하여 데이터 라인들(DL)에 공급한다. 이를 위하여, 데이터 드라이브 IC들(114)은 FPC(118)를 통해 메인 PCB(120) 상의 타이밍 제어부(122) 및 전원부(124)로부터 데이터 제어 신호, 화소 데이터 및 전원 신호들을 공급받게 된다.

이를 위하여, 메인 PCB(120) 상의 타이밍 제어부(122) 및 전원부(124)로부터의 데이터 제어 신호들, 화소 데이터 및 전원 신호들은 FPC(118)를 경유하여 제1 데이터 TCP(112)에 공급된다. 제1 데이터 TCP(108)에 공급된 데이터 제어 신호들, 화소 데이터 및 전원 신호들은 데이터 드라이브 IC(110)의 입력 단자들을 통해 데이터 드라이브 IC(110) 내로 입력되어 이용된다. 그리고, 데이터 제어 신호들, 화소 데이터 및 전원 신호들은 데이터 드라이브 IC(110)의 출력 단자들을 통해 출력되어 데이터 TCP(108)와 LOG형 데이터 신호 라인(126)을 경유하여 다음 데이터 TCP(108)에 실장된 데이터 드라이브 IC(110)로 공급된다.

LOG형 데이터 신호라인은 전원부(124)에서 생성된 아날로그 전압(VDD), 디지털 전원(VCC), 공통전압(VCOM), 그라운드 전압(GND)과 같은 구동전압들과; 타이밍제어부(122)에서 생성된 소스 스타트 펄스(SSP), 소스 출력 이네이블(SOE), 극성 제어 신호(POL), 소스 쉬프트 클럭(SSC) 등과 같은 데이터 제어 신호들과; 타이밍 제어부(122)에서 정렬된 화소 데이터들을 각각을 공급하는 신호라인들로 구성된다.

여기서, 아날로그 전압(VDD), 디지털 전원(VCC), 공통전압(VCOM), 그라운드 전압(GND)과 같은 구동전압들을 공급하는 제1 LOG 데이터 신호라인들(94)은 도 3에 도시된 바와 같이 액정 표시 패널에 형성된 게이트라인(GL)과 동일금속인 게이트금속으로 액정 표시 패널의 하부기판(90) 상에 형성된다. 특히, 그라운드전압(GND) 또는 디지털 전원(VCC)을 공급하는 LOG형 기준신호라인들(80)은 도 3 및 도 4에 도 시된 바와 같이 상대적으로 넓은 폭으로 형성되어 제2 LOG형 데이터신호라인들(96) 중 고주파성분의 신호를 공급하는 LOG형 고주파 신호라인들(82)과 중첩되도록 형성된다.

그리고, 저주파제어신호, 감마신호, 화소데이터, 클럭신호 등을 공급하는 제2 LOG형 데이터 신호라인들(96)은 게이트절연막(92)이 형성된 하부기판(90) 상에 액정표시패널에 형성된 데이터라인(DL)과 동일금속인 데이터금속으로 형성된다. 이들의 부식을 방지하기 위해 이들을 덮도록 보호막(98)이 형성된다.

제2 LOG형 데이터신호라인들(96) 중 고주파성분을 포함하는 신호, 예를 들어 화소데이터 및 클럭신호 중 적어도 어느 하나를 공급하는 LOG형 고주파 신호라인들(82)은 수학식1을 만족하도록 5에 도시된 바와 같이 LOG형 기준신호라인(80)과 게이트절연막(92)을 사이에 두고 중첩되도록 형성되어 그들 각각의 임피던스(Z)가 동일하다. 여기서, h는 게이트절연막(92)의 두께, w는 제2 LOG 고주파 신호라인(82)의 폭, ε: 게이트절연막(92)의 유전율, t는 제2 LOG 고주파 신호라인(82)의 두께를 각각 나타낸다.

이에 따라, LOG형 데이터 신호라인들(98,94) 사이에서의 신호간섭 및 전자기적 차폐(Electro Magnetic Interference ; 이하 "EMI"라 함)를 방지할 수 있다.

또한, 제2 LOG 데이터 신호라인들(98) 중 고주파성분을 포함하고 있는 신호 들을 전송하는 LOG형 고주파신호라인(82)은 제1 LOG형 데이터신호라인 중 LOG형 기준신호라인(80)과 중첩되게 형성된다. 이에 따라, LOG형 기준신호라인(80)과 LOG형 고주파신호라인(82) 간에는 캐패시터가 형성된다. 이 캐패시터에 의해 제2 LOG 데이터 전송라인들로부터의 고주파 성분인 EMI 신호를 바이패스시킴으로써 EMI가 현전하게 감소하게 된다.

도 6은 본 발명의 제2 실시 예에 따른 LOG형 액정표시장치를 나타내는 단면도이다.

도 6을 참조하면, 본 발명의 제2 실시 예에 따른 LOG 형 액정표시장치는 도 2 내지 도 4에 도시된 액정표시장치와 비교하여 전자파 차폐층(88)을 추가로 구비하는 것을 제외하고는 동일한 구성요소를 구비한다.

전자파 차폐층(88)은 LOG형 고주파 신호라인(82)의 외곽에 위치하여 그라운드 전압(GND) 또는 디지털 전압(VCC)이 공급된다. 이 전자파 차폐층(88)과 LOG형 고주파 신호라인(82) 간에는 캐패시터가 형성된다. 이 캐패시터에 의해 LOG형 고주파 신호라인(82)들로부터의 고주파 성분인 EMI 신호를 바이패스시킴으로써 EMI가 현전하게 감소하게 된다.

또한, LOG형 기준신호라인(80)과 다수의 LOG형 고주파 신호라인(82)은 게이트절연막(92)을 사이에 두고 중첩되게 형성된다. 이 때, LOG형 고주파신호라인들(82)은 서로 동일 폭과 높이를 가지며 각 LOG 형 고주파 신호라인들(82)은 인접한 LOG형 고주파 신호라인(82)과 동일 간격을 유지하게 형성된다. 이에 따라, LOG형 고주파 신호라인들(82)은 수학식1을 만족하여 그들 각각의 임피 던스(Z)가 동일하다.

이에 따라, LOG형 데이터 신호라인들 사이에서의 신호간섭 및 전자기적 차폐(Electro Magnetic Interference ; 이하 "EMI"라 함)를 방지할 수 있다.

한편, 제2 LOG형 데이터신호라인들(92) 중 저주파신호를 공급하는 LOG형 저주파 신호라인도 LOG형 고주파 신호라인(82)과 함께 LOG형 기준신호라인들(80)과 게이트절연막(92)을 사이에 두고 수학식 1을 만족하도록 형성될 수 있다.

또한, 본 발명에서 제1 LOG형 데이터신호라인들을 게이트라인과 동일한 게이트금속으로 형성하고, 제2 LOG형 데이터신호라인들을 데이터라인과 동일한 데이터금속으로 형성하는 것으로 한정하였지만 이외에도 제1 LOG형 데이터신호라인들을 데이터금속으로 형성할 수 있고, 제2 LOG형 데이터신호라인들을 화소전극과 동일금속으로 형성할 수 있다.

상술한 바와 같이, 본 발명에 따른 LOG형 액정 표시 장치는 기준전압이 공급하는 제1 LOG형 신호라인과 고주파성분을 포함하는 구동신호를 공급하는 제2 LOG형 신호라인을 절연되게 중첩되어 형성된다. 또한, 제2 LOG 형 신호라인들 각각은 동일한 임피던스를 유지하도록 형성된다. 이에 따라, 제2 LOG 형 신호라인들로부터의 EMI가 제1 LOG형 신호라인들로 바이패스되게 됨으로써 EMI가 감소하게 된다.

또한, 제2 LOG 형 신호라인의 외곽에 전자파 차폐층이 형성됨으로써 제2 LOG형 신호라인들로부터의 EMI 신호가 바이패스됨으로써 EMI가 감소하게 된다.

뿐만 아니라, 게이트 PCB와 데이터 PCB가 제거되므로 액정표시장치의 박형화를 이룰 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (10)

1. 다수의 게이트라인들 및 다수의 데이터라인들을 가지는 액정패널과,

   상기 데이터라인들에 화소 데이터 전압을 공급하기 위한 다수의 데이터 집적회로들과,

   상기 액정패널의 기판 상에 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제1 구동신호를 전송하기 위한 제1 신호라인과,

   상기 제1 신호라인과 중첩되게 형성되며 상기 데이터 집적회로들 사이에 연결되어 상기 데이터 집적회로들에 제2 구동신호들을 전송하기 위한 다수의 제2 신호라인들을 구비하며,

   상기 제1 신호라인과 제2 신호라인은 상기 기판 상에 형성된 절연막을 사이에 두고 중첩되는 것을 특징으로 하는 액정표시장치.
2. 제 1 항에 있어서,

   상기 제2 신호라인은 고주파성분의 신호를 전송하는 것을 특징으로 하는 액정표시장치.
3. 제 2 항에 있어서,

   상기 제2 신호라인은 데이터 및 클럭신호 중 적어도 어느 하나를 전송하는 것을 특징으로 하는 액정표시장치.
4. 제 1 항에 있어서,

   상기 제1 신호라인은 그라운드 전원 및 디지털 전원 중 적어도 어느 하나를 공급하는 것을 특징으로 하는 액정표시장치.
5. 제 1 항에 있어서,

   상기 제2 신호라인들 각각은 동일 폭과 높이를 갖도록 형성되며 인접한 제2 신호라인과 동일 간격을 유지하는 것을 특징으로 하는 액정표시장치.
6. 제 1 항에 있어서,

   상기 제1 신호라인들은 상기 게이트라인과 동일 금속으로 형성되며,

   상기 제2 신호라인들은 상기 데이터라인과 동일 금속으로 형성되는 것을 특징으로 하는 액정표시장치.
7. 제 1 항에 있어서,

   상기 다수의 제2 신호라인들의 외곽에 그들과 인접되게 형성되는 차폐층을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
8. 제 7 항에 있어서,

   상기 차폐층에는 그라운드전원 및 디지털전원 중 어느 하나가 인가되는 것을 특징으로 하는 액정표시장치.
9. 제 1 항에 있어서,

   상기 게이트라인에 게이트신호를 공급하는 게이트집적회로와,

   상기 액정패널 상에 형성되어 상기 게이트집적회로에서 필요로 하는 구동신호를 공급하는 제3 신호라인을 추가로 구비하는 것을 특징으로 하는 액정표시장치.
10. 제 1 항에 있어서,

    상기 데이터 집적 회로를 구동하기 위한 전원 신호를 생성하는 전원공급부와,

    상기 데이터 집적 회로를 제어하기 위한 데이터 제어신호를 생성하는 타이밍 제어부를 추가로 구비하는 것을 특징으로 하는 액정표시장치.

Images