KR100925122B1 - 세라믹 후막기판의 제조방법 및 이를 이용한 모듈 - Google Patents

세라믹 후막기판의 제조방법 및 이를 이용한 모듈 Download PDF

Info

Publication number
KR100925122B1
KR100925122B1 KR1020070110769A KR20070110769A KR100925122B1 KR 100925122 B1 KR100925122 B1 KR 100925122B1 KR 1020070110769 A KR1020070110769 A KR 1020070110769A KR 20070110769 A KR20070110769 A KR 20070110769A KR 100925122 B1 KR100925122 B1 KR 100925122B1
Authority
KR
South Korea
Prior art keywords
ceramic
resin
thick film
film substrate
manufacturing
Prior art date
Application number
KR1020070110769A
Other languages
English (en)
Other versions
KR20090044612A (ko
Inventor
신효순
여동훈
김종희
김효태
구은회
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020070110769A priority Critical patent/KR100925122B1/ko
Publication of KR20090044612A publication Critical patent/KR20090044612A/ko
Application granted granted Critical
Publication of KR100925122B1 publication Critical patent/KR100925122B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0067—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto an inorganic, non-metallic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Laminated Bodies (AREA)

Abstract

본 발명은 세라믹 후막기판의 제조방법에 관한 것이다.
본 발명에 의하면, 세라믹 후막기판은 세라믹스 분체에 열경화성 수지를 함침시킨 후 이를 경화시켜 복합체를 형성함으로써 별도의 소성없이 제조될 수 있다. 이때, 상기 수지의 양은 15 내지 65 vol%로 됨이 바람직하다. 따라서, 소성을 위한 열처리 공정이 생략되고 무수축을 달성할 수 있어 고집적 적층모듈을 제조하기 위한 미세회로 구현 및 소자 내장화를 위한 이종소재 접합에 매우 적합하다. 또한, 이러한 후막 기판은 일종의 복합체의 형태로 되어 세라믹스 고유의 유전특성을 그대로 유지할 뿐만 아니라 그 고유의 취성이 줄어들어 충격에 강한 우수한 특성을 지닌다. 또한, 열처리 공정이 배제되므로 고집적 적층모듈의 제조비용이 저감된다.
무소성세라믹스, 수지, 복합체, LTCC, 스크린인쇄법, 잉크젯

Description

세라믹 후막기판의 제조방법 및 이를 이용한 모듈 {MANUFACTURING METHOD OF CERAMIC THICK FILM SUBSTRATE AND THE MODULE USING THE SAME}
본 발명은 세라믹 후막기판의 제조방법에 관한 것으로, 특히 세라믹스 분체에 수지를 함침시켜 후막 기판을 제조함으로써 소성을 위한 열처리 공정이 생략되어 무수축을 달성할 수 있는 세라믹 후막기판의 제조방법에 관한 것이다. 또한, 본 발명은 상기와 같이 제조된 복수의 무소성 세라믹 후막기판에 각각 전극회로 인쇄 및 비아를 형성하고 이종소재 기판을 적층한 모듈에 관한 것이다.
일반적으로 고온동시소성 세라믹(High Temperature Cofired Ceramic: HTCC)로 분류되는 종래 알루미나(Al2O3) 기판은 전자부품 모듈, 패키지, 기판용 소재 등 후막형 세라믹스 기판 및 모듈로서 주로 사용된다.
그러나, 통상 복수의 후막 기판으로 적층되는 이러한 알루미나 기판은 그 소결이 고온에서나 가능하므로, 상기 적층된 기판상에 인쇄되는 전극의 재료가 상기와 같은 고온에서는 용융되어버리는 금속물질들이 대부분임에도 불구하고, 적층된 알루미나 기판과 각 기판상에 인쇄된 전극을 동시에 소성하기 위해서는 결국 텅스 텐 등의 고온소성용 전극만을 사용하여야 했다. 뿐만 아니라, 상기 전극의 산화를 방지하기 위해서 환원 분위기로 1500℃ 이상의 고온에서 소결되어야 한다.
따라서, 이러한 HTCC는 전자부품의 고주파 응용 분야의 발전과 더불어 상기 텅스텐 전극의 저항이 중요한 단점으로 대두되었고, 또한 고온 분위기 소성의 공정 단가도 중요한 해결 과제 중의 하나로 되었다. 그리하여, 최근에는 이를 해결하기 위한 후막 적층형 모듈화 기술로서 저온동시소성 세라믹(Low Temperature Cofired Ceramic: LTCC)이 개발되고 있다.
이러한 LTCC는 그 소결온도가 비교적 저온이므로, 저온소성용 Cu와 Ag를 내부 전극으로 사용하여 이들과 함께 동시 소성이 가능하다. 즉, Ag 전극을 사용하는 경우에는 900℃ 이하 공기 분위기에서 소성이 가능하고, Cu 전극을 사용하는 경우에는 950℃ 부근에서 환원분위기로 소성이 가능하다. 이와 같이 내부전극과 저온동시소성이 가능한 LTCC 기술은 세라믹스 전자부품과 패키지 등 후막기술을 이용한 부품의 집적화, 복합화, 소형화 및 모듈화에 주로 사용된다.
그러나, 복수의 후막 기판을 적층하여 모듈로 제작되는 LTCC는 최근 기기의 박층 소형화가 급격히 진행됨에 따라 요구되는 인쇄회로 선폭이 매우 작아지고 있으며 또한 층간의 회로연결을 목적으로 하는 비아(via)의 요구되는 개수도 크게 늘어나고 있다. 따라서, 이러한 미세회로를 구현하기 위해서는 회로인쇄공정 및 얼라인(align) 공정의 정밀화와, 소성 시 기판 수축의 균일화 등이 동시에 충족되어야 한다. 특히, 소성 시 기판의 균일한 수축은 세라믹스 분야에서의 필수적인 기술임에도 불구하고 그 제어에는 한계가 있는 것이 현실이며, 또한 비아 개수의 증가에 따른 고집적 모듈의 응력 증가와 강도 약화로 인하여 제품의 품질 문제가 발생하고 있다.
이에, 본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로, 본 발명의 목적은 세라믹스 분체에 수지를 함침시켜 후막 기판을 제조함으로써 소성을 위한 열처리 공정이 생략되고 무수축 및 이종소재 접합을 달성할 수 있는 세라믹 후막기판의 제조방법을 제공하며 또한 이러한 방법을 이용하여 제조되는 모듈을 제공하는 데 있다.
상기 목적을 달성하기 위하여 본 발명의 일 관점에 의한 세라믹 후막기판의 제조방법으로서 세라믹 후막기판은 세라믹스 분체에 수지를 함침시킨 후 이를 경화시켜 소성없이 제조될 수 있다. 이때, 상기 수지의 양은 15 내지 65 vol%로 됨이 바람직하다. 또한, 상기 수지는 열경화성 수지로 되며, 예를 들어 폴리아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지(PPE), 폴리페닐렌설파이드계 수지, 시아네이트 에스테르 수지 및 벤조사이클로부텐(BCB) 중의 어느 하나 이상을 포함할 수 있다. 또한, 상기 세라믹스 분체는 그 입자 크기가 20 내지 1000 nm로 됨이 바람직하며, 예를 들어 Al2O3, SiO2, BaTiO3계 세라믹스, SrTiO3계 세라믹스, PbTiO3계 세라믹스, 페라이트 및 Pb(Zr, Ti)O3계 세라믹스 중의 어느 하나 이상으로 될 수 있다. 또한, 상기 세라믹스 분체는 세라믹 기판, 반도체 기판, Cu 포일 및 폴리머 필름 중의 어느 하나 이상의 상부에 충진될 수 있다.
또한, 본 발명의 다른 일 관점에 의한 세라믹 후막기판의 제조방법에 있어서, 무소성 세라믹스 기판의 제조방법은 세라믹스 분체로 되는 슬러리 또는 페이스트를 제조하고 이를 캐스팅하여 세라믹스 시트를 제조하는 단계와, 열경화성 수지를 솔벤트에 용해시켜 수지용액을 제조하고 이를 상기 세라믹스 시트 상부에 캐스팅하여 함침시키는 단계와, 상기 함침된 수지를 열처리하여 경화시켜 복합체를 형성함으로써 상기 세라믹 후막기판을 완성하는 단계를 포함하여 이루어질 수 있고, 상기 제조방법은 소성단계를 포함하지 않는다.
또한, 본 발명의 또 다른 일 관점에 의한 세라믹 후막기판의 제조방법에 있어서, 무소성 세라믹스 기판의 제조방법은 세라믹스 분체를 솔벤트에 분산하여 세라믹 잉크를 제조하는 단계와, 상기 세라믹 잉크를 잉크젯으로 분사하여 세라믹 막을 형성하는 단계와, 열경화성 수지를 솔벤트에 용해시켜 수지용액을 제조하고 이를 잉크젯으로 상기 세라믹 막 상부에 분사하여 함침시키는 단계와, 상기 함침된 수지를 열처리하여 경화시켜 복합체를 형성함으로써 상기 세라믹 후막기판을 완성하는 단계를 포함하여 이루어질 수 있고, 상기 제조방법은 소성단계를 포함하지 않는다.
또한, 본 발명의 또 다른 일 관점에 의한 세라믹 후막기판을 이용한 모듈은 내부에 하나 이상의 전극과 유전체를 포함하는 하나 이상의 상기 무소성 세라믹 후막기판을 적층하여 제공될 수 있다.
삭제
이상 상술한 바와 같이, 본 발명에 의하면, 세라믹스 분체에 수지를 함침시켜 후막 기판을 제조함으로써 소성을 위한 열처리 공정이 생략되고 무수축을 달성할 수 있어 고집적 적층모듈을 제조하기 위한 미세회로 구현에 매우 적합하다. 또한, 이러한 후막 기판은 일종의 복합체의 형태로 되어 세라믹스 고유의 유전특성을 그대로 유지할 뿐만 아니라 그 고유의 취성이 줄어들어 충격에 강한 우수한 특성을 지닌다. 또한, 열처리 공정이 배제되므로 고집적 적층모듈의 제조비용이 저감된다.
이하, 본 발명을 상세히 설명한다.
본 발명의 바람직한 일 구현예에 의하면, 고밀도 충전된 세라믹스 분체를 형성하고 이에 수지(resin)를 함침시킨 후, 상기 수지를 경화시킴으로써 세라믹 후막 기판이 제조될 수 있다. 이로써, 상기 세라믹스의 소성을 위한 고온 열처리가 그 제조공정에서 완전히 배제되어 상기 열처리에 따른 세라믹 기판의 수축이 수반되지 아니한다. 도 1은 본 발명에 의한 세라믹 후막기판의 제조방법을 설명하기 위한 개략도이다.
도 1에 도시되는 바와 같이, 수지(3)를 고밀도로 충전된 상태로 유지되는 세라믹스 분체(1)에 함침시키면, 상기 수지(3)는 상기 세라믹스 분체(1) 내부에 형성되어 있는 기공들(2)을 채우게 되며, 이후 상기 함침된 수지(3)의 경화에 의해 세라믹 후막 기판이 제조된다. 이렇게 제조되는 세라믹스는 일종의 복합체(composite)의 형태로 되어 세라믹스 고유의 유전특성(예를 들어, 낮은 유전손 실)을 그대로 유지할 뿐만 아니라 그 고유의 취성이 줄어들어 충격에 강해진다.
이때, 상기 수지는 세라믹스 분체 내부 기공의 분포를 최소한으로 억제하면서도 세라믹스 분율을 높게 유지하여야 하므로, 15-65vol%로 됨이 바람직하며, 30-50vol%로 됨이 더욱 바람직하다.
또한, 상기 수지는 열경화성 수지로 되며, 폴리아크릴계 수지(polyacrylates resin), 에폭시 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌계 수지(polyphenylene ether resin: PPE), 폴리페닐렌설파이드계 수지(polyphenylenesulfides resin), 시아네이트 에스테르 수지(cyanate Ester resin) 및 벤조사이클로부텐(benzocyclobutene: BCB)에서 하나 이상으로 선택되어 사용될 수 있으며, 또한 이에 한정되지 아니하고 이외에도 통상의 열경화성 수지라면 모두 본 발명에서 사용될 수 있다.
따라서, 상기 열경화 수지는 세라믹스 분체에 함침된 후, 소정의 온도로 열처리되어 경화된다. 이때, 상기 열처리 온도는 수지 물질특성에 따르며, 이는 통상 특정되는 온도범위에서 결정될 수 있다. 예를 들어, BCB 수지의 경우에는 대략 300℃, PPE 수지의 경우에는 대략 140-200℃, 시아네이트 에스테르 수지의 경우에는 대략 140-200℃, 에폭시 수지의 경우에는 대략 140-180℃로 열처리되어 경화된다.
또한, 상기 세라믹스 분체는 입자 크기가 20-1000nm, 바람직하게는 100-700nm, 매우 바람직하게는 300-500nm로 된다. 또한, 본 발명의 일 실시예에서, 상 기 세라믹스 분체의 조성은 기판 조성으로 적합한 Al2O3, SiO2의 어느 하나 이상으로 될 수 있으며, 다른 일 실시예에서는 상기 세라믹스 분체의 조성은 기능성을 부여하기 위하여 BaTiO3계 세라믹스, SrTiO3계 세라믹스, PbTiO3계 세라믹스, 페라이트(ferrite) 세라믹스, Pb(Zr, Ti)O3계 세라믹스 등의 고유전율 조성으로 될 수 있다. 또한, 본 발명은 여기에 한정되지 아니하고 의도되는 특성에 적합한 모든 유전체 조성을 포함할 수 있다.
또한, 상기 세라믹스 분체는 통상적으로 사용되는 세라믹 기판상에, Si 등 반도체 기판상에, Cu 포일상에, 또는 분리되어 제거가능한 PET 필름 등의 폴리머 필름상에 형성될 수도 있다.
또한, 본 발명의 바람직한 일 실시예에 의하면, 상기 세라믹스 분체로 되는 시트(sheet)를 형성하고 이의 상부에 수지를 함침시키는 공정은 통상의 스크린 인쇄법(screen printing)을 이용하여 수행될 수 있다. 이때, 상기 스크린 인쇄법은 슬러리의 웨트코팅법(wet coating), 테이프 캐스팅법(tape casting) 등 통상의 고 충전의 후막을 형성하는 방법으로 적용되는 것을 모두 포함하며, 이에 제한되지 아니한다. 도 2는 본 실시예에서의 스크린 인쇄법을 이용한 무소성 세라믹 기판의 제조방법을 설명하기 위한 개략도이다.
도 2를 참조하며 설명하면, 먼저 세라믹스 분체로 되는 슬러리(slurry) 또는 페이스트(paste)를 제조하고 이를 스크린 인쇄법을 이용하여 캐스팅한 후 건조한다(S201-S202). 이때, 상기 슬러리 및/또는 페이스트는 에폭시 수지, 아크릴 수지, 폴리우레탄, 폴리에스터 수지의 어느 하나 이상의 바인더를 포함할 수 있다. 또한, 상기 슬러리 및/또는 페이스트는 비이온 계면활성제, 양이온 계면활성제, 음이온 계면활성제, 알킬 암모늄염계 공중합체, 알킬올 암모늄염 공중합체, 에스테르 비이온계, 어유(Fish oil), 폴리아크릴레이트의 어느 하나 이상으로 되는 분산제를 포함할 수 있다.
그리고, 소정의 성분으로 되는 수지를 솔벤트에 용해시켜 용액을 제조하고 이를 상기 캐스팅된 세라믹스 분체 시트의 상부에 캐스팅하여 함침시키고 건조한 후(S203-S204), 상기 수지 특성에 적합한 온도로 열처리하여 경화시키면 후막 기판이 제조된다(S205-S206).
또한, 본 발명의 바람직한 다른 일 실시예에 의하면, 상기 세라믹스 분체로 되는 시트를 형성하고 이의 상부에 수지를 함침시키는 공정은 통상의 잉크젯(ink jet)을 이용하여 수행될 수 있다. 도 3은 본 실시예에서의 잉크젯을 이용한 무소성 세라믹 기판의 제조방법을 설명하기 위한 개략도이다.
도 3을 참조하며 설명하면, 먼저 세라믹 분체 입자를 용매에 분산하여 세라믹 잉크(ceramic ink) 조성물을 제조한다(S301). 이때, 상기 세라믹 잉크의 모용매는 디에틸렌글리콜(DiethyleneGlycol: DEG), 포름아미드(Formamide: FA)의 어느 하나 이상으로 되는 건조제어제 수용액으로 될 수 있다. 또한, 상기 세라믹 잉크의 표면장력 제어를 위하여 비이온 계면활성제, 양이온 계면활성제, 음이온 계면활성제, 옥틸알콜(octyl alcohol), 아크릴계 고분자의 어느 하나 이상으로 되는 분산제가 첨가될 수 있다. 또한, 상기 세라믹 잉크는 에폭시 수지, 아크릴 수지, 폴리우 레탄, 폴리에스터 수지의 어느 하나 이상의 바인더를 더 포함할 수 있다. 또한, 상기 세라믹 입자는 0.1-0.7㎛의 범위가 바람직하고, 상기 입자의 농도는 10-15wt%의 범위가 바람직하며 분산제의 농도는 0-2wt%가 바람직하다.
그리고, 상기 세라믹 잉크를 잉크젯으로 분사하여 균일막을 형성한다(S302).
그리고, 소정 성분으로 되는 수지를 솔벤트에 용해시켜 용액을 제조하고 이 용액으로 되는 수지 잉크를 잉크젯으로 상기 균일막 상부에 분사하여 함침시키고 이를 건조시킨다(S303-S304).
이후, 상기 수지 특성에 적합한 온도로 열처리하여 경화시키면 후막 기판이 제조된다(S305-S306).
또한, 본 발명의 바람직한 일 구현예에 의하면, 이상 상술한 바와 같이 제조된 무소성 세라믹 기판은 통상의 고집적 모듈을 제조하는데 사용될 수 있다. 즉, 복수의 무소성 세라믹 기판들 각각에 스크린 인쇄법 또는 잉크젯 방법을 이용하여 전극회로, 기능 열전도성층 등을 인쇄하고 전기적 연결을 위한 비아(via)를 형성한 후, 이들 복수의 무소성 세라믹 기판들을 적층함으로써 모듈이 제조될 수 있다. 또한, 일 실시예에 있어서 상기 모듈은 통상적으로 사용되는 세라믹 기판상에, Si 등 반도체 기판상에, Cu 포일상에, 또는 분리되어 제거가능한 PET 필름 등의 폴리머 필름상에 형성될 수도 있다.
이하, 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하며 상세히 설명한다. 다만, 본 발명이 하술하는 실시예들은 본 발명의 전반적인 이해를 돕기 위하여 제공되는 것이며, 본 발명은 하기 실시예들로만 한정되는 것은 아니다.
실시예 1 ( 무소성 알루미나 후막의 제조)
본 실시예에서는 Al2O3 분말(AES-11)와 폴리머의 함량비를 99:1의 부피비로 하여 알루미나 슬러리를 제조하였다. 이를 위하여, 솔벤트에 에폭시를 Al2O3 대비 부피비 1%로 넣고, 솔벤트 내에 에폭시가 완전히 용해될 때까지 혼합하였다. 그리고, 이 혼합액에 부피비 99%인 Al2O3 분말을 넣은 후, 24시간 동안 볼밀(ball mill)을 이용하여 혼합하였다. 솔벤트로서 아세톤과 에탄올의 8:2 혼합액을 사용하였으며, 분말과의 질량비는 1:1의 비율로 혼합하였다.
제조된 알루미나 슬러리는 Cu 포일의 매트(matte) 면 상에 캐스팅하였다. 캐스팅 두께는 130-200㎛로 변화시키며 실시하였고, 캐스팅 후 90℃ 오븐에서 약 5분간 건조하였다.
그리고, 캐스팅된 알루미나 시트 상에 에폭시를 더블 캐스팅하였다. 솔벤트 대비 20-60wt% 농도로 변화시킨 에폭시 용액을 사용하였으며, 캐스팅된 알루미나 시트보다 200㎛의 블레이드(blade) 간격을 주어 에폭시를 캐스팅하였다. 더블 캐스팅 후, 90℃의 오븐에서 10분간 건조시키고, 170℃의 오븐에서 30분간 경화시켰다. 경화된 샘플의 특성은 주파수 1MHz에서 유전율 4.7, Df 0.009를 나타내었다. 본 실시예에서의 샘플의 형상은 도 4에 나타낸다. 또한, 특히 경화시간이 170℃에서 1시간인 경우(이때, 알루미나 유전층 두께는 대략 50㎛), 유전층 샘플 단면의 전자현미경 사진을 도 5에 나타낸다. 이를 보면, 알루미나 분말 사이에 에폭시 수지가 충분히 함침되어 균일한 복합체를 이루고 있음을 확인할 수 있다.
실시예 2 ( 무소성 알루미나 후막의 제조)
본 실시예에서는 Al2O3 분말(AES-11)과 폴리머의 함량비를 부피비 99:1로 하여 알루미나 슬러리를 제조하였다. 솔벤트에 에폭시를 Al2O3 대비 부피비 1%로 하여 넣은 후, 솔벤트 내에 에폭시가 완전히 용해될 때까지 혼합하였다. 이 혼합액에 부피비 99%인 Al2O3 분말을 넣은 후, 24시간 동안 볼밀을 이용하여 혼합하였다. 아세톤과 에탄올 비 8:2 비율의 솔벤트를 사용하였으며, 분말과의 질량비는 1:1의 비율로 혼합하였다.
그리고, 제조된 알루미나 슬러리를 Cu 포일 상에 캐스팅하였다. 캐스팅 두께는 130-200㎛로 변화시키며 실시하였고, 캐스팅 후 90℃의 오븐에서 약 5분간 건조하였다.
그리고, 캐스팅된 알루미나 시트 상에 BCB 수지(Cyclotene 3022-46)를 더블 캐스팅하였다. 캐스팅된 알루미나 시트보다 120㎛의 블레이드 간격을 주어 에폭시의 캐스팅을 진행하였다. 더블 캐스팅 후, 90℃의 오븐에서 30분간 건조시키고, 300℃의 오븐에서 30분간 경화시켰다. 경화된 샘플에서 Cu 포일을 제거하고 그 양면에 상온 Ag전극을 도포하여 샘플 특성을 측정한 결과 1MHz에서 유전율 3.5, Df 0.0009였다.
실시예 3-5 ( 무소성 알루미나 후막의 제조)
본 실시예들에 있어서 Al2O3 분말을 이용한 페이스트의 제작은 아래 표 1의 조성으로 진행하였다.
표 1
실시예 Al2O3 분말(g) PVB 바인더(g) 분산제(g) (BYK-111) 솔벤트(g) (γ-부티로락톤(Butyrolactone))
3 83.15 0.22 0.83 15.80
4 80.41 1.10 0.80 17.69
5 75.81 2.20 0.76 21.23
본 실시예들 조성에서 만들어진 Al2O3 페이스트는 Cu 포일 상에 400mesh 스크린을 이용하여 인쇄한 결과, 실시예 4 및 5가 양호한 인쇄 특성을 나타내었다. 이에 따라, 실시예 4의 조건으로 인쇄된 Al2O3 층을 90℃의 오븐에서 30분간 건조하였다. 그리고, 솔벤트 대비 60-80wt% 농도로 변화시킨 에폭시 용액을 제조하고 이를 상기 Al2O3 층 상부에 400mesh 스크린을 이용하여 인쇄하였다. 인쇄된 샘플은 90℃의 오븐에서 10분간 건조시킨 후, 170℃의 오븐에서 30분간 경화시켰다. 이렇게 형성된 후막의 전자현미경 사진을 도 6에 나타낸다. 상기 샘플의 상부 에폭시 잔여분을 연마공정으로 제거하고 상부 전극을 형성하여 유전특성을 측정한 결과, 1MHz에서 유전율 5.4, Df 0.007를 나타내었다.
실시예 6 ( 무소성 알루미나 후막의 제조)
본 실시예에서는 Al2O3 입자(AKP-015)를 FA/H2O 용매에 분산 후 밀링을 통하여 잉크 조성물을 제조하였다. 즉, FA 25ml 및 H2O 75ml를 혼합한 건조 제어제 FA/H2O 100ml 에 10-15g 의 Al2O3 입자를 분산한 후, 지르코니아 볼(φ1mm) 200g을 첨가하여 thicky mixer(AR-250) 2000rpm으로 6분간 밀링하였다. 최종 얻어진 조성물은 흰색의 현탁액이었다. 이 잉크 조성물을 잉크젯을 이용하여 이베퍼레이션 방 식으로 Au 하부전극이 형성된 실리콘 와이퍼에 분사한 후, 균일한 막의 형성되었음을 확인하였다. 형성된 Al2O3층 상에 20wt% 에폭시 용액을 제조하여 이를 잉크젯 장비를 이용하여 분사하였고 90℃의 오븐에서 10분간 건조시킨 후, 170℃의 오븐에서 30분간 경화시켰다. 그리고, 에폭시가 함침된 복합체 후막이 형성됨을 확인하였다. 형성된 후막 상에 Ag 페이스트 전극을 형성한 후, 유전특성을 측정한 결과 1MHz에서 유전율 5.7, Df 0.005를 나타내었다.
실시예 7 ( 무소성 알루미나 후막의 제조)
본 실시예에서는 Al2O3 입자를 FA/H2O 용매에 분산시킨 후 밀링을 통하여 제조하였다. 즉, DEG 25ml 및 H2O 75ml를 혼합한 건조 제어제 DEG/H2O 100ml에 10-15 g의 Al2O3 입자를 분산시킨 후, 지르코니아 볼(φ1mm) 200g을 첨가하여 thicky mixer (AR-250) 2000rpm으로 6분간 밀링하였다. 최종 얻어진 조성물은 흰색의 현탁액이 었다. 이 잉크 조성물을 잉크젯을 이용하여 실리콘 와이퍼에 분사한 후, 막이 형성됨을 확인하였다. 상기 막 상부에 실시예 6과 동일한 방법으로 에폭시를 함침시키고 경화시켰다.
실시예 8 ( 무소성 알루미나 후막의 제조)
본 실시예에서는 상기 실시예 6의 Al2O3 잉크 조성물의 보다 효율적인 잉크 분사를 위하여 분사제를 첨가하였다. 즉, FA 25ml 및 H2O 75ml를 혼합한 건조 제어제 FA/H2O 100ml에 BYK-111 0.0, 0.5, 1.0, 1.5, 2.0 wt%를 첨가한 후, 10g의 Al2O3 입자를 분산하였고 이에 지르코니아 볼(φ1mm) 200g을 첨가하여 thicky mixer(AR-250) 2000rpm으로 6분간 밀링하였다. 최종 얻어진 조성물은 흰색의 현탁액이었다. 이 잉크 조성물을 잉크젯을 이용하여 실리콘 와이퍼에 분사한 후, 막이 형성되었음을 확인하였다. 상기 막 상부에 실시예 4와 같은 방법으로 에폭시를 함침시키고 경화시켰다.
실시예 9 ( 무소성 알루미나 후막의 제조 및 이를 이용한 모듈의 제조)
본 실시예에서는 Al2O3 분말을 이용하여 하기 표 2와 같은 조건으로 페이스트를 제조하고 Cu 포일 상에 400mesh 스크린을 이용하여 Al2O3 후막층을 인쇄하였다.
표 2
실시예 Al2O3 분말(g) PVB 바인더(g) 분산제(g) (BYK-111) 솔벤트(g) (γ-부티로락톤(Butyrolactone))
9 80.41 1.10 0.80 17.69
그리고, 그 상부에 솔벤트 대비 70wt% 농도의 에폭시 용액을 재인쇄하고, 90℃의 오븐에서 10분간 건조시킨 후, 170℃의 오븐에서 30분간 경화하여 제1층 유전층을 형성하였다. 이때 형성된 유전층은 25-30㎛의 두께였다.
그리고, 상기 유전층에 레이져 펀칭기를 이용하여 지름 약 100-300㎛의 비아를 형성하였다. 형성된 비아는 비아용 잉크를 이용하여 잉크젯 방식으로 전극을 형성하였다. 비아용 잉크는 20-80nm 크기의 은 나노 입자를 이용하여 제조된 것을 구입하여 사용하였고 제팅(jetting) 장비를 이용하여 비아 위치에 고정하고 장비의 기판을 60℃로 가열건조하면서 반복적으로 잉크를 분사하여 형성하였다. 비아가 형성된 표면에 시험용 패턴을 은 나노 전극 형성용 잉크를 이용하여 형성하였다. 이들을 상온 건조하였고 200℃에서 비아와 전극 패턴을 소결하여 전극이 완전히 형성되게 하였다. 형성된 전극 상에 상기 제1층 유전층과 동일한 방법을 반복하여 제2층 유전층을 형성함으로써 3차원 적층 모듈을 형성하였다.
실시예 10 ( 무소성 알루미나 후막의 제조 및 이를 이용한 모듈의 제조)
본 실시예에서는 실시예 9의 방법으로 형성된 유전층에 200-300㎛의 비교적 큰 직경의 비아에는 은 나노 페이스트를 이용하여 비아 전극을 형성하였고, 비아용 전극은 PCB 일괄적층용 전극(다쯔다사, 일본)을 구입하여 사용하였다. 전극은 비아와 동일한 위치에 패턴이 형성된 SUS 재질의 금속 스크린을 이용하여 스크린 인쇄법으로 진행하였다. 그리고, 비아를 형성한 후, 일반 스크린 인쇄법으로 표면 전극을 인쇄하였다. 이때 사용된 전극은 상용의 비아용 전극(다쯔다사, 일본)에 용제를 혼합하여 점도를 조정한 후 사용하였다. 전극이 형성된 후, 80℃에서 10분간 건조하고 200℃에서 비아와 전극 패턴을 소결하여 전극이 완전히 형성되게 하였다. 형성된 전극 위에 제1층 유전층과 동일한 방법을 반복하여 제2층 유전층을 형성하였다. 상술한 바와 동일한 방법으로 제2층 유전층에 비아와 패턴 전극을 은 나노 전극 페이스트를 이용하여 형성하였고 하부 기판과 제2층 유전층을 형성한 상부 패턴과의 회로 및 전극 연결이 이루어짐을 확인하였다.
실시예 11 ( 무소성 알루미나 후막의 제조 및 이를 이용한 모듈의 제조)
LTCC 기판상에 표면전극을 형성하고 실시예 9의 방법으로 유전층을 형성한 결과, 유전층의 형성이 원활히 이루어짐을 확인하였다. 170℃에서의 유전층의 경화 공정 이후에도 기판과의 접착성이 확보되었다. PET 필름 상에 실시예 9과 같은 방법으로 유전층을 반복 형성하고 상기 형성된 유전층의 두께가 1mm 이상에 도달하고 충분히 경화가 일어난 후, PET 필름의 분리가 가능함을 확인하였다.
이상 기술한 본 발명의 바람직한 실시예들의 특성은 조성분말의 평균입도, 분포 및 비표면적과 같은 분말특성과, 원료의 순도, 불순물 첨가량 및 소결 조건에 따라 통상적인 오차범위 내에서 다소 변동이 있을 수 있음은 해당 분야에서 통상의 지식을 가진 자에게는 지극히 당연하다.
또한, 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 해당 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이고, 이러한 수정, 변경, 부가 등은 특허청구 범위에 속하는 것으로 보아야 한다.
도 1은 본 발명에 의한 무소성 세라믹 후막기판의 제조방법을 설명하기 위한 개략도.
도 2는 본 실시예에서의 스크린 인쇄법을 이용한 무소성 세라믹 후막기판의 제조방법을 설명하기 위한 개략도.
도 3은 본 실시예에서의 잉크젯을 이용한 무소성 세라믹 후막기판의 제조방법을 설명하기 위한 개략도.
도 4는 실시예 1에서 제조된 후막 샘플의 사진.
도 5는 실시예 1에서 제조된 유전층 후막 샘플 단면의 전자현미경 사진.
도 6은 실시예 5에서 제조된 후막의 전자현미경 사진.

Claims (23)

  1. 세라믹 후막기판의 제조방법에 있어서,
    상기 세라믹 후막기판은 세라믹스 분체에 수지를 함침시킨 후 이를 경화시켜 소성없이 제조되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  2. 제1항에 있어서,
    상기 수지의 양은 15 내지 65 vol%로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  3. 제1항 또는 제2항에 있어서,
    상기 수지는 열경화성 수지로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  4. 제3항에 있어서,
    상기 수지는 폴리아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지(PPE), 폴리페닐렌설파이드계 수지, 시아네이트 에스테르 수지 및 벤조사이클로부텐(BCB) 중의 어느 하나 이상으로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  5. 제1항 또는 제2항에 있어서,
    상기 세라믹스 분체의 입자 크기는 20 내지 1000 nm로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  6. 제1항 또는 제2항에 있어서,
    상기 세라믹스 분체는 Al2O3, SiO2, BaTiO3계 세라믹스, SrTiO3계 세라믹스, PbTiO3계 세라믹스, 페라이트 및 Pb(Zr, Ti)O3계 세라믹스 중의 어느 하나 이상으로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  7. 제1항 또는 제2항에 있어서,
    상기 세라믹스 분체는 세라믹 기판, 반도체 기판, Cu 포일 및 폴리머 필름 중의 어느 하나 이상의 상부에 충진되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  8. 세라믹 후막기판의 제조방법에 있어서,
    세라믹스 분체로 되는 슬러리 또는 페이스트를 제조하고 이를 캐스팅하여 세라믹스 시트를 제조하는 단계와;
    열경화성 수지를 솔벤트에 용해시켜 수지용액을 제조하고 이를 상기 세라믹스 시트 상부에 캐스팅하여 함침하는 단계와;
    상기 함침된 수지를 경화시켜 복합체를 형성함으로써 상기 세라믹 후막기판을 완성하는 단계를 포함하고, 상기 제조방법은 소성단계를 포함하지 않는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  9. 제8항에 있어서,
    상기 복합체에서 수지의 양은 15 내지 65 vol%로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  10. 제8항 또는 제9항에 있어서,
    상기 슬러리 또는 페이스트는 에폭시 수지, 아크릴 수지, 폴리우레탄 수지 및 폴리에스터 수지 중의 어느 하나 이상으로 되는 바인더를 포함하는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  11. 제8항 또는 제9항에 있어서,
    상기 슬러리 또는 페이스트는 비이온 계면활성제, 양이온 계면활성제, 음이온 계면활성제, 알킬 암모늄염계 공중합체, 알킬올 암모늄염 공중합체, 에스테르 비이온계, 어유 및 폴리아크릴레이트 중의 어느 하나 이상으로 되는 분산제를 포함하는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  12. 제8항 또는 제9항에 있어서,
    상기 세라믹스 시트는 세라믹 기판, 반도체 기판, Cu 포일 및 폴리머 필름 중의 어느 하나 이상의 상부에 형성되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  13. 세라믹 후막기판의 제조방법에 있어서,
    세라믹스 분체를 솔벤트에 분산하여 세라믹 잉크를 제조하는 단계와;
    상기 세라믹 잉크를 잉크젯으로 분사하여 세라믹 막을 형성하는 단계와;
    열경화성 수지를 솔벤트에 용해시켜 수지용액을 제조하고 이를 잉크젯으로 상기 세라믹 막 상부에 분사하여 함침하는 단계와;
    상기 함침된 수지를 경화시켜 복합체를 형성함으로써 상기 세라믹 후막기판을 완성하는 단계를 포함하고, 상기 제조방법은 소성단계를 포함하지 않는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  14. 제13항에 있어서,
    상기 복합체에서 상기 수지의 양은 15 내지 65 vol%로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  15. 제13항 또는 제14항에 있어서,
    상기 세라믹 잉크는 디에틸렌글리콜(DEG) 및 포름아미드(FA) 중의 어느 하나 이상으로 되는 건조제어제 수용액을 포함하는 것을 특징으로 하는 세라믹 후막기판 의 제조방법.
  16. 제13항 또는 제14항에 있어서,
    상기 세라믹 잉크는 비이온 계면활성제, 양이온 계면활성제, 음이온 계면활성제, 옥틸알콜 및 아크릴계 고분자 중의 어느 하나 이상으로 되는 분산제를 포함하는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  17. 제16항에 있어서,
    상기 분산제의 농도는 0보다 크고 2wt% 이하로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  18. 제13항 또는 제14항에 있어서,
    상기 세라믹 잉크는 에폭시 수지, 아크릴 수지, 폴리우레탄 수지 및 폴리에스터 수지 중의 어느 하나 이상의 바인더를 포함하는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  19. 제13항 또는 제14항에 있어서,
    상기 세라믹 잉크의 세라믹 입자 농도는 10 내지 15 wt%로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  20. 제13항 또는 제14항에 있어서,
    상기 세라믹스 분체의 입자 크기는 0.1 내지 0.7㎛로 되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  21. 제13항 또는 제14항에 있어서,
    상기 세라믹 막은 세라믹 기판, 반도체 기판, Cu 포일 및 폴리머 필름 중의 어느 하나 이상의 상부에 형성되는 것을 특징으로 하는 세라믹 후막기판의 제조방법.
  22. 내부에 하나 이상의 전극과 유전체를 포함한 하나 이상의 세라믹 후막기판이 적층되는 모듈에 있어서,
    상기 세라믹 후막기판은 제1항, 제2항, 제8항, 제9항, 제13항 및 제14항 중의 어느 한 항에 의해 제조된 세라믹 후막기판으로 되는 것을 특징으로 하는 모듈.
  23. 제22항에 있어서,
    상기 모듈은 세라믹 기판, 반도체 기판, Cu 포일 및 폴리머 필름 중의 어느 하나 이상의 상부에 형성되는 것을 특징으로 하는 모듈.
KR1020070110769A 2007-11-01 2007-11-01 세라믹 후막기판의 제조방법 및 이를 이용한 모듈 KR100925122B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110769A KR100925122B1 (ko) 2007-11-01 2007-11-01 세라믹 후막기판의 제조방법 및 이를 이용한 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110769A KR100925122B1 (ko) 2007-11-01 2007-11-01 세라믹 후막기판의 제조방법 및 이를 이용한 모듈

Publications (2)

Publication Number Publication Date
KR20090044612A KR20090044612A (ko) 2009-05-07
KR100925122B1 true KR100925122B1 (ko) 2009-11-04

Family

ID=40855150

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110769A KR100925122B1 (ko) 2007-11-01 2007-11-01 세라믹 후막기판의 제조방법 및 이를 이용한 모듈

Country Status (1)

Country Link
KR (1) KR100925122B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5357982B2 (ja) * 2009-05-25 2013-12-04 韓国セラミック技術院 インクジェット印刷法によるセラミック厚膜製造用セラミックインク
KR101578817B1 (ko) * 2014-07-29 2015-12-21 한국세라믹기술원 세포활성 촉진을 위하여 세라믹 임플란트에 패턴을 형성하는 세라믹 잉크 조성물 및 패턴을 형성하는 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391295A (ja) * 1989-09-01 1991-04-16 Ibiden Co Ltd 多層電子回路基板
JP2000269380A (ja) 1999-03-19 2000-09-29 Nec Corp 多層セラミックチップサイズパッケージ及びその製造方法
JP2005051195A (ja) * 2003-07-16 2005-02-24 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0391295A (ja) * 1989-09-01 1991-04-16 Ibiden Co Ltd 多層電子回路基板
JP2000269380A (ja) 1999-03-19 2000-09-29 Nec Corp 多層セラミックチップサイズパッケージ及びその製造方法
JP2005051195A (ja) * 2003-07-16 2005-02-24 Murata Mfg Co Ltd 積層セラミック電子部品の製造方法

Also Published As

Publication number Publication date
KR20090044612A (ko) 2009-05-07

Similar Documents

Publication Publication Date Title
KR100862537B1 (ko) 세라믹 기판의 제조방법 및 비소성 세라믹 기판
DE69008963T2 (de) Elektronisches Schaltungssubstrat.
JP2001237140A (ja) 積層型セラミック電子部品およびその製造方法ならびにセラミックペーストおよびその製造方法
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
KR20090056039A (ko) 유전체 조성물 및 이를 이용한 적층 세라믹 커패시터내장형 저온동시소성 세라믹 기판
KR20050019214A (ko) 내장형 커패시터용 폴리머/세라믹 복합 페이스트 및 이를이용한 커패시터 제조방법
JP2584911B2 (ja) ガラス−セラミック多層回路基板の製造方法
KR100925122B1 (ko) 세라믹 후막기판의 제조방법 및 이를 이용한 모듈
JP2006248074A (ja) 高誘電率複合基板、高誘電率複合シートおよびこれらの製造方法
JP2001167971A (ja) 積層型セラミック電子部品およびその製造方法
JP4029408B2 (ja) 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法
JP4606115B2 (ja) 多層基板及びその製造方法
KR100800509B1 (ko) 도전성 페이스트 및 다층 세라믹 기판
US6258191B1 (en) Method and materials for increasing the strength of crystalline ceramic
JP2010080866A (ja) 多層配線板及びその製造方法
KR100981299B1 (ko) 무소성 세라믹스 하이브리드 후막기판의 제조방법
JP3554171B2 (ja) 回路基板の製造方法
DE69725933T2 (de) Anorganische Zusammensetzung mit niedriger Brenntemperatur
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
JP5114141B2 (ja) 電子部品およびその製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
KR100611763B1 (ko) 무수축 다층 세라믹 기판 및 그 제조 방법
JP3630021B2 (ja) 結晶化ガラス組成物及びその焼結体、並びに、それを用いた回路基板
JP2007284297A (ja) グリーンシート、これを用いた多層基板およびその製造方法
Chen et al. Cosintering of Ni–Zn–Cu ferrite with low-temperature cofired ceramic substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121009

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131011

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141029

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151026

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161025

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181029

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191021

Year of fee payment: 11