KR100924748B1 - Reflective liquid crystal display and fabrication method of the same - Google Patents

Reflective liquid crystal display and fabrication method of the same Download PDF

Info

Publication number
KR100924748B1
KR100924748B1 KR1020020057420A KR20020057420A KR100924748B1 KR 100924748 B1 KR100924748 B1 KR 100924748B1 KR 1020020057420 A KR1020020057420 A KR 1020020057420A KR 20020057420 A KR20020057420 A KR 20020057420A KR 100924748 B1 KR100924748 B1 KR 100924748B1
Authority
KR
South Korea
Prior art keywords
electrode
line
reflective
gate
liquid crystal
Prior art date
Application number
KR1020020057420A
Other languages
Korean (ko)
Other versions
KR20040025448A (en
Inventor
이동훈
이현규
조소행
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020020057420A priority Critical patent/KR100924748B1/en
Publication of KR20040025448A publication Critical patent/KR20040025448A/en
Application granted granted Critical
Publication of KR100924748B1 publication Critical patent/KR100924748B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133553—Reflecting elements
    • G02F1/133555—Transflectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/09—Function characteristic transflective

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

본 발명은 반사형 액정표시장치에 있어서, 화소영역에 표면이 요철형상인 반사전극을 구성할 때, 데이터 배선과 박막트랜지스터와 게이트 배선의 상부로 연장된 반사전극의 연장부도 표면을 요철로 형성한다.In the reflective liquid crystal display device, when the reflective electrode having a concave-convex surface is formed in the pixel region, the surface of the reflective electrode extending above the data line, the thin film transistor, and the gate line also has a concave-convex surface. .

이와 같은 구성은, 종래에 비해 고휘도와 광시야각을 구현할 수 있는 반사형 액정표시장치를 제작할 수 있다.


With such a configuration, a reflective liquid crystal display device capable of realizing a high brightness and a wide viewing angle can be manufactured.


Description

반사형 액정표시장치용 어레이기판과 그 제조방법{Reflective liquid crystal display and fabrication method of the same} Reflective liquid crystal display array substrate and manufacturing method thereof {Reflective liquid crystal display and fabrication method of the same}             

도 1은 일반적인 반사형 액정표시장치용 액정패널의 구성을 개략적으로 도시한 도면이고,1 is a view schematically showing the configuration of a liquid crystal panel for a general reflective liquid crystal display device,

도 2는 종래에 따른 반사형 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이고,2 is an enlarged plan view schematically showing a part of an array substrate for a reflective liquid crystal display device according to the related art;

도 3과 도 4는 도 2의 Ⅲ-Ⅲ`, Ⅳ-Ⅳ`를 따라 절단한 단면도이고,3 and 4 are cross-sectional views taken along the lines III-III ′ and IV-IV ′ of FIG. 2.

도 5는 본 발명에 따른 반사형 액정표시장치용 어레이기판의 일부를 도시한 평면도이고,5 is a plan view showing a portion of an array substrate for a reflective liquid crystal display device according to the present invention;

도 6a 내지 도 6d와 도 7a 내지 도 7d는 도 5의 Ⅵ-Ⅵ`과 Ⅶ-Ⅶ`을 따라 절단하여, 본 발명의 공정 순서에 따라 도시한 공정 단면도이고,6A to 6D and FIGS. 7A to 7D are cross-sectional views illustrating a process sequence of the present invention, taken along line VI-VI ′ and VIII-VIII of FIG. 5.

도 8은 본 발명의 제 2 예에 따른 반사형 액정표시자치용 어레이기판의 일부를 도시한 평면도이다.
8 is a plan view showing a part of an array substrate for a reflective liquid crystal display autonomous according to a second example of the present invention.

<도면의 주요부분에 대한 부호의 간단한 설명> <Brief description of symbols for the main parts of the drawings>

100 : 기판 102 : 게이트 전극 100 substrate 102 gate electrode                 

106 : 게이트 배선 112 : 액티브층106: gate wiring 112: active layer

116 : 소스 전극 118 : 드레인 전극116: source electrode 118: drain electrode

120 : 데이터 배선 122 : 연결배선120: data wiring 122: connection wiring

124 : 스토리지 제 1 전극 128 : 스토리지 제 2 전극124: storage first electrode 128: storage second electrode

132 : 반사전극
132: reflective electrode

본 발명은 액정표시장치에 관한 것으로, 고휘도와 광시야각을 구현하기 위한 반사형 액정표시장치용 어레이기판과 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device, and to an array substrate for a reflective liquid crystal display device for realizing high brightness and a wide viewing angle, and a manufacturing method thereof.

일반적으로 액정표시장치는 광원의 이용방법에 따라 백라이트를 이용하는 투과형 액정표시 장치와 외부의 광원을 이용하는 반사형 액정표시 장치로 분류할 수 있다. In general, the liquid crystal display may be classified into a transmissive liquid crystal display using a backlight and a reflective liquid crystal display using an external light source according to a method of using a light source.

투과형 액정표시장치는 백라이트를 광원으로 사용하여 전체 전력의 2/3 이상을 소비하는 반면에 반사형 액정표시장치는 백라이트가 필요 없기 때문에 전력 및 배터리 소모를 줄일 수 있다. 그런데 반사형 액정 표시 장치는 외부의 광원이 없기 때문에 휘도가 충분치 않고 명암 대비비가 작다는 문제점이 있다. The transmissive liquid crystal display consumes 2/3 or more of the total power by using the backlight as a light source, whereas the reflective liquid crystal display does not need the backlight, thereby reducing power and battery consumption. However, the reflective liquid crystal display has a problem in that the luminance is not sufficient and the contrast ratio is small because there is no external light source.

명암 대비비를 높이기 위하여 일반적으로 반사형 액정표시장치에서는 블랙매트릭스를 사용하는데, 이러한 블랙매트릭스는 빛이 반사되는 영역을 줄여 휘도를 낮추는 역할을 하게 된다.In order to increase the contrast ratio, a reflective matrix liquid crystal display generally uses a black matrix, which reduces the luminance of the light by reducing the reflection area of the light.

이하, 도 1을 참조하여 일반적인 반사형 액정표시장치의 구성을 개략적으로설명한다.Hereinafter, a configuration of a general reflective liquid crystal display device will be described with reference to FIG. 1.

도 1에 도시한 바와 같이, 액정패널은 제 1 기판(상부기판)(23)과 제 2 기판(하부기판)(6)이 소정 간격 이격하여 합착되어 있고, 상기 제 1 기판(23)과 마주보는 제 2 기판(6)의 일면에는 서로 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(17)과 게이트 배선(5)이 구성되고, 상기 두 배선의 교차지점에는 박막트랜지스터(T)가 구성된다.As shown in FIG. 1, in the liquid crystal panel, a first substrate (upper substrate) 23 and a second substrate (lower substrate) 6 are bonded to each other at a predetermined interval, and face the first substrate 23. On one surface of the second substrate 6, a data line 17 and a gate line 5 defining a pixel region P intersect each other perpendicularly to each other, and a thin film transistor T is formed at an intersection point of the two lines. Is composed.

상기 화소영역(P)에는 박막트랜지스터(T)와 접촉하는 반사전극(화소전극)(18)이 구성된다.In the pixel region P, a reflective electrode (pixel electrode) 18 in contact with the thin film transistor T is formed.

이때, 반사전극(18)을 형성하는 물질로는 도전성과 반사율이 뛰어난 알루미늄(Al)과 이를 포함한 합금형태의 도전성 물질을 주로 사용한다. In this case, as the material for forming the reflective electrode 18, aluminum (Al) having excellent conductivity and reflectance and an alloy-type conductive material including the same are mainly used.

한편, 상기 제 2 기판(6)과 마주보는 제 1 기판(23)의 일면에는 격자형상의 블랙매트릭스(21)와, 격자내부의 오픈부 즉, 상기 화소영역(P)에 대응하는 영역에 컬러필터층(22a,22b,22c)이 구성되고, 컬러필터와 블랙매트릭스를 포함하는 제 1 기판(23)의 전면에는 투명한 공통전극(24)이 구성된다.On the other hand, one surface of the first substrate 23 facing the second substrate 6 has a black matrix 21 having a lattice shape and an open portion inside the lattice, that is, a color corresponding to the pixel area P. Filter layers 22a, 22b, and 22c are formed, and a transparent common electrode 24 is formed on the entire surface of the first substrate 23 including the color filter and the black matrix.

상기 제 1 및 제 2 기판(23,6)의 이격된 공간에는 액정층(20)이 구성된다.The liquid crystal layer 20 is formed in spaced spaces between the first and second substrates 23 and 6.

전술한 바와 같은 구성의 반사형 액정표시장치는 앞서 설명한 바와 같이, 외부의 빛을 이용하기 때문에 고휘도를 구현하는데 한계가 있다.As described above, the reflective liquid crystal display device having the above configuration has a limitation in implementing high luminance because it uses external light.

따라서, 이와 같은 문제점을 해결하기 위해 상기 반사판을 요철형상으로 구 성하여 빛을 산란시키는 방법으로 고휘도를 구현하고자 하였다.Therefore, in order to solve this problem, the reflector is configured to have a high brightness by a method of scattering light by forming a concave-convex shape.

이하, 도 2는 요철형상의 반사전극을 포함하는 반사투과형 액정표시장치용 어레이기판의 구성을 설명한다.2 illustrates a configuration of an array substrate for a reflective transmissive liquid crystal display device including an uneven reflective electrode.

도 2는 종래에 따른 반사투과형 액정표시장치용 어레이기판의 일부를 개략적으로 도시한 확대 평면도이다.2 is an enlarged plan view schematically illustrating a part of an array substrate for a reflective transmissive liquid crystal display device according to the related art.

도시한 바와 같이, 종래에 따른 반사투과형 액정표시장치용 어레이기판(50)은 일 방향으로 소정간격 이격하여 평행하게 연장된 게이트 배선(54)을 형성하고, 상기 게이트 배선(54)과는 수직하게 위치하고 서로 소정간격 평행하게 이격하여 다수의 화소영역(P)을 정의하는 데이터 배선(65)을 형성한다.As shown in the drawing, the array substrate 50 for a reflective transmissive liquid crystal display device according to the related art forms a gate line 54 extending in parallel with a predetermined interval in one direction and is perpendicular to the gate line 54. The data line 65 is formed to define a plurality of pixel regions P by being positioned and spaced apart from each other in parallel with each other.

이때, 상기 게이트 배선(54)은 상하로 이웃한 화소영역(P1과 P3, P2와 P) 중 상부 화소영역으로 소정면적 돌출 연장된 제 1 연장부와 하부의 화소영역으로 소정면적 돌출 연장된 제 2 연장부를 가지며, 상기 화소영역(P,P1,P2,P3)을 지나는 데이터 배선(65)은 상기 게이트 배선(54)과 교차하는 부분에서 소정간격 이격 하여 제 1 라인(65a)과 제 2 라인(65b)으로 분기된 형상이다.In this case, the gate line 54 may include a first extension part protruding a predetermined area from the upper and lower neighboring pixel areas P1 and P3, P2 and P and a predetermined area protruding from the lower pixel area. The data line 65 having two extension portions and passing through the pixel areas P, P1, P2, and P3 may be spaced apart from each other by a predetermined interval at a portion that intersects the gate line 54 and the first line 65a and the second line. It is a shape branched to 65b.

이때, 상기 제 1 연장부는 게이트 전극의 기능을 하고, 제 2 연장부는 스토리지 제 2 전극의 기능을 한다.In this case, the first extension part functions as a gate electrode, and the second extension part functions as a storage second electrode.

상기 분기된 데이터 배선(65)은 각각 이웃한 화소영역(P1과 P2,P3와 P)의 하부에 구성된다. 이때, 분기된 데이터 배선(65a,65b)사이의 이격 영역에 입사된 빛은 액정패널의 하부로 빛이 통과하게 되기 때문에, 상기 데이터 배선(65)에 대응하는 부분에는 블랙매트릭스(미도시)를 형성하지 않아도 좋다. The branched data lines 65 are formed under the adjacent pixel areas P1 and P2, P3 and P, respectively. At this time, the light incident on the spaced area between the branched data lines 65a and 65b passes through the lower portion of the liquid crystal panel, so that a black matrix (not shown) is applied to a portion corresponding to the data line 65. It is not necessary to form.                         

상기 게이트 배선(54)과 데이터 배선(65)의 교차지점에는 상기 게이트 전극(52)과 액티브층(60)과 소스 전극(64)과 드레인 전극(66)을 포함하는 박막트랜지스터(T)가 구성되며, 드레인 전극(66)은 화소영역(P)을 지나 상기 스토리지 제 1 전극(56)의 상부와 이에 연결된 게이트 배선(54)의 일부 상부로 소정면적으로 연장된 스토리지 제 2 전극(70)을 가진다.The thin film transistor T including the gate electrode 52, the active layer 60, the source electrode 64, and the drain electrode 66 is formed at the intersection of the gate line 54 and the data line 65. The drain electrode 66 extends through the pixel region P to the upper portion of the storage first electrode 56 and the upper portion of the gate wiring 54 connected to the storage second electrode 70. Have

상기 스토리지 제 1 전극(56)과 스토리지 제 2 전극(70)은 도시하지는 않았지만 절연막을 사이에 두고 보조 용량부(Cst)를 구성한다.Although not illustrated, the storage first electrode 56 and the storage second electrode 70 form an auxiliary capacitance portion C st with an insulating film interposed therebetween.

전술한 구성에서, 종래에는 상기 박막트랜지스터(T)의 상부와, 보조 용량부(CST)의 상부와, 데이터 배선(65)의 상부에 위치한 반사전극(76)의 표면에는 요철(F)을 형성하지 않았다. 이에 대해 도면을 참조하여 설명한다.In the above-described configuration, conventionally, unevenness F is formed on the top of the thin film transistor T, the top of the storage capacitor C ST , and the surface of the reflective electrode 76 positioned on the data line 65. Did not form. This will be described with reference to the drawings.

이하, 도 3과 4를 참조하여 도 2의 단면구성을 설명한다.Hereinafter, the cross-sectional structure of FIG. 2 will be described with reference to FIGS. 3 and 4.

도 3과 도 4는 각각 도 2의 Ⅲ-Ⅲ`와 Ⅳ-Ⅳ`를 따라 절단한 단면도이다.3 and 4 are cross-sectional views taken along line III-III ′ and IV-IV ′ of FIG. 2, respectively.

도시한 바와 같이, 기판(50) 상에 화소영역(P)이 정의되고, 화소영역(P)의 일측에는 게이트 전극(52), 게이트 전극(52)의 상부에 게이트 절연막(58)을 사이에 두고 액티브층(60)과 오믹 콘택층(62)과, 상기 오믹 콘택층(62)상에는 소정간격 이격된 소스 전극(64)과 드레인 전극(66)을 포함한 박막트랜지스터(T)가 형성된다.As illustrated, the pixel region P is defined on the substrate 50, and the gate electrode 52 is disposed on one side of the pixel region P, and the gate insulating layer 58 is disposed on the gate electrode 52. On the other hand, a thin film transistor T including a source electrode 64 and a drain electrode 66 spaced apart from each other is formed on the active layer 60, the ohmic contact layer 62, and the ohmic contact layer 62.

상기 화소영역(P)의 일측에는 상기 게이트 전극(도 2의 제 1 연장부)과 연결되는 게이트 배선(54)이 위치하는데, 상기 게이트 배선에서 화소영역으로 스토리지 제 1 전극(56)이 형성된다. A gate line 54 connected to the gate electrode (first extension part of FIG. 2) is positioned at one side of the pixel area P, and a storage first electrode 56 is formed in the pixel area from the gate line. .                         

상기 스토리지 제 1 전극(56)의 상부에는 스토리지 제 2 전극(70)이 형성되는데, 이는 상기 드레인 전극(66)에서 화소영역(P)으로 연장된 연결부(68)에서 연장된 구성이다.The storage second electrode 70 is formed on the storage first electrode 56, which extends from the connection portion 68 extending from the drain electrode 66 to the pixel region P.

상기 스토리지 제 1 전극(56)과 스토리지 제 2 전극(70)은 절연막(58)을 사이에 두고 보조 용량부(CST)를 구성한다.The storage first electrode 56 and the storage second electrode 70 form an auxiliary capacitor C ST with an insulating layer 58 therebetween.

상기 박막트랜지스터(T)가 구성된 기판(100)의 전면에는 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나로 보호막(72)을 형성한다.The passivation layer 72 is formed on the entire surface of the substrate 100 including the thin film transistor T by selecting one of a group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ).

상기 보호막(72)은 박막트랜지스터(T)에 구성된 액티브층(60)을 보호하기 위한 것이다.The passivation layer 72 is to protect the active layer 60 formed in the thin film transistor T.

상기 보호막(72)의 상부에 감광성 또는 비 감광성 수지로 상기 화소영역에 대응하는 부분에만 요철(F)이 형성된 수지막(74)이 형성된다.A resin film 74 having unevenness F formed only on a portion of the passivation layer 72 formed of a photosensitive or non-photosensitive resin corresponding to the pixel region is formed.

상기 부분적으로 요철(F)이 형성된 수지막(74)을 따라 반사전극(76)이 구성되는데, 상기 반사전극(76)은 상기 스토리지 제 2 전극(70)과 접촉하면서, 데이터 배선(도 2의 65)의 상부와 게이트 배선(54)의 일부와, 상기 박막트랜지스터(T)의 상부로 연장된 형상이다.The reflective electrode 76 is formed along the resin film 74 in which the unevenness F is partially formed. The reflective electrode 76 is in contact with the storage second electrode 70 and has a data line (refer to FIG. 2). The upper portion of the upper portion 65 and the portion of the gate wiring 54 and the upper portion of the thin film transistor T are formed.

전술한 바와 같은 단면구성에서, 상기 반사전극(76)의 요철(F)은 데이터 배선(도 2의 65)과 게이트 배선(54)의 상부와, 상기 보조 용량부(CST)중 상기 스토리지 제 2 전극(70)과 반사전극(76)이 접촉하는 콘택홀(75)부분에는 요철을 형성하지 않았다.In the cross-sectional configuration as described above, the unevenness F of the reflective electrode 76 is formed on the upper portion of the data line (65 in FIG. 2) and the gate line 54 and the storage capacitor of the storage capacitor C ST . Unevenness was not formed in the portion of the contact hole 75 where the two electrodes 70 and the reflective electrode 76 contacted.

이와 같이, 요철(F)을 화소영역(P)에만 대응하여 존재하도록 한 이유는 요철이 데이터 배선(65)과 박막트랜지스터(T)의 상부로 연장된 연장부에 형성되면 상기 데이터 배선(65)과 반사전극(76)사이와 박막트랜지스터(T)와 반사전극(76) 사이에 발생하는 기생용량의 변동으로 액정패널에 좋지않은 영향을 미치거나, 콘택홀(75)을 형성하는 공정에서 요철패턴의 변형이 발생하기 때문이다.
As such, the reason why the unevenness F is present only in correspondence with the pixel region P is that the unevenness F is formed in the extension portion extending above the data line 65 and the thin film transistor T. Uneven pattern in the process of adversely affecting the liquid crystal panel or forming the contact hole 75 due to variations in the parasitic capacitance generated between the reflective electrode 76 and the thin film transistor T and the reflective electrode 76. This is because a deformation occurs.

전술한 구성에서 가장 문제가 되는 것은 높은 휘도와 광시야각을 확보하는데 한계가 있다는 점이다.The most problem in the above-described configuration is that there is a limit in securing high luminance and wide viewing angle.

그러나, 기생용량의 변동 문제는 상기 수지막의 두께를 충분히 두껍게 도포하여 줌으로서 해겨될 수 있는 것이고, 공정 상 문제들은 공정기술이 발전함에 따라 모두 해결되는 문제들이다. However, the problem of variation in parasitic capacitance can be solved by applying the thickness of the resin film sufficiently thick, and the process problems are all solved as the process technology develops.

본 발명은 반사형 액정패널의 고휘도와 광시약각 문제를 극복하기 위한 목적으로 제안 된 것으로, 상기 반사전극의 연장부 상에 특히, 데이터 배선의 연장부와 박막트랜지스터와 보조 용량부의 상부로 연장된 반사전극의 표면에도 요철을 형성하는 것이다.The present invention has been proposed to overcome the problems of high luminance and optical reagent angle of the reflective liquid crystal panel, and is particularly extended on the extension of the reflective electrode and above the thin film transistor and the auxiliary capacitor. Unevenness is also formed on the surface of the reflective electrode.

이와 같이 하면, 종래에 비해 30% 더 개선된 휘도를 확보할 수 있고 그 만큼 광 시야각 또한 구현할 수 있다.
In this way, 30% more luminance can be obtained than in the related art, and the wide viewing angle can be realized.

본 발명에 따른 반사형 액정표시장치용 어레이기판은 기판과; 상기 기판의 일면에 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장 형성된 게이트 배선과; 상기 게이트 배선과 수직하게 교차하고, 화소영역을 정의하며, 상기 기판의 일끝단에서 제 1 라인과 제 2 라인으로 나뉘어져 상기 게이트배선과 교차되는 부분에셔 연결되는 데이터 배선과; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와; 상기 드레인 전극과 접촉하면서 화소영역에 구성되고 화소영역에 대응하여 표면이 다수의 요철형상인 반사전극에 있어서, 상기 데이터 배선 상부와 게이트 배선 상부와 박막트랜지스터의 상부로 연장된 부분에 대응한 표면도 다수의 미세 요철형상인 반사전극을 포함하는 반사형 액정표시장치용 어레이기판을 제공한다.
이때, 상기 제 1 라인과 제 2 라인은 수평방향으로 이웃한 화소 영역을 각각 지나 수직하게 연장되도록 구성되며, 상기 표면전체가 요철형상인 반사전극은 양측에 위치하는 데이터 배선의 일측 라인을 완전히 덮도록 구성된다.
여기서, 상기 게이트 배선에서 화소영역으로 소정면적 돌출된 제 1 전극과, 상기 드레인 전극에서 화소영역으로 연장되어 제 1 전극의 상부로 연장된 제 2 전극을 더욱 포함하고 이는 보조 용량부를 구성하며, 상기 반사전극은 상기 제 2 전극과 접촉한다.
또한, 상기 반사전극은 알루미늄(Al)과 알루미늄 합금을 포함하는 반사율이 뛰어난 도전성 금속그룹 중 선택된 하나로 구성된다.
또한, 본 발명은 기판의 일면에 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장된 게이트 배선을 형성하는 단계와; 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하며, 상기 기판의 일끝단에서 제 1 라인과 제 2 라인으로 나뉘어져 상기 게이트배선과 교차된는 부분에서 연결되는 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와; 상기 드레인 전극과 접촉하면서 화소영역에 구성되고, 화소영역에 대응하여 표면이 다수의 요철형상인 반사전극에 있어서, 상기 데이터 배선 상부와 게이트 배선의 상부와 박막트랜지스터의 상부로 연장된 부분에 대응한 표면도 다수의 미세 요철형상인 반사전극을 형성하는 단계을 포함하는 반사형 액정표시장치용 어레이기판 제조방법을 제공한다.
이때, 상기 제 1 라인과 제 2 라인은 수평방향으로 이웃한 화소 영역을 각각 지나 수직하게 연장되도록 형성되며, 상기 표면 전체가 요철형상인 반사전극은 양측에 위치하는 데이터 배선의 일측 라인을 완전히 덮도록 형성된다.
또한, 상기 게이트 배선에서 화소영역으로 소정면적 돌출된 제 1 전극과, 상기 드레인 전극에서 화소영역으로 연장되어 제 1 전극의 상부로 연장된 제 2 전극을 더욱 형성하고, 이는 보조 용량부를 형성하며, 상기 반사전극은 상기 제 2 전극과 접촉한다.
여기서, 상기 반사전극은 알루미늄(Al)과 알루미늄 합금을 포함하는 반사율이 뛰어난 도전성 금속그룹 중 선택된 하나로 형성된다. An array substrate for a reflective liquid crystal display device according to the present invention includes a substrate; A gate wiring formed on one surface of the substrate and extending beyond one side of the pixel region adjacent to one direction; A data line crossing the gate line and defining a pixel area, the data line being divided into a first line and a second line at one end of the substrate and intersecting the gate line; A thin film transistor configured at an intersection point of the gate line and the data line, the thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode; A reflective electrode formed in a pixel region in contact with the drain electrode and having a plurality of uneven surfaces corresponding to the pixel region, the surface corresponding to an upper portion of the data line, an upper portion of the gate line, and an upper portion of the thin film transistor. An array substrate for a reflective liquid crystal display device including a plurality of minute uneven reflection electrodes is provided.
In this case, the first line and the second line are configured to extend vertically past the pixel areas adjacent to each other in the horizontal direction, and the reflective electrode having the uneven shape as a whole of the surface completely covers one line of the data line located at both sides. It is configured to.
The semiconductor device may further include a first electrode protruding a predetermined area from the gate line to the pixel area, and a second electrode extending from the drain electrode to the pixel area and extending over the first electrode, which constitutes an auxiliary capacitor. The reflective electrode is in contact with the second electrode.
In addition, the reflective electrode is composed of one selected from the group of conductive metals having excellent reflectivity including aluminum (Al) and an aluminum alloy.
In addition, the present invention includes forming a gate wiring on one surface of the substrate extending beyond one side of the pixel region adjacent in one direction; Forming a data line crossing the gate line to define a pixel area, wherein the data line is divided into a first line and a second line at one end of the substrate and connected to a portion crossing the gate line; Forming a thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode at an intersection point of the gate line and the data line; A reflective electrode formed in a pixel region in contact with the drain electrode and having a plurality of uneven surfaces corresponding to the pixel region, the reflecting electrode corresponding to an upper portion of the data line, an upper portion of the gate line, and an upper portion of the thin film transistor. Provided is a method of manufacturing an array substrate for a reflective liquid crystal display device, the method including forming a reflective electrode having a plurality of fine irregularities on a surface thereof.
In this case, the first line and the second line are formed to extend vertically past each of the adjacent pixel areas in a horizontal direction, and the reflective electrode having the uneven shape as a whole of the surface completely covers one line of the data line located at both sides. It is formed to.
In addition, a first electrode protruding a predetermined area from the gate wiring to the pixel area and a second electrode extending from the drain electrode to the pixel area and extending over the first electrode are further formed, which forms an auxiliary capacitor. The reflective electrode is in contact with the second electrode.
Here, the reflective electrode is formed of one selected from the group of conductive metals having excellent reflectance including aluminum (Al) and an aluminum alloy.

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

삭제delete

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

-- 실시예 -- Example

본 발명의 특징은 상기 반사전극 표면의 요철을 데이터 배선과 박막트랜지스터와 보조 용량부의 상부에 연장된 반사전극의 표면에도 형성하는 것을 특징으로 한다.The present invention is characterized in that the unevenness of the surface of the reflective electrode is formed on the surface of the reflective electrode extending above the data line, the thin film transistor, and the auxiliary capacitor.

도 5는 본 발명에 따른 반사형 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이다.5 is an enlarged plan view illustrating an enlarged portion of an array substrate for a reflective liquid crystal display device according to the present invention.

도시한 바와 같이, 기판(100)의 일 방향으로 서로 평행하게 소정 간격 이격된 다수의 게이트 배선(106)을 구성하고, 이와는 수직하게 교차하여 다수의 화소영 역(P,P1,P2,P3)을 정의하는 다수의 데이터 배선(120)을 형성한다.As shown, a plurality of gate wirings 106 spaced apart from each other in parallel to one another in one direction of the substrate 100 and vertically intersect the plurality of pixel regions P, P1, P2, and P3. A plurality of data wires 120 are defined.

상기 데이터 배선(120)은 기판(100)의 일 끝단에서 제 1 라인(120a)과 제 2 라인(120b)으로 나누어져 구성되며, 서로 평행하게 이웃한 화소영역(P1과 P2, P3 와 P)을 각각 지나 수직하게 연장된 형상이다.The data line 120 is formed by dividing the first line 120a and the second line 120b at one end of the substrate 100, and adjacent pixel areas P1 and P2, P3 and P in parallel with each other. It extends vertically past each of the.

이때, 제 1 라인(120a)과 제 2 라인(120b)은 이와는 수직하게 교차하는 게이트 배선(106)의 상부에서 서로 연결되도록 구성한다.In this case, the first line 120a and the second line 120b are configured to be connected to each other at an upper portion of the gate line 106 perpendicular to the first line 120a and the second line 120b.

그러나, 상기 게이트 배선(106)과 교차하는 부분마다 모두 연결할 필요는 없다.However, it is not necessary to connect all the portions crossing the gate wiring 106.

상기 게이트 배선(106)을 중심으로 수직하게 이웃한 화소영역(P2와 P1,P3와 P4) 중 상기 게이트배선(106)에서 상부의 화소영역에 돌출된 제 1 연장부와, 하부의 화소영역으로 연장된 연장부를 가지는데, 제 1 연장부는 게이트 전극(102)의 기능을 하고 제 2 연장부는 보조 용량부(CST)의 스토리지 제 1 전극(108)의 기능을 한다.A first extension portion protruding from the gate wiring 106 to an upper pixel region among the pixel regions P2, P1, P3, and P4 vertically adjacent to the gate wiring 106, and a lower pixel region; It has an extended extension, wherein the first extension functions as the gate electrode 102 and the second extension functions as the storage first electrode 108 of the storage capacitor C ST .

상기 게이트 전극(102)과, 액티브층(112)과, 상기 데이터 배선(120)과 연결된 소스 전극(116)과 이와는 소정간격 이격된 드레인 전극(118)을 포함하는 박막트랜지스터(T)를 상기 게이트 배선(106)과 데이터 배선(데이터 배선의 제 2 라인)(120)의 교차지점에 구성한다.The thin film transistor T including the gate electrode 102, the active layer 112, the source electrode 116 connected to the data line 120, and a drain electrode 118 spaced apart from the gate is formed in the gate. It constitutes at the intersection of the wiring 106 and the data wiring (second line of the data wiring) 120.

이때, 상기 드레인 전극(118)에서 화소영역(P)을 거쳐 상기 스토리지 제 1 전극(108)의 상부로 연장된 연장부(124)를 구성하며, 이는 보조 용량부(CST)의 스토 리지 제 2 전극으로 사용된다.In this case, an extension portion 124 extending from the drain electrode 118 to the upper portion of the storage first electrode 108 through the pixel region P is formed, which is a storage agent of the storage capacitor C ST . Used as two electrodes.

즉, 상기 스토리지 제 1 전극(108)과 스토리지 제 2 전극(124)과 이들의 사이에 개재한 절연막(유전층)(미도시)이 보조 용량부(CST)를 구성하게 된다.That is, the storage first electrode 108, the storage second electrode 124, and an insulating layer (dielectric layer) (not shown) interposed therebetween constitute the storage capacitor C ST .

편의상, 상기 드레인 전극(118)과 스토리지 제 2 전극(124)을 연결하는 부분을 연결배선(122)이라 칭한다.For convenience, a portion connecting the drain electrode 118 and the storage second electrode 124 is called a connection wiring 122.

상기 박막트랜지스터(T)와, 게이트 배선(106)과 데이터 배선(120)과 보조용량부(CST)가 구성된 각 화소영역(P,P1,P2,P3)마다 표면이 요철형상인 반사전극(132)을 구성하는데, 이는 보조 용량부(CST)의 스토리지 제 2 전극(124)과 접촉하여 드레인 전극(118)으로부터 영상신호를 입력받도록 한다.A reflective electrode having a concave-convex surface on each of the pixel regions P, P1, P2, and P3 including the thin film transistor T, the gate wiring 106, the data wiring 120, and the storage capacitor C ST . 132, which contacts the storage second electrode 124 of the storage capacitor C ST to receive an image signal from the drain electrode 118.

전술한 구성에서, 상기 반사전극의 요철은 종래와 달리 상기 데이터 배선(120)의 상부와 박막트랜지스터(T)와 보조 용량부의 상부에도 더욱 형성한다. In the above-described configuration, the unevenness of the reflective electrode is further formed on the upper portion of the data line 120, the thin film transistor T, and the auxiliary capacitor portion, unlike the conventional art.

이와 같은 구성은 종래와 비교하여 거울 반사영역이 줄고 산란영역이 늘었기 때문에 고휘도와 광시야각을 구현하는 것이 가능하다.Such a configuration can realize high brightness and a wide viewing angle because the mirror reflection area is reduced and the scattering area is increased as compared with the conventional art.

이하, 도 6a 내지 도 6d와 도 7a 내지 도 7d를 참조하여, 본 발명에 따른 반사형 액정표시장치용 어레이기판의 제조공정을 설명한다.6A to 6D and 7A to 7D, a manufacturing process of an array substrate for a reflective liquid crystal display device according to the present invention will be described.

도 6a 내지 도6d와 도 7a 내지 도 7d는 본 발명의 공정 순서에 따라 도시한 공정 단면도이다.6A through 6D and 7A through 7D are cross-sectional views illustrating a process sequence according to the present invention.

먼저, 도 6a와 도 7a에 도시한 바와 같이, 기판(100)상에 게이트전극(102)을 포함하는 게이트배선(106)을 형성한다. First, as shown in FIGS. 6A and 7A, the gate wiring 106 including the gate electrode 102 is formed on the substrate 100.                     

동시에, 상기 게이트 배선(106)에서 소정 면적으로 연장된 스토리지 제 1 전극(108)을 형성한다.At the same time, the storage first electrode 108 extending from the gate wiring 106 to a predetermined area is formed.

이때, 상기 게이트 전극(102)은 게이트 배선(106)을 중심으로 상부로 돌출된 부분이고, 상기 스토리지 제 1 전극(108)은 하부로 돌출 연장된 부분이다.In this case, the gate electrode 102 is a portion protruding upward from the gate wiring 106, and the storage first electrode 108 is a portion protruding downward.

상기 게이트물질은 액정표시장치의 동작에 중요하기 때문에 RC 딜레이(delay)를 작게 하기 위하여 저항이 작은 알루미늄(Al)이 주류를 이루고 있으나, 순수 알루미늄은 화학적으로 내식성이 약하고, 후속의 고온공정에서 힐락(hillock)형성에 의한 배선 결함문제를 야기하므로, 알루미늄 배선의 경우는 알루미늄 배선을 포함한 적층 구조(Al/Mo 또는 Al/Cr)가 적용된다.Since the gate material is important for the operation of the liquid crystal display, aluminum (Al) having a low resistance is mainly used to reduce the RC delay. However, pure aluminum has a weak chemical corrosion resistance, and is healed in a subsequent high temperature process. Since wiring defects are caused by hillock formation, a multilayer structure including aluminum wiring (Al / Mo or Al / Cr) is applied to aluminum wiring.

다음으로, 상기 게이트배선(106)등이 형성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiOx)등이 포함된 무기절연물질그룹 중 선택된 하나를 증착하여 게이트 절연막(110)을 형성한다.Next, the gate insulating layer 110 is deposited by depositing one selected from the group of inorganic insulating materials including silicon nitride (SiN x ), silicon oxide (SiO x ), and the like on the entire surface of the substrate 100 on which the gate wiring 106 and the like are formed. ).

다음으로, 상기 게이트전극(102)상부의 게이트 절연막(110)상에 아일랜드 형태로 적층된 아몰퍼스 실리콘(a-Si:H)인 액티브층(112)(active layer)과 불순물이 포함된 아몰퍼스 실리콘인(n+a-Si:H) 오믹콘택층(114)(ohmic contact layer)을 형성한다.Next, an amorphous layer of amorphous silicon (a-Si: H) and an amorphous silicon including impurities are formed on the gate insulating layer 110 on the gate electrode 102. An (n + a-Si: H) ohmic contact layer 114 is formed.

다음으로, 도 6b와 도 7b에 도시한 바와 같이, 상기 오믹 콘택층(114)상부에 크롬(Cr), 몰리브덴(Mo), 안티몬(Sb), 티타늄(Ti)을 포함한 도전성 금속그룹 중 선택된 하나를 증착한 후 패턴하여, 소스 전극(116)과 드레인 전극(118)과, 상기 소 스 전극(116)에 연결되고 상기 게이트 배선(106)과는 수직하게 교차하여 화소영역(P3,P)을 정의하는 데이터배선(120)을 형성한다.Next, as shown in FIGS. 6B and 7B, one selected from the group of conductive metals including chromium (Cr), molybdenum (Mo), antimony (Sb), and titanium (Ti) on the ohmic contact layer 114. After depositing and patterning, the pixel region (P3, P) is connected to the source electrode 116 and the drain electrode 118, and connected to the source electrode 116 and perpendicularly cross the gate wiring 106. The data line 120 is defined.

동시에, 상기 드레인 전극(118)에서 화소영역(P)으로 연장된 연결배선(122)과, 연결배선(122)에서 상기 스토리지 제 1 전극(108)과 이에 연결된 게이트 배선의 일부 상부로 연장 형성된 스토리지 제 2 전극(124)을 형성한다. 이때, 상기 스토리지 제 1 전극(108)과 스토리지 제 2 전극(124)과 두 전극 사이에 구성된 절연막(110)은 보조 용량인 스토리지 캐패시터(CST)를 구성한다.At the same time, the connection line 122 extending from the drain electrode 118 to the pixel region P, and the storage line extending from the connection line 122 to an upper portion of the storage first electrode 108 and a gate line connected thereto. The second electrode 124 is formed. In this case, the insulating layer 110 formed between the storage first electrode 108, the storage second electrode 124, and the two electrodes constitutes a storage capacitor C ST as a storage capacitor.

이때, 상기 데이터 배선(120)은 기판(100)의 일 측 끝단에서 제 1 라인(120a)과 제 2 라인(120b)으로 나뉘어져 구성되며, 수평 방향으로 이웃한 화소영역(P3,P)으로 연장 형성되며, 게이트 배선(106)과 교차하는 부분(도 5의 K)에서는 제 1 라인(120a)과 제 2 라인(120b)을 서로 연결하여 구성한다.In this case, the data line 120 is divided into a first line 120a and a second line 120b at one end of the substrate 100, and extends to neighboring pixel areas P3 and P in the horizontal direction. The first line 120a and the second line 120b are connected to each other at a portion (K in FIG. 5) that intersects the gate wiring 106.

제 1 라인(120a)와 제 2 라인(120b)의 연결부는 상기 게이트 배선(미도시)과 중첩되도록 구성하며, 게이트 배선(미도시)과 교차하는 부분마다 이 두 배선을 모두 연결할 필요는 없다.The connecting portion of the first line 120a and the second line 120b is configured to overlap the gate line (not shown), and it is not necessary to connect both wires at portions crossing the gate line (not shown).

다음으로, 상기 소스 및 드레인 전극(116,118)이 구성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함한 무기절연물질 그룹 중 선택된 하나를 증착하여 제 2 절연막인 보호막(126)을 형성한다.Next, a protective film which is a second insulating film is deposited by depositing one selected from the group of inorganic insulating materials including silicon nitride (SiN x ) and silicon oxide (SiO 2 ) on the entire surface of the substrate 100 including the source and drain electrodes 116 and 118. 126 is formed.

상기 보호막(126)은 오믹 콘택층(114) 사이로 노출된 액티브층(112)을 보호하기 위한 목적으로 형성한다. The passivation layer 126 is formed to protect the active layer 112 exposed between the ohmic contact layer 114.                     

다음으로 도 6c, 도 7c에 도시한 바와 같이, 상기 소스 및 드레인 전극(116,118)이 형성된 기판(100)의 전면에 감광성 또는 비감광성 수지를 도포한 수지막(128)을 패턴하여, 기판(100)의 전면에 대해 반구 형상의 요철(F)을 형성한다.Next, as shown in FIGS. 6C and 7C, the substrate 100 is patterned by patterning the resin film 128 coated with photosensitive or non-photosensitive resin on the entire surface of the substrate 100 on which the source and drain electrodes 116 and 118 are formed. The hemispherical irregularities F are formed on the entire surface of the?).

이때, 감광성 수지는 현상 공정을 통해, 상기 비감광성 수지는 사진식각공정In this case, the photosensitive resin is subjected to a developing process, and the non-photosensitive resin is a photolithography process.

을 통해 패턴할 수 있는데, 일차로 패턴된 요철의 형상은 단면적으로 사각형상이나 이것에 열을 가하면 수지의 표면이 녹아 내려 반구형상이 된다.It can be patterned through, the shape of the first pattern of irregularities is cross-sectional in the cross-sectional shape, but when heat is applied to it, the surface of the resin is melted to become hemispherical.

연속하여, 상기 요철형상의 수지막(128)을 패턴하여 상기 제 2 스토리지 전극(124)의 일부가 노출되도록 콘택홀(130)을 형성한다.Subsequently, the concave-convex resin film 128 is patterned to form a contact hole 130 to expose a portion of the second storage electrode 124.

다음으로 도 6d와 도 7d에 도시한 바와 같이, 상기 반구형상의 요철이 형성된 기판(100)의 전면에 알루미늄(Al)과 같이 반사율과 도전성이 뛰어난 금속을 증착하여, 상기 화소영역(P,P3)에서 상기 데이터 배선 중 일 측 라인(P3에 대응하는 반사전극은 120a에 연장, P에 대응하는 반사전극은 120b에 연장)과 게이트 배선(106)의 일부 상부로 연장되고 상기 노출된 제 2 스토리지 전극(124)과 접촉하는 반사전극(132)을 형성한다.Next, as illustrated in FIGS. 6D and 7D, metal having excellent reflectivity and conductivity, such as aluminum (Al), is deposited on the entire surface of the substrate 100 on which the hemispherical irregularities are formed, and thus the pixel regions P and P3. In the data line, one side line (the reflecting electrode corresponding to P3 extends to 120a and the reflecting electrode corresponding to P extends to 120b) and the upper portion of the gate wiring 106 are extended and the exposed second storage electrode A reflective electrode 132 is formed in contact with 124.

전술한 바와 같은 방법으로 제작된 반사형 액정표시장치용 어레이기판은, 상기 반사전극(132)에 대응하는 모든 부분에 요철을 형성하였기 때문에 기존에 비해 휘도가 30% 이상 증가하는 효과를 얻을 수 있고 시야각 또한 개선되는 특징이 있다. Since the array substrate for the reflective liquid crystal display device manufactured by the above-described method has irregularities formed on all portions corresponding to the reflective electrode 132, the luminance can be increased by 30% or more. The viewing angle is also characterized by an improvement.

전술한 바와 같은 구성은 일반적인 반사투과형 액정표시장치용 어레이 기판 의 구성에 적용 가능하다.The configuration as described above is applicable to the configuration of an array substrate for a general reflection type liquid crystal display device.

이하, 제 2 실시예를 통해 본 발명에 제 2 실시예에 따른 액정표시장치용 어레이기판의 구성을 설명한다.
Hereinafter, the configuration of an array substrate for a liquid crystal display device according to a second embodiment of the present invention will be described with reference to the second embodiment.

-- 제 2 실시예 --Second Embodiment

도 8은 본 발명의 제 2 실시예에 따른 반사형 액정표시장치용 어레이기판의 구성을 개략적으로 도시한 평면도이다.8 is a plan view schematically showing the configuration of an array substrate for a reflective liquid crystal display device according to a second embodiment of the present invention.

도시한 바와 같이, 기판(200) 상에 일 방향으로 소정간격 이격된 게이트 배선(202)과, 이와는 수직하게 교차하여 화소영역(P)을 정의하는 데이터 배선(212)을 형성하다.As shown in the drawing, a gate line 202 spaced at a predetermined interval in one direction from the substrate 200 and a data line 212 defining a pixel area P are perpendicularly intersected with each other.

상기 두 배선의 교차지점에는 게이트 전극(204)과 액티브층(206)과 소스 및 드레인 전극(208,210)을 포함하는 박막트랜지스터(T)가 구성된다.The thin film transistor T including the gate electrode 204, the active layer 206, and the source and drain electrodes 208 and 210 is formed at the intersection of the two wires.

상기 게이트 배선(202)의 상부에는 보조 용량부(Cst)가 구성되며, 게이트배선에서 화소영역(P)으로 소정면적 연장된 부분(203)이 스토리지 제 1 전극의 기능을 하고, 상기 소스 및 드레인 전극(208,210)과 동일층 동일물질로 형성되고 상기 반사전극과 접촉한 금속패턴(215)이 스토리지 제 2 전극의 기능을 한다.A storage capacitor Cst is formed on the gate line 202, and a portion 203 extending from the gate line to the pixel area P functions as a storage first electrode, and the source and drain The metal pattern 215 formed of the same material as the electrodes 208 and 210 and in contact with the reflective electrode functions as the storage second electrode.

상기 드레인 전극(210)과 접촉하는 반사전극(214)이 화소영역(P)에 구성되며, 반사전극(214)의 표면은 요철(F)로 형성한다. 상기 요철은 앞서 설명한 바와 같이 보조 용량부(Cst)와 데이터 배선(212)의 연장부 상에도 구성한다.The reflective electrode 214 in contact with the drain electrode 210 is formed in the pixel region P, and the surface of the reflective electrode 214 is formed with irregularities (F). As described above, the unevenness is also configured on the storage capacitor Cst and the extension of the data line 212.

따라서, 종래와는 달리 휘도와 시야각 특성을 개선할 수 있다.
Therefore, unlike the related art, it is possible to improve luminance and viewing angle characteristics.

따라서, 본 발명에 따른 반사형 액정표시장치용 어레이기판은 게이트 배선과 데이터 배선과 박막트랜지터의 상부로 연장하여 구성된 반사전극의 전면에 대응하여 요철이 형성되기 때문에 고휘도와 광시야각을 개선하는 효과가 있다.


Therefore, the array substrate for a reflective liquid crystal display device according to the present invention has an effect of improving high brightness and wide viewing angle because irregularities are formed corresponding to the entire surface of the reflective electrode formed by extending above the gate wiring, the data wiring and the thin film transistor. There is.


Claims (14)

기판과;A substrate; 상기 기판의 일면에 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장 형성된 게이트 배선과;A gate wiring formed on one surface of the substrate and extending beyond one side of the pixel region adjacent to one direction; 상기 게이트 배선과 수직하게 교차하고, 화소영역을 정의하며, 상기 기판의 일끝단에서 제 1 라인과 제 2 라인으로 나뉘어져 상기 게이트배선과 교차되는 부분에셔 연결되는 데이터 배선과;A data line crossing the gate line and defining a pixel area, the data line being divided into a first line and a second line at one end of the substrate and intersecting the gate line; 상기 게이트 배선과 데이터 배선의 교차지점에 구성되고, 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터와;A thin film transistor configured at an intersection point of the gate line and the data line, the thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode; 상기 드레인 전극과 접촉하면서 화소영역에 구성되고 화소영역에 대응하여 표면이 다수의 요철형상인 반사전극에 있어서,In a reflective electrode which is formed in a pixel region in contact with the drain electrode and whose surface is formed in a plurality of irregularities corresponding to the pixel region, 상기 데이터 배선 상부와 게이트 배선 상부와 박막트랜지스터의 상부로 연장된 부분에 대응한 표면도 다수의 미세 요철형상인 반사전극Reflective electrodes having a plurality of fine irregularities on the surface corresponding to portions extending above the data line, above the gate line, and above the thin film transistor 을 포함하는 반사형 액정표시장치용 어레이기판.Array substrate for a reflective liquid crystal display device comprising a. 제 1 항에 있어서,The method of claim 1, 상기 제 1 라인과 제 2 라인은 수평방향으로 이웃한 화소 영역을 각각 지나 수직하게 연장되도록 구성된 반사형 액정표시장치용 어레이기판.And the first line and the second line extend vertically past each adjacent pixel area in a horizontal direction. 제 2 항에 있어서,The method of claim 2, 상기 표면전체가 요철형상인 반사전극은 양측에 위치하는 데이터 배선의 일측 라인을 완전히 덮도록 구성된 반사형 액정표시장치용 어레이기판.And a reflective electrode having a concave-convex shape on the entire surface thereof so as to completely cover one line of a data line positioned at both sides thereof. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 게이트 배선에서 화소영역으로 소정면적 돌출된 제 1 전극과, 상기 드레인 전극에서 화소영역으로 연장되어 제 1 전극의 상부로 연장된 제 2 전극을 더욱 포함하고 이는 보조 용량부를 구성하는 반사형 액정표시장치용 어레이기판.The liquid crystal display further includes a first electrode protruding a predetermined area from the gate wiring to the pixel area, and a second electrode extending from the drain electrode to the pixel area and extending over the first electrode. Array substrate for devices. 제 5 항에 있어서,The method of claim 5, wherein 상기 반사전극은 상기 제 2 전극과 접촉하는 반사형 액정표시장치용 어레이기판.And the reflective electrode is in contact with the second electrode. 제 1 항에 있어서,The method of claim 1, 상기 반사전극은 알루미늄(Al)과 알루미늄 합금을 포함하는 반사율이 뛰어난 도전성 금속그룹 중 선택된 하나로 구성된 반사형 액정표시장치용 어레이기판.And the reflective electrode is one selected from the group of conductive metals having excellent reflectivity including aluminum (Al) and an aluminum alloy. 기판의 일면에 일 방향으로 이웃한 화소 영역의 일 측을 지나 연장된 게이트 배선을 형성하는 단계와;Forming a gate line extending from one side of the pixel area adjacent to one direction on one surface of the substrate; 상기 게이트 배선과 수직하게 교차하여 화소영역을 정의하며, 상기 기판의 일끝단에서 제 1 라인과 제 2 라인으로 나뉘어져 상기 게이트배선과 교차된는 부분에서 연결되는 데이터 배선을 형성하는 단계와;Forming a data line crossing the gate line to define a pixel area, wherein the data line is divided into a first line and a second line at one end of the substrate and connected to a portion crossing the gate line; 상기 게이트 배선과 데이터 배선의 교차지점에 게이트 전극과 액티브층과 소스 전극과 드레인 전극을 포함하는 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor including a gate electrode, an active layer, a source electrode, and a drain electrode at an intersection point of the gate line and the data line; 상기 드레인 전극과 접촉하면서 화소영역에 구성되고, 화소영역에 대응하여 표면이 다수의 요철형상인 반사전극에 있어서,In a reflective electrode which is formed in a pixel region in contact with the drain electrode and whose surface is formed in a plurality of irregularities corresponding to the pixel region, 상기 데이터 배선 상부와 게이트 배선의 상부와 박막트랜지스터의 상부로 연장된 부분에 대응한 표면도 다수의 미세 요철형상인 반사전극을 형성하는 단계Forming a reflective electrode having a plurality of fine irregularities on a surface corresponding to an upper portion of the data line, an upper portion of the gate line, and an upper portion of the thin film transistor; 을 포함하는 반사형 액정표시장치용 어레이기판 제조방법.Array substrate manufacturing method for a reflective liquid crystal display device comprising a. 제 8 항에 있어서,The method of claim 8, 상기 제 1 라인과 제 2 라인은 수평방향으로 이웃한 화소 영역을 각각 지나 수직하게 연장되도록 형성된 반사형 액정표시장치용 어레이기판 제조방법.And the first line and the second line extend vertically past each of the adjacent pixel regions in a horizontal direction. 제 9 항에 있어서,The method of claim 9, 상기 표면 전체가 요철형상인 반사전극은 양측에 위치하는 데이터 배선의 일측 라인을 완전히 덮도록 형성된 반사형 액정표시장치용 어레이기판 제조방법.And a reflective electrode having a concave-convex shape on the entire surface thereof so as to completely cover one line of a data line positioned at both sides thereof. 삭제delete 제 9 항에 있어서,The method of claim 9, 상기 게이트 배선에서 화소영역으로 소정면적 돌출된 제 1 전극과, 상기 드 레인 전극에서 화소영역으로 연장되어 제 1 전극의 상부로 연장된 제 2 전극을 더욱 형성하고, 이는 보조 용량부를 형성하는 반사형 액정표시장치용 어레이기판 제조방법.A reflective electrode further comprising a first electrode protruding a predetermined area from the gate wiring to the pixel area and a second electrode extending from the drain electrode to the pixel area and extending above the first electrode, which forms an auxiliary capacitor. Method of manufacturing array substrate for liquid crystal display device. 제 9 항에 있어서,The method of claim 9, 상기 반사전극은 상기 제 2 전극과 접촉하는 반사형 액정표시장치용 어레이기판 제조방법.The reflective electrode is in contact with the second electrode array substrate manufacturing method for a liquid crystal display device. 제 9 항에 있어서,The method of claim 9, 상기 반사전극은 알루미늄(Al)과 알루미늄 합금을 포함하는 반사율이 뛰어난 도전성 금속그룹 중 선택된 하나로 형성된 반사형 액정표시장치용 어레이기판 제조방법.The reflective electrode is a reflective liquid crystal display device array substrate manufacturing method formed of one selected from the group consisting of a conductive metal having excellent reflectivity including aluminum (Al) and aluminum alloy.
KR1020020057420A 2002-09-19 2002-09-19 Reflective liquid crystal display and fabrication method of the same KR100924748B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020057420A KR100924748B1 (en) 2002-09-19 2002-09-19 Reflective liquid crystal display and fabrication method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020057420A KR100924748B1 (en) 2002-09-19 2002-09-19 Reflective liquid crystal display and fabrication method of the same

Publications (2)

Publication Number Publication Date
KR20040025448A KR20040025448A (en) 2004-03-24
KR100924748B1 true KR100924748B1 (en) 2009-11-05

Family

ID=37328369

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020057420A KR100924748B1 (en) 2002-09-19 2002-09-19 Reflective liquid crystal display and fabrication method of the same

Country Status (1)

Country Link
KR (1) KR100924748B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102343277B1 (en) 2015-03-26 2021-12-24 삼성디스플레이 주식회사 Display device including reflector

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000001679A (en) * 1998-06-12 2000-01-15 구본준, 론 위라하디락사 Reflection type liquid crystal display device and production method thereof
KR20010103430A (en) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 method for fabricating liquid crystal display device with repair line
JP2002031797A (en) * 2000-07-18 2002-01-31 Sharp Corp Liquid crystal display device and method of manufacturing the same
JP2002202503A (en) * 2000-10-31 2002-07-19 Toshiba Corp Liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000001679A (en) * 1998-06-12 2000-01-15 구본준, 론 위라하디락사 Reflection type liquid crystal display device and production method thereof
KR20010103430A (en) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 method for fabricating liquid crystal display device with repair line
JP2002031797A (en) * 2000-07-18 2002-01-31 Sharp Corp Liquid crystal display device and method of manufacturing the same
JP2002202503A (en) * 2000-10-31 2002-07-19 Toshiba Corp Liquid crystal display device

Also Published As

Publication number Publication date
KR20040025448A (en) 2004-03-24

Similar Documents

Publication Publication Date Title
KR100787815B1 (en) Transflective liquid crystal display device and Method of fabricating the same
CN100444013C (en) Liquid crystal display device and fabricating method thereof
KR100380142B1 (en) Transflective liquid crystal display device
US20050200778A1 (en) Transflective liquid crystal display device and method for manufacturing the same
KR100862240B1 (en) Reflective liquid crystal display and fabrication method of the same
KR20040062167A (en) Transflective type LCD and method for fabricating the same
KR100741537B1 (en) Transflective liquid crystal display device and method for manufacturing the same
JP2007079612A (en) Reflective liquid crystal display device and method for manufacturing thereof
KR100684577B1 (en) Method for fabricating Transflective liquid crystal display device and the same
KR100408346B1 (en) method for fabricating a Transflective liquid crystal display device and the same
JP2004341499A (en) Array substrate for liquid crystal display
KR20030057227A (en) method for fabricating a Transflective liquid crystal display device
KR100617290B1 (en) A substrate for Transflective LCD and method for fabricating of the same
KR100685296B1 (en) Method of fabricating array substrate for transflective liquid crystal dispaly device
KR100656696B1 (en) Transflective liquid crystal display device
KR100934710B1 (en) Array Board for Reflective Liquid Crystal Display and Manufacturing Method Thereof
US6549251B2 (en) LCD having barrier layer in same plane as gate electrode and method of fabricating
KR100924748B1 (en) Reflective liquid crystal display and fabrication method of the same
KR100524620B1 (en) An array substrate for Transeflective liquid crystal display and fabrication method of the same
KR100742985B1 (en) a reflective and transflective LCD and a method of fabricating thereof
KR100906724B1 (en) Transflective liquid crystal display and fabrication method of the same
KR20030042371A (en) The substrate for LCD with a repair line and method for fabricating the same
KR100867610B1 (en) An substrate for LCD and method for fabricating the same
KR100499577B1 (en) Trans-reflective liquid crystal display device and method for fabricating the same
KR101002317B1 (en) Trans-reflective liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140918

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 10