KR100923883B1 - 강도가 부가된 코어 리스 인쇄회로기판 제조 방법 - Google Patents

강도가 부가된 코어 리스 인쇄회로기판 제조 방법 Download PDF

Info

Publication number
KR100923883B1
KR100923883B1 KR1020080038687A KR20080038687A KR100923883B1 KR 100923883 B1 KR100923883 B1 KR 100923883B1 KR 1020080038687 A KR1020080038687 A KR 1020080038687A KR 20080038687 A KR20080038687 A KR 20080038687A KR 100923883 B1 KR100923883 B1 KR 100923883B1
Authority
KR
South Korea
Prior art keywords
carrier
dry film
substrate
circuit board
printed circuit
Prior art date
Application number
KR1020080038687A
Other languages
English (en)
Inventor
김상진
조원진
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020080038687A priority Critical patent/KR100923883B1/ko
Application granted granted Critical
Publication of KR100923883B1 publication Critical patent/KR100923883B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 코어 리스 패키지 기판을 제조하는 데 있어서, 칩 실장 이전 단계에서 기판이 너무 얇아서 기판이 파손되는 것을 방지할 수 있어서 플립 칩 공법에 적용하는 경우 기판 운송 또는 칩 실장 과정에 기판이 파손되는 문제점을 해결할 수 있다. 본 발명은 종래 기술과 달리, 캐리어를 중심으로 양면에 적층되어 있는 적층물을 캐리어로부터 분리하여 한 쌍의 기판을 형성하는 과정에서, 일괄 알칼리 에칭 처리하여 캐리어를 박리 제거하는 것이 아니라 선택적으로 캐리어를 패턴 모양에 따라 제거하므로 기판에 남아 있는 캐리어 자재는 기판에 충분한 강도를 제공하게 되어 기판 파손의 위험을 제거하게 된다.
플립칩, 패키지 기판, 인쇄회로기판, 코어리스 기판.

Description

강도가 부가된 코어 리스 인쇄회로기판 제조 방법{METHOD OF MANUFACTURING CORELESS PRINTED CIRCUIT BOARD WITH STIFFNESS}
본 발명은 인쇄회로기판(PCB; Printed Circuit Board) 제조 기술에 관한 것으로, 특히 코어 리스 인쇄회로기판(Coreless PCB) 제조 공법에 관한 것이다. 보다 상세하게는, 본 발명은 코어 리스 패키지 기판(coreless package substrate)의 두께가 너무 얇아서 파손이 발생하는 것을 방지하기 위한 강도 보강 기술에 관한 것이다.
반도체 칩을 기판에 직접 실장하는 플립 칩 기술에 있어서 부품의 크기를 소형화하기 위하여, 캐리어(carrier)를 내층 코어로 하여 적층 프로세스를 진행하여 동박 패드 및 회로를 형성한 후 캐리어를 분리 제거함으로써(이러한 연유에서 "코어 리스 기판"이라 칭한다) 패키지 기판의 두께를 경박화 하는 기술이 통용되고 있다. 도1a 및 도1b는 종래 기술에 따라 제작된 코어 리스 기판의 모습을 나타낸 사진이다. 그런데, 도1a 및 도1b를 참조하면, 종래 기술에 따라 제작된 코어 리스 패키지 기판의 경우 두께가 50 ∼ 80 ㎛로 매우 얇아 도면부호 101로 표시한 가공 중인 기판의 모서리 부분이 휘어져 들려 올려지는 문제가 발생한다.
도2a 및 도2b는 종래 기술에 따라 패키지 기판을 가공하여 최종적으로 캐리어를 제거하는 과정을 나타낸 도면이다. 도2a 및 도2b를 참조하면, 캐리어(102)의 두께는 대략 30 ∼ 120 ㎛ 이고, 실질적으로 분리되어서 패키지 기판으로 사용될 동박 패드와 접속 회로 형성 적층 부위(103)의 두께는 50 ∼ 80 ㎛ 이 된다.
따라서, 캐리어(102)를 알칼리 에칭 등을 통해 제거 분리하고 나면, 실질적으로 기판의 두께는 50 ∼ 80 ㎛ 으로 매우 얇아 도1a 및 도1b에 도시한 대로 기판이 휘어져서 후 가공이 어려워지거나, 후 가공 중에 파손되는 문제가 발생한다.
따라서, 본 발명의 목적은 코어 리스 인쇄회로기판에 강도를 부가하여 후처리 가공 시에 파손되는 문제를 방지할 수 있는 제조 공법을 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명은 동박 패드와 주변 동박 회로 형성을 위한 적층 가공 공정 후 캐리어를 분리 제거하는 단계에서 캐리어 전체를 박리 제거하는 대신에 패턴 형성을 통해 캐리어를 선택적으로 식각 에칭함으로써 캐리어 자재를 부분적으로 남겨 두도록 함으로써 기판에 강도를 주는 것을 특징으로 한다.
본 발명은 종래 기술과 달리, 캐리어를 중심으로 양면에 적층되어 있는 적층물을 캐리어로부터 분리하여 한 쌍의 기판을 형성하는 과정에서, 일괄 알칼리 에칭 처리하여 캐리어를 박리 제거하는 것이 아니라 선택적으로 캐리어를 패턴 모양에 따라 제거하므로 기판에 남아 있는 캐리어 자재는 기판에 충분한 강도를 제공하게 되어 기판 파손의 위험을 제거하게 된다.
본 발명은 반도체 칩을 실장할 동박 패드를 구비한 코어 리스 인쇄회로기판을 제조하는 방법에 있어서, (a) 캐리어를 코어로 하여 상기 캐리어의 일 표면 위에 절연층과 동박층을 적층하고 사진/식각/도금 공정을 진행하여 선정된 회로 패턴에 따라 동박 회로와 칩을 실장할 동박 패드를 형성하는 단계; (b) 상기 캐리어 표면 위에 드라이 필름을 도포하고 상기 반도체 칩이 실장될 동박 패드가 노출되도록 상기 드라이 필름을 선택 식각하여 드라이 필름 패턴 마스크를 형성하는 단계; 및 (c) 상기 패턴 형성된 드라이 필름을 마스크로 하여 노출된 캐리어를 박리 제거하는 단계를 포함하는 인쇄회로기판 제조 방법을 제공한다.
이하에서는, 첨부 도면 도3 및 도4를 참조하여 본 발명의 양호한 실시예를 상세히 설명한다.
도3을 참조하면, 본 발명은 종래 기술과 달리 캐리어(102) 전체를 일괄 박리 제거하는 대신에 반도체 칩이 실장될 부분만을 식각 제거하고 나머지 둘레 부위는 그대로 남아 있도록 선택적으로 마스크를 하여 식각한다.
본 발명의 양호한 실시예로서, 캐리어를 선택적으로 식각하기 위하여 캐리어(102) 위에 드라이 필름(D/F)을 도포하고 반도체 칩이 실장될 동박 패드 위의 캐리어 자재가 식각 제거되도록 드라이 필름을 사진, 현상 및 식각하여 마스크 패턴을 형성한 후 에칭을 진행하여 캐리어를 도3과 같이 식각하여 기판에 선택적으로 남길 수 있다.
도4a 및 도4b는 각각 종래 기술과 본 발명의 경우 캐리어 자재를 식각 제거한 후 기판을 위에서 본 모습을 나타낸 도면이다. 도4a를 참조하면, 종래 기술의 경우 캐리어를 전면 식각 제거하므로 기판에 캐리어가 남아 있지 않게 된다.
이에 반하여, 도4b를 참조하면 본 발명의 경우 캐리어 자재를 칩이 실장할 부위(105)만을 선택적으로 식각 제거하므로 나머지 영역(106)에 캐리어 자재가 남아 있게 되어 기판에 강도를 부가하게 된다. 본 발명의 양호한 실시예에 따라, 기판에 남아 있는 캐리어 자재는 칩 실장 등 후처리 공정을 완료한 후에 에칭을 진행하여 일괄 제거할 수 있다.
전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다.
또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가 능하다.
본 발명은 코어 리스 패키지 기판을 제조하는 데 있어서, 칩 실장 이전 단계에서 기판이 너무 얇아서 기판이 파손되는 것을 방지할 수 있어서 플립 칩 공법에 적용하는 경우 기판 운송 또는 칩 실장 과정에 기판이 파손되는 문제점을 해결할 수 있다.
도1a 및 도1b는 종래 기술에 따라 제작된 코어 리스 기판의 모습을 나타낸 사진.
도2a 및 도2b는 종래 기술에 따라 패키지 기판을 가공하여 최종적으로 캐리어를 제거하는 과정을 나타낸 도면.
도3은 본 발명에 따라 제품 지지 구조체를 선택적으로 마스크를 하여 식각한 모습을 나타낸 도면.
도4a 및 도4b는 각각 종래 기술과 본 발명의 경우 캐리어 자재를 식각 제거한 후 기판을 위에서 본 모습을 나타낸 도면.
<도면의 주요 부분에 대한 부호의 설명>
101: 휜 기판 부위
102: 캐리어
103: 적층 부위
105: 칩이 실장 할 부위

Claims (1)

  1. 반도체 칩이 실장될 면에 제품의 휘어짐을 방지해 줄 수 있는 구조물을 구비한 코어 리스 인쇄회로기판을 제조하는 방법에 있어서,
    (a) 캐리어를 코어로 하여 상기 캐리어의 일 표면 위에 절연층과 동박층을 적층하고 사진/식각/도금 공정을 진행하여 선정된 회로 패턴에 따라 동박 회로와 칩을 실장할 패드를 형성하는 단계;
    (b) 상기 캐리어 표면 위에 드라이 필름을 도포하고 상기 반도체 칩이 실장될 패드가 노출되도록 상기 드라이 필름을 선택 식각하여 드라이 필름 패턴 마스크를 형성하는 단계; 및
    (c) 상기 패턴 형성된 드라이 필름을 마스크로 하여 노출된 캐리어를 박리 제거하는 단계;
    를 포함하는 인쇄회로기판 제조 방법.
KR1020080038687A 2008-04-25 2008-04-25 강도가 부가된 코어 리스 인쇄회로기판 제조 방법 KR100923883B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080038687A KR100923883B1 (ko) 2008-04-25 2008-04-25 강도가 부가된 코어 리스 인쇄회로기판 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038687A KR100923883B1 (ko) 2008-04-25 2008-04-25 강도가 부가된 코어 리스 인쇄회로기판 제조 방법

Publications (1)

Publication Number Publication Date
KR100923883B1 true KR100923883B1 (ko) 2009-10-28

Family

ID=41562507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038687A KR100923883B1 (ko) 2008-04-25 2008-04-25 강도가 부가된 코어 리스 인쇄회로기판 제조 방법

Country Status (1)

Country Link
KR (1) KR100923883B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060002086A (ko) * 2004-07-01 2006-01-09 대덕전자 주식회사 플렉시블 인쇄 회로 기판 제조 방법
JP2006332115A (ja) 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd コアレス配線基板及びその製造方法
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Necエレクトロニクス株式会社 多層配線基板の製造方法
JP2007266136A (ja) 2006-03-27 2007-10-11 Fujitsu Ltd 多層配線基板、半導体装置およびソルダレジスト

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Necエレクトロニクス株式会社 多層配線基板の製造方法
KR20060002086A (ko) * 2004-07-01 2006-01-09 대덕전자 주식회사 플렉시블 인쇄 회로 기판 제조 방법
JP2006332115A (ja) 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd コアレス配線基板及びその製造方法
JP2007266136A (ja) 2006-03-27 2007-10-11 Fujitsu Ltd 多層配線基板、半導体装置およびソルダレジスト

Similar Documents

Publication Publication Date Title
TWI413461B (zh) 佈線板之製造方法
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
JP4896247B2 (ja) プリント基板の製造方法及びこれを用いたプリント基板
JP2013187255A (ja) 配線基板の製造方法
KR20110037332A (ko) 인쇄회로기판 및 그 제조방법
KR20090029508A (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
KR20110025250A (ko) 미세 피치의 구리 범프 제조 방법
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
JP2011192757A (ja) 多層配線基板の製造方法
TW201126623A (en) Circuit board and method of manufacturing the same
US20120270158A1 (en) Manufacturing method of metal structure of flexible multi-layer substrate
KR101039774B1 (ko) 인쇄회로기판 제조를 위한 범프 형성 방법
KR100923883B1 (ko) 강도가 부가된 코어 리스 인쇄회로기판 제조 방법
JP5302927B2 (ja) 多層配線基板の製造方法
KR20090101404A (ko) 코어리스 인쇄회로기판 제조 방법
KR101044117B1 (ko) 인쇄회로기판의 제조방법
KR100752023B1 (ko) 리지드-플렉서블 기판의 제조 방법
KR101119380B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
TW201635876A (zh) 線路板及其製作方法
KR101154352B1 (ko) 임베디드 인쇄회로기판용 부재 및 그 제조 방법 및 임베디드 인쇄회로기판용 부재를 이용한 임베디드 인쇄회로기판 제조 방법
KR101682555B1 (ko) 미세 패턴 제조방법
KR20140064329A (ko) 인쇄회로기판 및 그 제조방법
JP5223213B2 (ja) 多層配線板、半導体装置パッケージ及び電子機器
KR100861612B1 (ko) 캐리어를 이용한 인쇄회로기판의 제조 방법
KR101077315B1 (ko) 캐리어 기판의 제조방법 및 이 캐리어기판을 이용한 베리드 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121015

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130910

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee