KR100921826B1 - 로오 리던던시 제어장치 및 방법 - Google Patents

Abstract

본 발명은 로오 퓨즈와 로오 리던던시 제어를 위한 디코딩회로가 멀리 떨어져 있을 때 제어하는 로오 리던던시 제어장치 및 방법에 관한 것이다. 본 발명은 퓨즈박스가 로오 리던던시 디코딩 제어회로와 떨어져 있는 상태에서, 노말 어드레스LAX2<1> 신호에 의한 영향은 리던던시 인에이블 XHITB 신호가 활성화(로우상태)되기 이전까지로 한정된다. 즉, 리던던시 동작 제어과정에서, 구동 인에이블신호 XDEC_EN가 하이상태로 전환되기 이전에 상기 노말 어드레스신호LAX2<0>의 하이신호에 의해 발생된 낸드게이트(ND22)의 하이상태의 출력신호가 로우상태로 전환되지 않으면, 상기 낸드게이트(ND23)에서는 오동작의 리던던시 서브 워드라인 구동제어신호가 발생될 우려가 있다. 따라서 본 발명은 구동 인에이블신호 XDEC_EN가 하이상태로 전환되기 이전에 리던던시 인에이블 신호XHITB를 이용하여 낸드게이트 (ND22)의 출력신호를 로우상태로 전환시키므로서, 결과적으로 리던던시 동작 과정이 정상적으로 이루어지게하여 이상동작 방지 및 신뢰성을 향상시키는 효과를 얻는다.

로오 리던던시, 퓨즈박스

Description

로오 리던던시 제어장치 및 방법{APPARATUS AND METHOD FOR CONTROL ROW REDUNDANCY}

본 발명은 로오 리던던시 제어장치 및 방법에 관한 것으로, 더욱 상세하게는 로오 퓨즈와 로오 리던던시 제어를 위한 디코딩회로가 멀리 떨어져 있을 때 제어하는 로오 리던던시 제어장치 및 방법에 관한 것이다.

일반적으로, 로오 리던던시 회로는 반도체소자에서 셀 어레이 내부의 임의의 셀에 결함이 발생하게 되면 결함 셀이 접속된 워드 라인을 여분의 스페어(spare) 워드 라인으로 대체하여 결함을 보상해 주는 장치로, 결함이 발생한 셀을 선택하는 어드레스가 소자의 내부로 인가되면 결함 셀을 선택하는 정상적인 패스는 끊어지고, 대신 리던던시 회로가 동작하여 리페어된 셀이 접속된 워드 라인을 인에이블시킴으로써 상기 로오 리던던시 동작이 이루어지게 된다.

로오 리던던시 회로는, 도 1, 도 2에 도시하고 있는 바와 같이, 퓨즈박스(100)와 복수개의 매트(200,300)로 구성된다.

상기 퓨즈박스(100)에는, 전원 공급과 함께 로오 어드레스를 받아들여서 정상동작상태인지 리던던시 상태인지를 검토하기 위해 미리 준비하는 RST 신호, 뱅크 정보를 가진 로오 어드레스 2 내지 12번 신호인 RXAR<2:12> 신호, 그리고 외부 엑티브 명령신호(XED) 등이 입력되어, 외부 엑티브 명령과 함께 로오 어드레스가 입력되면 리페어(Repaired) 어드레스 인지 아닌지를 판단한다.

그리고 판단결과에 따라서 퓨즈박스(100)는, BXAR<2:12>신호가 리페어 어드레스이면 NXED 신호는 하이상태를 유지하고, XHITB<0:15> 중에 해당신호가 하이상태에서 로우상태로 전환시킨다. 그리고 퓨즈박스(100)에서 출력되는 RAX2<0:1> 신호는 8개의 리던던시 워드라인 중에서 앞에 것 4개를 선택할 것인지 또는 뒤에 것 4개를 선택할 것인지 결정하는 신호이다.

그리고 도시되고 있는 퓨즈박스는, 내부에 16개의 퓨즈 박스를 포함하며, 하나의 퓨즈 박스는 2개의 퓨즈 셋(FUSE SET)으로 구성되어 있다고 가정한다. 각각의 퓨즈 셋에 어드레스 2번 ~12번을 프로그래밍 할 수 있으며, 퓨즈 박스 하나에 하나의 리던던시 인에이블 신호 XHITB가 출력하게 되어 있다. 즉, 하나의 퓨즈 박스에 있는 2개의 퓨즈 셋 중에서 첫번째 퓨즈 셋이 리페어 어드레스를 프로그래밍 하고 있다면 RAX2<0>가 하이상태가 되고, 두번째 퓨즈 셋이 리페어 어드레스를 프로그래밍 하고 있다면 RAX<1>가 하이상태가 된다.

복수개의 매트(200,300)는 리던던시 인에이블 신호(XHITB)를 입력받는 16개의 매트를 포함하며, 복수개의 매트의 구성은 모두 동일하다. 상기 매트는, 도 2 에 도시하고 있는 바와 같이, 동작할 뱅크를 선택하기 위한 뱅크 어드레스 2번 생성회로(400), 구동 제어회로(410), 복수개의 서브 워드라인 구동부(SWD)(431~438), 그리고 서브 워드라인 구동신호(FXB) 생성회로(421~428)를 포함한다.

상기 매트(200)에 입력되는 LAX01<0:3> 신호는, 외부에서 입력되는 로오 어드레스 0번과 1번을 디코딩한 어드레스신호를 나타내고, LAX2<0:1> 신호는, 외부에서 입력되는 로오 어드레스 1번을 디코딩한 어드레스신호를 나타낸다. 이 외에도 R1ACB 신호는 엑티브 명령에 로우로 되며 프리차지 명령에 하이상태가 되는 신호이고, R2ACB 신호는 엑티브 명령에 로우가 되며 프리차지 명령을 받아서 어느 정도 지연해서 하이상태가 되는 신호이다.

한편, LAX2<0>, LAX2<1>, RAX2<0>, RAX2<1>, LAX01<0>, LAX01<1>, LAX01<2>, LAX01<3> 신호들은 프리차지 상태에서는 로우상태를 유지한다. 그리고 XHITB 신호는 하이상태로 유지하게 된다.

상기와 같은 신호들의 입력이 이루어질 때, 뱅크 어드레스 2번 생성회로(400)는, LAX2<0> 신호, RAX2<0> 신호가 인버터(IV1,IV3), 낸드연산기(ND1,ND2)의 조합에 의한 연산동작으로, 신호(NET48)를 발생시킨다. 상기 신호는 짝수(EVEN) 퓨즈 셋이 리페어되어 서브 워드라인 구동제어부(420) 내 4개의 서브 워드라인 구동부 (431,432, 433,434)를 선택하기 위한 기초신호로 이용된다. 또한, RAX2<1>신호, LAX2<1> 신호가 인버터(IV2,IV4), 낸드연산기(ND4~ND6)의 조합에 의한 연산동작으로 신호(NET43)를 발생시킨다. 상기 신호는 홀수(ODD) 퓨즈 셋이 리페어되어 서브워드라인 구동제어부(420) 내 4개의 서브 워드라인 구동부(435,436,437,438)를 선택하기 위한 기초신호로 이용된다.

동작을 살펴보면, 프리차지 상태에서 LAX2<0> 신호, RAX2<0> 신호, RAX2<1>신호, LAX2<1> 신호가 모두 로우상태를 유지하므로, 뱅크 어드레스 2번 생성회로(400)에서 낸드게이트(ND2)와 낸드게이트(ND5)는 모두 로우상태가 된다.

이와 같은 상황에서 외부 엑티브 명령과 함께 입력되는 어드레스가 "0"이라고 가정하고, 16개의 퓨즈 박스 중에서 첫번째 퓨즈 박스의 2번째 퓨즈 셋에 "0" 어드레스를 프로그래밍 했다면, XHITB<0> 신호는 하이상태에서 로우상태로 바뀌게 되고, RAX2<1> 신호는 하이상태로 바뀌게 된다. 또한 LAX01<0>과 LAX2<0>신호가 하이상태로 된다.

따라서 엑티브 명령과 함께 LAX2<0> 신호가 하이상태가 되면, 낸드연산기(ND2)의 출력은 하이상태로 바뀐다. 이러한 상태에서 RAX2<1>신호가 하이상태로 바뀌게 되면, 낸드연산기(ND2)의 출력은 로우상태로 다시 바뀐다.

한편, 상기 RAX2<0:1> 신호가 로딩이 많을 경우, RAX2<1>신호의 하이신호에 의해서 상기 낸드 연산기(ND2)의 출력이 로우상태로 바뀌는 시점이, XHITB 신호에 의해서 생성된 XDEC_EN 신호가 하이신호가 되는 시점보다 늦게 되면서, 낸드연산기(ND3)에서 로우 펄스가 생성되어 버리는 문제가 발생된다. 즉, 낸드연산기(ND6)에 의해 생성된 로우신호에 의해 인에이블되면서 최종적으로 서브워드라 인 구동 제어부(420)의 서브워드라인구동부(435)만이 인에이블되어야 하지만, 상기와 같은 문제로 인하여 낸드연산기(ND3)에도 로우 펄스가 생성되어버리고, 결과적으로 서브워드라인구동부(431)가 비정상적으로 인에이블되는 문제가 발생된다.

도 3과 도 4는 로오 리던던시 회로에서 퓨즈박스와 로오 리던던시 제어회로간의 관계도를 나타내고 있으며, 로오 리던던시 회로에서 갖는 문제점을 제시하고 있다.

도 3은 로오 리던던시 회로에서 퓨즈박스와 로오 리던던시 제어회로가 인접해 있는 경우를 나타내고 있고, 도 4는 로오 리던던시 회로에서 퓨즈박스와 로오 리던던시 제어회로가 떨어져 있는 경우를 나타내고 있다. 그리고 도 5는 도 3과 도 4에 따른 특성도를 나타내고 있다.

우선, 도 3를 참조해보면, 퓨즈박스(10)와 로오 리던던시 제어회로(20) 사이의 거리가 가깝다. 따라서 퓨즈박스(10)에서 출력된 신호가 제어회로(20)에 라인 로딩(Line Loading)이 거의 없이 제공되어진다. 그러나 도 4를 참조해보면, 퓨즈박스(50)와 제어회로(70) 사이의 거리가 떨어져 있다. 이 경우 퓨즈박스(50)에서 출력되는 신호 중에서 리던던시를 알리는 신호인 XHITB 신호와 RAX2신호는 뱅크 위를 지나게 되는데 길이가 약 2700um 로써 라인 로딩이 크다. 이와 같은 라인 로딩 때문에 신호가 지연되는 경우가 발생된다. 그리고 그 지연효과는 게이트 로딩(Gate Loading)이 큰 RAX2신호가 더 많이 지연된다.

또한 XHITB 신호의 경우에 도 3의 경우를 살펴보면, 업 뱅크의 매트(31)에 인접해 있는 제어회로(21)와, 다운 뱅크의 매트(41)에 인접해 있는 제어회로(26)에 입력으로 들어가고 있다. 반면에 도 4의 경우를 살펴보면 XHITB 신호는 왼쪽 뱅크의 매트(61)에 인접해 있는 제어회로(71)와, 오른쪽 뱅크의 매트(81)에 인접해 있는 제어회로(76)에 곧바로 들어가게 되어 있다. 따라서 상기 XHITB 신호에 대하여 두 경우를 비교해보면, 도 4의 경우가 각 뱅크마다 16개로 구비되고 있는 매트(0~15) 사이의 거리인 1360um가 줄어드는 라인 로딩 효과를 보게 된다.

결과적으로 XHITB 신호와 RAX2 신호에 대한 타이밍 갭(GAP)은, 도 4의 경우와 같이 퓨즈박스와 제어회로가 떨어져 있는 경우에 더 커지게 되는 문제가 발생된다.

따라서 상기 문제점을 해결하기 위한 본 발명의 목적은 퓨즈박스와 로오 리던던시 제어를 위한 디코딩회로가 떨어져 있는 경우에 오동작을 방지할 수 있도록 제어하는 로오 리던던시 제어장치 및 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명에 따른 로오 리던던시 제어장치는, 리던던시 워드라인 제어동작시에, 리던던시 서브 워드라인 어드레스신호보다 빨리 동작하는 리던던시 인에이블신호에 의해서 노말 어드레스를 킬링하는 것을 특징으로 한다.

따라서 본 발명의 실시예에 따른 로오 리던던시 제어장치는, 리던던시 서브 워드라인의 선택을 위한 어드레스 신호와, 리던던시 인에이블 신호를 논리 조합하여 리던던시 서브 워드라인 구동신호를 생성하는 뱅크 어드레스 생성수단; 리던던시 인에이블 신호 및 엑티브신호를 논리 조합하여, 리던던시 구동 인에이블신호 및 워드라인 제어신호를 발생하는 구동 제어수단; 상기 구동 제어수단에서 발생되는 워드라인 제어신호가 활성화상태일 때, 상기 뱅크 어드레스 생성수단의 출력신호에 의해 선택된 서브 워드라인을 구동시키는 서브워드라인 구동제어수단을 포함하는 것을 특징으로 한다.

또한 본 발명의 실시예에 따른 로오 리던던시 제어방법은, 리던던시 워드라 인 제어동작시에, 리던던시 서브 워드라인 어드레스신호보다 빨리 동작하는 리던던시 인에이블신호에 의해서 노말 어드레스를 킬링하기 위하여, 리던던시 서브 워드라인의 선택을 위한 어드레스 신호와, 리던던시 인에이블 신호를 논리 조합하여 리던던시 서브 워드라인 구동신호를 생성하는 뱅크 어드레스 생성 단계; 리던던시 인에이블 신호 및 엑티브신호를 논리 조합하여, 리던던시 구동 인에이블신호 및 워드라인 제어신호를 발생하는 구동 제어신호 생성단계; 상기 워드라인 제어신호가 활성화상태일 때, 상기 리던던시 서브 워드라인 구동신호에 의해 선택된 서브 워드라인을 구동시키는 서브워드라인 구동단계를 포함하는 것을 특징으로 한다.

본 발명은 퓨즈박스가 로오 리던던시 디코딩 제어회로와 떨어져 있는 상태에서, 구동 인에이블 신호 XDEC_EN 보다 빠른 리던던시 인에이블 신호 XHITB를 이용하여 노말 어드레스 신호 LAX2를 킬링한다. 따라서 본 발명은 라인 로딩에 의해 소요되는 시간이 크더라도 리던던시 인에이블 신호 XHITB를 이용하여 노말 어드레스 신호 LAX2를 킬링한 이후에 구동 인에이블 신호 XDEC_EN가 인에이블 되도록 제어하므로서, 리던던시 동작 과정에서 리던던시 서브워드라인 구동신호를 정상적으로 동작하게 하여 이상동작 방지 및 신뢰성을 향상시키는 효과를 얻는다.

이하 첨부한 도면을 참조하여 본 발명에 따른 로오 리던던시 제어장치 및 방 법에 대해서 자세하게 살펴보기로 한다.

도 6은 본 발명에 따른 로오 리던던시 제어장치의 상세 구성도를 도시하고 있다.

도시하고 있는 바와 같이 본 발명은, 16개의 퓨즈 박스에서 하나씩 출력되어지는 리던던시 인에이블 신호 XHITB를 뱅크 어드레스 2번 생성회로에 적용하여, RAX2 신호의 라인 로딩이 크더라도 상기 XHITB 신호에 의해서 조절하는 것에 특징이 있다.

본 발명은 도 1에 도시하고 있는 바와 같이, 퓨즈박스(100)와 복수개의 매트(200,300)로 구성된다.

상기 퓨즈박스(100)에는, 전원 공급과 함께 로오 어드레스를 받아들여서 정상동작상태인지 리던던시 상태인지를 검토하기 위해 미리 준비하는 RST 신호, 뱅크 정보를 가진 로오 어드레스 2 내지 12번 신호인 RXAR<2:12> 신호, 그리고 외부 엑티브 명령신호(XED) 등이 입력되어, 외부 엑티브 명령과 함께 로오 어드레스가 입력되면 리페어(Repaired) 어드레스 인지 아닌지를 판단한다.

그리고 판단결과에 따라서 퓨즈박스(100)는, BXAR<2:12>신호가 리페어 어드레스이면 NXED 신호는 하이상태를 유지하고, XHITB<0:15> 중에 해당신호가 하이상태에서 로우상태로 전환시킨다. 그리고 퓨즈박스(100)에서 출력되는 RAX2<0:1> 신호는 8개의 리던던시 워드라인 중에서 앞에 것 4개를 선택할 것인지 또는 뒤에 것 4개를 선택할 것인지 결정하는 신호이다.

그리고 도시되고 있는 퓨즈박스는, 내부에 16개의 퓨즈 박스를 포함하며, 하 나의 퓨즈 박스는 2개의 퓨즈 셋(FUSE SET)으로 구성되어 있다고 가정한다. 각각의 퓨즈 셋에 어드레스 2번 ~12번을 프로그래밍 할 수 있으며, 퓨즈 박스 하나에서 하나의 XHITB 신호가 출력하게 되어 있다. 즉, 하나의 퓨즈 박스에 있는 2개의 퓨즈 셋 중에서 첫번째 퓨즈 셋이 리페어 어드레스를 프로그래밍 하고 있다면 RAX2<0>가 하이상태가 되고, 두번째 퓨즈 셋이 리페어 어드레스를 프로그래밍 하고 있다면 RAX2<1>가 하이상태가 된다.

복수개의 매트(200,300)는 리던던시 인에이블 신호(XHITB)를 입력받는 16개의 매트를 포함하며, 복수개의 매트의 구성은 모두 동일하다. 상기 매트는, 도 6에 도시하고 있는 바와 같이, 동작할 뱅크를 선택하기 위한 뱅크 어드레스 생성회로(500), 구동 제어회로(510), 복수개의 서브 워드라인 구동부(SWD)(531~538), 그리고 서브 워드라인 구동신호(FXB) 생성회로(521~528)를 포함한다.

상기 매트(200)에 입력되는 LAX01<0:3> 신호는, 외부에서 입력되는 로오 어드레스 0번과 1번을 디코딩한 어드레스신호를 나타내고, LAX2<0:1> 신호는, 외부에서 입력되는 로오 어드레스 1번을 디코딩한 어드레스신호를 나타낸다. 이 외에도 R1ACB 신호는 엑티브 명령에 로우로 되며 프리차지 명령에 하이상태가 되는 신호이고, R2ACB 신호는 엑티브 명령에 로우가 되며 프리차지 명령을 받아서 어느 정도 지연해서 하이상태가 되는 신호이다.

본 발명의 뱅크 어드레스 생성회로(500)는, 동작할 리던던시 서브워드라인을 선택하기 위한 신호인 리던던시 서브워드라인 구동신호를 발생한다. 이를 위해서 뱅크 어드레스 생성회로(500)는, 노말 어드레스 신호 LAX2<0>와 리던던시 인에이블 신호 XHITB를 낸드 연산하는 낸드 연산기(ND21), 리던던시 워드라인 중에서 4개 선택신호RAX2<0>를 인버팅한 신호와 상기 낸드 연산기(ND21)의 출력신호를 연산하는 낸드 연산기(ND22)의 출력신호(NET48)가 4개의 FXB(서브워드라인 구동신호) 생성회로(521,522,523,524)의 인에이블을 위한 기초신호로 이용된다.

그리고 뱅크 어드레스 생성회로(500)는, 상기 낸드 연산기(ND22)의 출력신호와, 리던던시 인에이블신호(XHITB신호)에 의해 만들어진 리던던시 구동 인에이블신호 XDEC_EN를 낸드 연산하는 낸드 연산기(ND23), 상기 낸드 연산기(ND23)의 출력을 인버팅하는 인버터(IV23)를 포함하여, 상기 리던던시 서브 워드라인 구동신호를 서브워드라인 구동제어회로(520)으로 출력한다.

또한, 뱅크 어드레스 생성회로(500)에서 노말 어드레스 신호 LAX2<1>와 리던던시 인에이블신호 XHITB 를 낸드 연산하는 낸드 연산기(ND24), 리던던시 워드라인 중에서 4개 선택신호 RAX2<1>를 인버팅하고 상기 낸드 연산기(ND21)의 출력과 낸드 연산하는 낸드 연산기(ND25)의 출력신호(NET43)가 4개의 FXB 생성회로(525,526,527,528)의 인에이블을 위한 기초신호로 이용된다.

그리고 뱅크 어드레스 생성회로(500)는, 상기 낸드 연산기(ND25)의 출력신호와, XHITB 신호에 의해 만들어진 XDEC_EN 신호를 낸드 연산하는 낸드 연산기(ND26), 상기 낸드 연산기(ND26)의 출력을 인버팅하는 인버터(IV24)를 포함 하여, 상기 리던던시 서브 워드라인 구동신호를 서브워드라인 구동제어회로(520)으로 출력한다.

따라서 뱅크 어드레스 생성회로(500)는, 크게 구분하여 4개의 FXB 생성회로(521,522,523,524)의 동작을 제어할 리던던시 서브워드라인 구동신호를 생성하는 구성과, 상기 생성된 리던던시 서브워드라인 구동신호를 출력하기 위한 구성과, 4개의 FXB 생성회로(525,526,527,528)의 동작을 제어할 리던던시 서브워드라인 구동신호를 생성하는 구성과, 상기 생성된 리던던시 서브워드라인 구동신호를 출력하기 위한 구성으로 구성되어진다. 따라서 상기 각각의 구성에 이용되어지는 연산기들은 도시된 실시예에 한정되는 것은 아니며, 동일한 신호를 생성할 수 있다면 다른 구성으로 충분히 대체 가능할 것이다.

그리고 본 발명은 구동 제어회로(510)를 포함한다. 상기 구동 제어회로(510)는, XHITB 신호와 R1ACB 신호(엑티브 명령에 로우상태로 되고, 프리차지 명령에 하이상태가 되는 신호)에 의해서 인버터(IV26,IV27), 낸드 연산기(ND27), 인버터(IV28)의 연산 조합에 의하여 구동 인에이블신호(XDEC_EN)를 생성하는 구성을 포함한다.

또한, 구동 제어회로(510)는, XHITB 신호와 R2ACB신호(엑티브 명령에 로우상태로 되고, 프리차지 명령을 받아서 어느정도 딜레이되어 하이상태가 되는 신호)에 의해서 인버터(IV30,IV31), 낸드게이트(ND28), 그리고 인버터들(IV32,IV33,IV34)의 연산 조합에 의하여 워드라인 제어신호(WLOFF)를 출력하는 구성을 포함한다.

이 외에도 구동 제어회로(510)에는 리던던시 인에이블 신호와 구동 인에이블신호를 인버터(IV29), 낸드게이트(ND29), 인버터(IV35) 등의 연산 조합에 의해서 메인 워드라인 제어를 위한 기초신호를 생성하는 구성을 포함한다.

따라서 구동 제어회로(510)는, 구동 인에이블신호를 생성하기 위한 구성, 워드라인 제어신호를 생성하기 위한 구성, 그리고 메인 워드라인 제어에 이용되는 신호를 생성하기 위한 구성을 포함한다. 따라서 상기 각각의 구성에 이용되어지는 연산기들은 도시된 실시예에 한정되는 것은 아니며, 동일한 신호를 생성할 수 있다면 다른 구성으로 충분히 대체 가능할 것이다.

그리고 본 발명의 로오 리던던시 제어회로는, 서브워드라인 구동을 위한 서브워드라인 제어신호를 생성하기 위한 서브워드라인 구동제어회로(520)를 포함한다. 상기 서브 워드라인 구동제어회로는, 복수개의 서브 워드라인 구동부(SWD)(531~538), 그리고 서브 워드라인 구동제어신호(FXB) 생성회로(521~528)를 포함한다. 또한, 메인 워드라인 구동을 제어하기 위한 메인 워드라인 구동 인에이블신호(RMWLB)를 발생하기 위한 제어회로를 포함한다.

상기 메인 워드라인 구동 인에이블신호(RMWLB)를 발생하는 제어회로는, 펌핑전압(VPP) 인가단과 접지전압(VSS) 인가단 사이에 직렬 연결되는 PMOS 트랜지스터(MP11), NMOS 트랜지스터(MN12)와, 마찬가지로 펌핑전압(VPP) 인가단과 접지전압(VSS) 인가단 사이에 직렬 연결되는 PMOS 트랜지스터(MP12), NMOS 트랜지스터(MN13)를 포함한다. 상기 두개의 PMOS 트랜지스터(MP11,MP12)의 게이트단자는 크로스 커플드 연결되고, 상기 PMOS 트랜지스터(MP11)의 콜렉터단자와 에미터단자 사이에 NMOS 트랜지스터(MN11)가 연결되어진다. 상기 NMOS 트랜지스터(MN11, MN13)의 게이트단자에는 상기 워드라인 제어신호(WLOFF)가 제공되어진다. 그리고 다른 NMOS 트랜지스터(MN12)의 게이트단자에는 상기 인버터(IV35)를 통해 발생되는 제어신호가 제공되어진다. 그리고 상기 PMOS 트랜지스터(MP12)와 NMOS 트랜지스터(MN13) 사이의 접속노드의 출력은 인버터(IV36)을 통해서 메인 워드라인 구동 인에이블신호(RMWLB)로 출력되어진다. 상기 메인 워드라인 구동 인에이블신호는, 복수개의 서브 워드라인 구동부(SWD)(531~538)에 공급되어진다.

다음, 서브 워드라인 구동제어신호(FXB) 생성회로(521~528)와, 복수개의 서브 워드라인 구동부(SWD)(531~538)의 일 실시예에 따른 상세 구성은 도 7과 도 8에 도시하고 있다.

도시하고 있는 바와 같이, 서브 워드라인 구동제어신호 생성회로(521~528)는, 외부에서 입력되는 로오 어드레스 0번과 1번을 디코딩한 어드레스 신호인 LAX01 신호, 뱅크 어드레스 2번 생성회로(500)에서 생성되어 서브워드라인 구동부(531~534) 또는 서브워드라인구동부(535~538)를 선택하기 위한 BAX2 신호, 서브워드라인 제어신호인 WLOFF 신호를 이용한다.

접속관계를 살펴보면, 펌핑전압(VPP) 인가단과 접지전압(VSS) 인가단 사이에 직렬 연결되는 PMOS 트랜지스터(MP21), 두개의 NMOS 트랜지스터(MN22,MN23)와, 마찬가지로 펌핑전압(VPP) 인가단과 접지전압(VSS) 인가단 사이에 직렬 연결되는 PMOS 트랜지스터(MP22), NMOS 트랜지스터(MN24)를 포함한다. 상기 두개의 PMOS 트랜지스터(MP21,MP22)의 게이트단자는 크로스 커플드 연결되고, 상기 PMOS 트랜지스터(MP11)의 콜렉터단자와 에미터단자 사이에 NMOS 트랜지스터(MN21)가 연결되어진다. 상기 NMOS 트랜지스터(MN21,MN24)의 게이트단자에는 서브워드라인 제어신호가 제공된다. 상기 NMOS 트랜지스터(MN22)의 게이트단자에는 어드레스신호(LAX01)가 제공되고, 상기 NMOS 트랜지스터(MN23)의 게이트단자에는 서브워드라인구동부 선택신호(BAX2)가 제공된다. 그리고 상기 PMOS 트랜지스터(MP22)와 NMOS 트랜지스터(MN24) 사이의 접속노드의 출력은 인버터(IV41)을 통해서 서브 워드라인 제어신호(FXB)로 출력되어 상기 복수개의 서브 워드라인 구동부(SWD)(531~538)에 공급되어진다. 상기 인버터(IV41)의 입출력단자 사이에는 NMOS 트랜지스터(MN25)가 연결되어진다.

그리고 서브 워드라인 구동부(531~538)는, 도시하고 있는 바와 같이, 메인 워드라인 구동 인에이블신호(RMWLB)와, 상기 서브 워드라인 구동 제어신호(FXB)를 이용한다.

접속관계를 살펴보면, PMOS 트랜지스터(MP30)와 NMOS 트랜지스터(MN30)가 직렬 연결되고, 그 사이의 접속노드의 출력은 서브워드라인 구동신호(SWL)로 출력된다. 상기 접속노드에 NMOS 트랜지스터(MN31)가 연결되고, 상기 NMOS 트랜지스터의 게이트단자는 상기 서브 워드라인 구동 제어신호에 의해 제어된다. 그리고 상기 PMOS 트랜지스터(MP30)와 NMOS 트랜지스터(MN30)의 게이트단자는 상기 메인 워드라 인 구동 인에이블신호(RMWLB)에 의해 제어되고, 상기 서브 워드라인 구동 제어신호(FXB)가 인버터(IV50)에서 인버팅되어 상기 PMOS 트랜지스터(MP30)의 콜렉터단자로 제공되어진다. 상기 NMOS 트랜지스터(MN30,MN31)의 에미터단자는 접지단자(VSS)에 연결되어진다.

다음은 상기와 같이 구성되어지는 본 발명에 따른 로오 리던던시 제어장치의 동작과정에 대해서 살펴보기로 한다.

퓨즈박스(100)는 로오 어드레스 BXAR<2:12>에 따라 노말 워드라인 인에이블신호(NXEB)와, 리던던시 인에이블신호 XHITB<0:15>를 선택적으로 출력한다. 즉, 퓨즈박스(100) 내의 16개로 구분된 퓨즈의 커팅 여부에 따라 노말 워드라인을 인에이블시킬 것인지 또는 리던던시 워드라인을 인에이블 시킬 것인지의 여부를 판단하여, 노말 워드라인 인에이블신호와 리던던시 인에이블신호를 출력한다.

이후에 각각의 매트 중에서 제 1 매트(200)는 노말 워드라인 인에이블신호 NXEB, 리던던시 인에이블신호 XHITB, 어드레스 신호 LAX01<0:3>, LAX2<0:1>, 엑티브명령신호 R1ACB,R2ACB, 이븐 퓨즈 셋 리페어상태에 따라서 서브워드라인구동부 선택신호인 RAX2<0:1> 등을 입력받아 서브 워드라인 구동신호(FXB)를 출력한다.

동작을 살펴보면, LAX2<0>, LAX2<1>, RAX2<0>, RAX2<1>, LAX01<0>, LAX01<1>, LAX01<2>, LAX01<3> 신호들은 프리차지 상태에서는 로우상태를 유지한다. 그리고 XHITB 신호는 하이상태로 유지하게 된다.

상기와 같은 신호들의 입력이 이루어질 때, 뱅크 어드레스 생성회로(500)는, LAX2<0> 신호, RAX2<0> 신호가 인버터(IV21), 낸드연산기(ND21,ND22)의 조합에 의한 연산동작으로, 신호(NET48)를 발생시킨다. 상기 신호는 짝수(EVEN) 퓨즈 셋이 리페어되어 서브 워드 라인생성회로(SWL; 520) 내 4개의 서브 워드라인 구동부 (531,532, 533,534)를 선택하기 위한 기초신호로 이용된다. 또한, RAX2<1>신호, LAX2<1> 신호가 인버터(IV22), 낸드연산기(ND24,ND25)의 조합에 의한 연산동작으로 신호(NET43)를 발생시킨다. 상기 신호는 홀수(ODD) 퓨즈 셋이 리페어되어 서브워드라인 생성회로(520) 내 4개의 워드라인제어회로(535,536,537,538)를 선택하기 위한 기초신호로 이용된다.

따라서 프리차지 상태에서 LAX2<0> 신호, RAX2<0> 신호, RAX2<1>신호, LAX2<1> 신호가 모두 로우상태를 유지하므로, 뱅크 어드레스 생성회로(500)에서 낸드게이트(ND22)와 낸드게이트(ND25)는 모두 로우상태가 된다.

이와 같은 상황에서 외부 엑티브 명령과 함께 입력되는 어드레스가 "0"이라고 가정하고, 16개의 퓨즈 박스 중에서 첫번째 퓨즈 박스의 2번째 퓨즈 셋에 "0" 어드레스를 프로그래밍 했다면, 엑티브 명령과 함께 LAX2<0> 신호가 먼저 하이상태로 바뀌게 되어 낸드연산기(ND22)의 출력은 하이상태로 바뀐다.

상기 동작 이후에 XHITB<0> 신호가 하이상태에서 로우상태로 바뀌게 되면서, 노말 어드레스 신호인 LAX2<0>의 영향이 배제되어진다. 즉, 앞서 상기 낸드연산기(ND22)의 출력이 하이상태를 갖기 위해서는, LAX2<0>신호가 하이상태로 전환된 것이 기초된다. 그러나 상기 로우상태로 전환된 XHITB<0> 신호가 낸드연산기(ND21)에서 LAX2<0>신호와 낸드연산되면서, 낸드연산기(ND22)의 출력은 상기 LAX2<0>신호 상태와 무관하게 상기 로우상태로 전환된 XHITB<0> 신호의 영향을 받아 로우상태로 바뀌게 되는 것이다.

따라서 상기 RAX2<0:1> 신호가 라인 로딩이 길어지더라도, 낸드연산기(ND22)의 출력이 로우상태로 바뀌는 시점이, XHITB 신호에 의해서 생성된 XDEC_EN 신호가 하이신호가 되는 시점보다 빠르게 된다. 그 이유는 XDEC_EN 신호보다 빠른 XHITB 신호에 의해서 LAX2<0> 신호의 영향을 배제했기 때문이다.

그리고 RAX2<1>신호가 하이상태로 전환되면서 낸드게이트(ND25) 신호가 하이신호가 되면, 낸드연산기(ND26)에 의해 생성된 로우신호에 의해 인에이블되면서 최종적으로 서브워드라인 구동제어회로회로(520)의 서브워드라인구동부(535)만 동작되어진다.

반대의 경우에 있어서도 노말 어드레스LAX2<1> 신호에 의한 영향은 리던던시 인에이블 XHITB 신호가 활성화(로우상태)되기 이전까지로 한정된다.

즉, 노말 어드레스 LAX2<1>가 먼저 하이상태로 전환되면, 낸드게이트(ND24)가 로우신호를 출력하고, 낸드게이트(ND25)가 하이상태로 전환된다. 상기 낸드게이트(ND25)의 출력신호는 낸드게이트(ND26)의 하나의 입력신호가 되고, 상기 낸드 게이트(ND26)의 다른 입력신호는 구동 인에이블 신호XDEC_EN 이다.

상기 낸드게이트(ND26)는 두개의 입력신호가 모두 하이상태일 때, 로우신호를 출력하면서 리던던시 서브 워드라인 구동제어신호를 발생시키는 기초신호를 생성한다. 따라서 상기 낸드게이트(ND26)에 입력되는 구동 인에이블신호 XDEC_EN가 하이상태로 전환되기 이전에 상기 노말 어드레스신호LAX2<1>의 하이신호에 의해 발생된 낸드게이트(ND25)의 하이상태의 출력신호가 로우상태로 전환되지 않으면, 상기 낸드게이트(ND26)에서는 오동작의 리던던시 서브 워드라인 구동제어신호가 발생되는 것이다.

이를 위해서 본 발명은 구동 인에이블신호 XDEC_EN보다 빠른 리던던시 인에이블 신호XHITB를 이용하여, 낸드게이트(ND24)에서 하이신호가 출력되도록 제어하고, 낸드게이트(ND25)의 출력신호를 로우상태로 전환시키고 있다. 따라서 낸드게이트(ND26)에 입력되는 구동 인에이블신호 XDEC_EN가 하이상태로 전환되기 이전에 리던던시 인에이블 신호XHITB를 이용하여 낸드게이트(ND25)의 출력신호를 로우상태로 전환시키므로서, 결과적으로 낸드게이트(ND26)에서는 오동작신호가 발생되지 않도록 제어한다.

따라서 본 발명은 낸드연산기(ND26)에 의해 생성된 로우신호에 의해 인에이블되면서 최종적으로 서브워드라인 구동제어회로회로(520)의 서브워드라인구동부 (535)만 동작되고, 종래와 다르게 상기 낸드연산기(ND26)가 로우상태일 때, 낸드연산기(ND23)의 출력신호는 하이상태가 되어 결과적으로 서브워드라인구동부(531)가 비정상적으로 인에이블되는 문제를 해소하였다.

이와 같이 뱅크 어드레스 생성회로(500)에서 정상적으로 신호 출력이 이루어질 때, 구동 제어부(510)는, 리던던시 인에이블 신호를 논리조합하여 워드라인 제어신호를 출력한다.

이와 같이 리던던시 워드라인을 활성화 시킬 때, 노말 워드라인을 제어하기 위한 워드라인 제어신호도 함께 활성화 된다. 즉, 동일하지 않은 매트의 리던던시를 인에이블시킬 경우 원래의 매트에 해당하는 워드라인 제어신호가 함께 인에이블 된다. 하지만 메인 워드라인 구동 인에이블 신호 RMWLB가 디스에이블 상태를 유지하기 때문에 노말 워드라인이 활성화 되는 것이 로직 상태에서는 아무 문제가 되지 않는다.

구동 인에이블 신호 XDEC_EN와 워드라인 제어신호 WLOFF는 리던던시 정보를 포함하지 않는 엑티브 제어신호 R1ACB,R2ACB와 리던던시 인에이블 신호 XHITB를 논리 조합하여 생성된다. 상기 신호들은 메인 워드라인 구동 인에이블신호를 디스에이블 상태로 제어한다.

서브워드라인 구동신호 생성회로(521)는, 어드레스 신호LAX01, 서브워드라인 구동부 선택신호 BAX2, 워드라인 제어신호 WLOFF 를 각각 논리 조합하고, 서브 워드라인 구동신호 FXB를 출력한다. 그리고 서브워드라인 구동부(531)는, 상기 서브워드라인 구동신호 생성회로(521)의 서브 워드라인 구동신호를 제공받아 해당하는 워드라인을 인에이블시킨다.

이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, 퓨즈박스가 로오 리던던시 디코딩 제어회로와 떨어져 있는 상태에서, 라인 로딩에 의해 소요되는 시간으로부터 발생될 수 있는 이상동작을 방지하기 위하여, 구동 인에이블 신호 XDEC_EN 보다 빠른 리던던시 인에이블 신호 XHITB를 이용하여 노말 어드레스 2번신호 LAX2를 킬링하는 경우에 적용한다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.

도 1은 로오 리던던시 제어장치를 설명하는 전체적인 블록도,

도 2는 종래 기술에 따른 로오 리던던시 제어장치의 블록도,

도 3은 퓨즈박스와 로오 리던던시 디코딩회로가 인접해 있을 때를 나타내는 예시도,

도 4는 퓨즈박스와 로오 리던던시 디코딩회로가 떨어져 있을 때를 나타내는 예시도,

도 5는 퓨즈박스와 로오 리던던시 디코딩회로의 거리에 따른 특성도,

도 6은 본 발명에 따른 로오 리던던시 제어장치의 블록도,

도 7은 본 발명의 일 실시예에 따른 서브워드라인 구동제어회로의 상세 구성도,

도 8은 본 발명의 일 실시예에 따른 서브워드라인구동부의 상세 구성도.

* 도면의 주요 부분에 대한 부호의 설명 *

500 : 뱅크 어드레스 생성회로 510 : 구동 제어회로

520 : 서브워드라인 구동제어회로

521~528 : 서브워드라인 구동신호 생성회로

531~538 : 서브워드라인 구동부

Claims (16)

1. 리던던시 서브 워드라인의 선택을 위한 어드레스 신호와, 리던던시 인에이블 신호를 논리 조합하여 리던던시 서브 워드라인 구동신호를 생성하는 뱅크 어드레스 생성수단;

   리던던시 인에이블 신호 및 엑티브신호를 논리 조합하여, 리던던시 구동 인에이블신호 및 워드라인 제어신호를 발생하는 구동 제어수단;

   상기 구동 제어수단에서 발생되는 워드라인 제어신호가 활성화상태일 때, 상기 뱅크 어드레스 생성수단의 출력신호에 의해 선택된 서브 워드라인을 구동시키는 서브워드라인 구동제어수단을 포함하는 것을 특징으로 하는 로오 리던던시 제어장치.
2. 제 1 항에 있어서;

   상기 뱅크 어드레스 생성수단은,

   제 1 어드레스신호와 리던던시 인에이블 신호를 논리 조합하여, 제 1 리던던시 서브 워드라인 구동신호를 생성하는 제 1 생성부;

   제 2 어드레스신호와 리던던시 인에이블 신호를 논리 조합하여, 제 2 리던던시 서브 워드라인 구동신호를 생성하는 제 2 생성부를 포함하는 것을 특징으로 하는 로오 리던던시 제어장치.
3. 제 2 항에 있어서,

   상기 뱅크 어드레스 생성수단은,

   상기 제 1 생성부의 출력신호에 리던던시 구동 인에이블 신호를 논리 조합하여 출력하는 제 1 출력부를 더 포함하는 것을 특징으로 하는 로오 리던던시 제어장치.
4. 제 2 항에 있어서,

   상기 뱅크 어드레스 생성수단은,

   상기 제 2 생성부의 출력신호에 리던던시 구동 인에이블 신호를 논리 조합하는 출력하는 제 2 출력부를 더 포함하는 것을 특징으로 하는 로오 리던던시 제어장치.
5. 삭제
6. 삭제
7. 제 1 항에 있어서,

   상기 구동 제어수단은,

   리던던시 인에이블 신호와 제 1 엑티브신호를 논리조합하여, 리던던시 구동 인에이블신호를 발생하는 제 1 구동제어부;

   리던던시 인에이블 신호와 제 2 엑티브신호를 논리조합하여, 워드라인 제어신호를 발생하는 제 2 구동제어부를 포함하는 것을 특징으로 하는 로오 리던던시 제어장치.
8. 제 7 항에 있어서,

   상기 구동 제어수단은,

   상기 제 1 구동제어부에서 출력되는 리던던시 구동 인에이블신호와 리던던시 인에이블신호를 논리조합하여, 메인 워드라인 제어신호를 발생하는 제 3 구동제어부를 더 포함하는 것을 특징으로 하는 로오 리던던시 제어장치.
9. 제 2 항에 있어서,

   상기 서브워드라인 구동제어수단은,

   상기 구동 제어수단에서 발생되는 워드라인 제어신호가 활성화상태일 때, 상기 뱅크 어드레스 생성수단의 출력신호에 의해 선택된 서브 워드라인을 구동시키기 위한 서브워드라인 구동신호를 발생하는 서브워드라인 구동신호 생성회로;

   상기 서브 워드라인 구동신호 생성회로의 출력신호에 의해서 해당하는 서브 워드라인을 구동시키는 서브워드라인 구동부를 포함하는 것을 특징으로 하는 로오 리던던시 제어장치.
10. 제 9 항에 있어서,

    상기 서브워드라인 구동제어수단은,

    상기 구동 제어수단에서 출력하는 워드라인 제어신호, 메인 워드라인 제어신호에 의해서 구동되는 메인워드라인 구동 인에이블신호 발생부를 더 포함하는 것을 특징으로 하는 로오 리던던시 제어장치.
11. 제 10 항에 있어서,

    상기 서브 워드라인 구동신호 생성회로는,

    외부 입력되는 제 3 어드레스신호에 기초해서 다수개의 생성회로 중에서 해당하는 서브워드라인 구동신호 생성회로만이 동작되는 것을 특징으로 하는 로오 리던던시 제어장치.
12. 제 11 항에 있어서,

    상기 서브워드라인 구동부는,

    메인 워드라인 구동 인에이블신호에 의해서 동작이 제어되는 것을 특징으로 하는 로오 리던던시 제어장치.
13. 리던던시 서브 워드라인의 선택을 위한 어드레스 신호와, 리던던시 인에이블 신호를 논리 조합하여 리던던시 서브 워드라인 구동신호를 생성하는 뱅크 어드레스 생성 단계;

    리던던시 인에이블 신호 및 엑티브신호를 논리 조합하여, 리던던시 구동 인에이블신호 및 워드라인 제어신호를 발생하는 구동 제어신호 생성단계;

    상기 워드라인 제어신호가 활성화상태일 때, 상기 리던던시 서브 워드라인 구동신호에 의해 선택된 서브 워드라인을 구동시키는 서브워드라인 구동단계를 포함하는 것을 특징으로 하는 로오 리던던시 제어방법.
14. 제 13 항에 있어서,

    상기 뱅크 어드레스 생성단계는, 제 1 어드레스신호와 리던던시 인에이블 신호를 논리 조합하여, 제 1 리던던시 서브 워드라인 구동신호를 생성하는 제 1 생성단계;

    제 2 어드레스신호와 리던던시 인에이블 신호를 논리 조합하여, 제 2 리던던시 서브 워드라인 구동신호를 생성하는 제 2 생성단계를 포함하는 것을 특징으로 하는 로오 리던던시 제어방법.
15. 삭제
16. 삭제

Images