KR100593125B1 - 반도체 소자의 콘택 플러그 형성 방법 - Google Patents

반도체 소자의 콘택 플러그 형성 방법 Download PDF

Info

Publication number
KR100593125B1
KR100593125B1 KR1020000037024A KR20000037024A KR100593125B1 KR 100593125 B1 KR100593125 B1 KR 100593125B1 KR 1020000037024 A KR1020000037024 A KR 1020000037024A KR 20000037024 A KR20000037024 A KR 20000037024A KR 100593125 B1 KR100593125 B1 KR 100593125B1
Authority
KR
South Korea
Prior art keywords
forming
film
wsix
contact plug
semiconductor device
Prior art date
Application number
KR1020000037024A
Other languages
English (en)
Other versions
KR20020002738A (ko
Inventor
김정주
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000037024A priority Critical patent/KR100593125B1/ko
Publication of KR20020002738A publication Critical patent/KR20020002738A/ko
Application granted granted Critical
Publication of KR100593125B1 publication Critical patent/KR100593125B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 기가 비트(Giga Bit) 이상의 셀 구조에서 TiCl4를 이용해 CVD법으로 Ti 또는 TiN을 형성하는 공정 기술이나 PVD법을 이용한 콘택 플러그 형성의 한계를 극복하기 위하여, CVD법을 이용해 콘택 플러그를 텅스텐 실리사이드(WSix)로 형성하므로써 전기적 특성을 향상시키면서 Ti/TiN 형성을 위한 공정 없이 콘택을 형성할 수 있는 반도체 소자의 콘택 플러그 형성 방법이 개시된다.
콘택 플러그, WSix

Description

반도체 소자의 콘택 플러그 형성 방법{Method of forming a contact plug in a semiconductor device}
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법의 제 1 실시예를 설명하기 위하여 순차적으로 도시한 단면도이다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법의 제 2 실시예를 설명하기 위하여 순차적으로 도시한 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
1, 11: 반도체 기판 2, 12: 층간 절연막
3, 13 :WSix 막 4, 14 : WNx막
5, 15 : W
본 발명은 반도체 소자의 콘택 플러그 형성 방법에 관한 것으로, 특히 WSi를 이용하여 콘택 플러그를 형성하는 반도체 소자의 콘택 플러그 형성 방법에 관한 것이다.
콘택 플러그를 형성하는 공정 기술로는 CVD Ti/TiN/W 또는 PVD Ti/TiN/W으로 콘택 플러그를 형성하는 공정 기술과 TiN을 이용하여 콘택 플러그를 형성하는 공정기술이 있다.
TiCl4를 이용한 CVD법으로 TiN막을 형성할 경우에는, TiN막을 700Å 이상의 두께를 증착하게 되면 자체 스트레스로 인하여 스트레스 극복 현상으로 TiN막에 결함(Crack)이 발생하는데, 이를 방지하기 위해서는 전체 두께를 나누어 증착하거나, 다른 방법에 의해 증착하여야 한다. 따라서, 1000Å 이상의 두께로 증착하여 콘택홀을 매립하는 데에는 많은 어려움이 발생한다.
TiCl4를 이용해 TiN 플러그를 형성하는 경우에는, 증착 공정의 공정 진행률(Throughput)이 낮고, 더욱이 스트레스에 의한 결함(Crack)을 방지하기 위해 두께를 나누어 증착하는 경우보다 공정 진행률이 더 낮다.
기존 PVD법으로 플러그를 형성하는 경우, Ti/TiN/RTP/TiN/W의 구조는 홀 사이즈(Hole size)가 작아짐에 따라 그 자체의 스텝 커버리지 한계와 복잡한 공정으로 많은 어려움이 발생한다.
또한, CVD법을 이용한 Ti/TiN/W의 구조로 형성하는 경우, 아직까지는 CVD법으로 Ti를 형성할 때 Cl에 의한 실리콘 식각 또는 손실로 많은 어려움이 예상되고, CVD법을 TiN을 형성하는 경우에는, 공정 자체의 낮은 공정 진행률과 Cl 불순물(Impurity) 에 대한 문제가 있다.
따라서, 본 발명은 종래의 Ti/TiN 구조(Scheme)를 대신하여 CVD법을 이용해 WSix로 콘택홀을 매립하면서 TiSix 대신에 WSix을 이용하고, Ti/TiN/W 구조의 콘택 플러그 또는 CVD TiN 콘택 플러그 대신에 WSix를 이용하여 콘택 플러그를 형성하므로써 공정의 난이도를 낮추고 배선의 전기적 특성을 향상시킬 수 있는 반도체 소자의 콘택 플러그 형성 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법의 제 1 실시예는 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성한 후 접합부가 노출되는 콘택홀을 형성하는 단계, WSix막을 이용하여 콘택홀을 매립한 후 화학적 기계적 연마 또는 에치백 공정을 실시하여 콘택 플러그를 형성하는 단계, 전체 상부에 확산 장벽층을 형성하는 단계 및 확산 장벽층 상에 텅스텐으로 배선을 형성하는 단계를 포함하여 이루어진다.
상기의 단계에서, WSix막을 형성하기 전에 상기 층간 절연막의 표면에 SiH4를 이용하여 실리콘 결정핵을 형성한다.
WSix막은 DCS 가스를 이용하여 형성한다.
확산 장벽층은 CVD법 또는 PVD법을 이용해 WNx, TiN 및 TaN 막 중 어느 하나의 막을 인-시투로 형성한다.
W막은 CVD법, PVD법 또는 WF6를 이용한 ALD법으로 형성한다.
본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법의 제 2 실시예는 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성한 후 접합부가 노출되는 콘택홀을 형성하는 단계, 콘택홀을 포함한 전체 상부에 WSix막을 형성하는 단계, WSix막 상에 확산 장벽층을 형성하는 단계 및 확산 장벽층 상에 텅스텐으로 콘택홀을 매립하면서 배선을 형성하는 단계를 포함하여 이루어진다.
상기의 단계에서, WSix막을 형성하기 전에 상기 층간 절연막의 표면에 SiH4를 이용하여 실리콘 결정핵을 형성한다.
WSix막을 형성한 후에는 화학적 기계적 연마 또는 에치백 공정으로 층간 절연막 상의 WSix막을 제거할 수도 있다.
WSix막은 DCS 가스를 이용하여 형성한다.
확산 장벽층은 CVD법 또는 PVD법을 이용해 WNx, TiN 및 TaN 막 중 어느 하나의 막을 인-시투로 형성한다.
W막은 CVD법, PVD법 또는 WF6를 이용한 ALD법으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법의 제 1 실시예를 설명하기 위하여 순차적으로 도시한 단면도이다.
도 1a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(1) 상에 층간 절연막(2)을 형성한 후 접합부가 노출되는 콘택홀을 형성하고, 전체 상부에 콘택홀이 매립되도록 WSix(3)막을 형성한다.
WSix막(3)은 SiH4 가스를 이용하여 Si 결정핵(Nucleation)을 형성한 후 DCS 가스를 이용하여 형성한다. Si 결정핵은 WSix막(3)을 콘택 플러그로 이용하면서 발생하는 절연막과의 접착(Adhesion) 문제를 개선하기 위하여 층간 절연막(2)에 형성한다.
도 1b를 참조하면, 화학적 기계적 연마 또는 에치백 공정으로 층간 절연막(2) 표면의 WSix막을 제거하고, 콘택홀 내부에만 WSix막(3)을 잔류시켜 콘택 플러그를 형성한다.
도 1c를 참조하면, 전체 상부에 PVD 또는 CVD법으로 WNx막(4)을 형성한다.
WNx막(4)은 확산 장벽층으로써, TiN 또는 TaN 등과 같은 물질을 이용하여 형성할 수도 있다.
도 1d를 참조하면, WNx막(4) 상에 CVD법 또는 PVD법을 이용해 배선용으로 W 막(5)을 형성한다.
W막(5)은 WF6 등을 소오스로 하여 단원자 증착법(ALD)으로 형성할 수도 있다.
WNx막(4)은 WSix막(3)과 W막(5)의 상호 확산(Diffusion)을 방지하기 위한 확산 장벽층 역할을 한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체 소자의 콘택 플러그 형성 방법의 제 2 실시예를 설명하기 위하여 순차적으로 도시한 단면도이다.
도 2a를 참조하면, 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판(11) 상에 층간 절연막(12)을 형성한 후 접합부가 노출되는 콘택홀을 형성하고, 콘택홀을 포함한 전체 상부에 WSix(13)막을 형성한다.
WSix막(13)은 SiH4 가스를 이용하여 Si 결정핵(Nucleation)을 형성한 후 DCS 가스를 이용하여 형성한다. Si 결정핵은 WSix막(3)을 콘택 플러그로 이용하면서 발생하는 절연막과의 접착(Adhesion) 문제를 개선하기 위하여 층간 절연막(12)에 형성한다.
도 2b를 참조하면, 화학적 기계적 연마 또는 에치백 공정으로 층간 절연막(12) 표면의 WSix막을 제거하고, 콘택홀의 측벽 및 저면에만 WSix막(13)을 잔류시킨다.
도 2c를 참조하면, 전체 상부에 PVD 또는 CVD법으로 WNx막(14)을 형성한다.
WNx막(14)은 확산 장벽층으로써, TiN 또는 TaN 등과 같은 물질을 이용하여 형성할 수도 있다.
도 2d를 참조하면, WNx막(14) 상에 CVD법 또는 PVD법을 이용해 배선용으로 W막(15)을 형성하면서 콘택홀도 매립한다.
W막(15)은 WF6 등을 소오스 하여 단원자 증착법(ALD)으로 형성할 수도 있다.
WNx막(14)은 WSix막(13)과 W막(15)의 상호 확산(Diffusion)을 방지하기 위한 확산 장벽층 역할을 한다.
WSix막은 TiN막 보다 비저항 특성 및 공정 진행률이 우수한 이점을 가지고 있다.
상술한 바와 같이, 본 발명은 WSix막으로 콘택 플러그를 형성함으로써 Cl에 의한 실리콘 손실이나 Cl 불순물을 방지하면서 TiN막보다 용이하게 형성함과 동시에 전기적 특성도 향상시키는 효과가 있다.

Claims (11)

  1. 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성한 후 접합부가 노출되는 콘택홀을 형성하는 단계;
    WSix막을 이용하여 상기 콘택홀을 매립한 후 화학적 기계적 연마 또는 에치백 공정을 실시하여 콘택 플러그를 형성하는 단계;
    전체 상부에 확산 장벽층을 형성하는 단계; 및
    상기 확산 장벽층 상에 텅스텐으로 배선을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  2. 제 1 항에 있어서,
    상기 WSix막을 형성하기 전에 상기 층간 절연막의 표면에 SiH4를 이용하여 실리콘 결정핵을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  3. 제 1 항에 있어서,
    상기 WSix막은 DCS 가스를 이용하여 형성하는 것을 특징으로 하는 반도체 소 자의 콘택 플러그 형성 방법.
  4. 제 1 항에 있어서,
    상기 확산 장벽층은 CVD법 또는 PVD법을 이용해 WNx, TiN 및 TaN 막 중 어느 하나의 막을 인-시투로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  5. 제 1 항에 있어서,
    상기 W막은 CVD법, PVD법 또는 WF6를 이용한 ALD법으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  6. 반도체 소자를 형성하기 위한 여러 요소가 형성된 반도체 기판 상에 층간 절연막을 형성한 후 접합부가 노출되는 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 전체 상부에 WSix막을 형성하는 단계;
    상기 WSix막 상에 확산 장벽층을 형성하는 단계; 및
    상기 확산 장벽층 상에 텅스텐으로 상기 콘택홀을 매립하면서 배선을 형성하 는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  7. 제 1 항에 있어서,
    상기 WSix막을 형성하기 전에 상기 층간 절연막의 표면에 SiH4를 이용하여 실리콘 결정핵을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  8. 제 1 항에 있어서,
    상기 WSix막을 형성한 후에 화학적 기계적 연마 또는 에치백 공정으로 상기 층간 절연막 상의 WSix막을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  9. 제 1 항에 있어서,
    상기 WSix막은 DCS 가스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  10. 제 1 항에 있어서,
    상기 확산 장벽층은 CVD법 또는 PVD법을 이용해 WNx, TiN 및 TaN 막 중 어느 하나의 막을 인-시투로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
  11. 제 1 항에 있어서,
    상기 W막은 CVD법, PVD법 또는 WF6를 이용한 ALD법으로 형성하는 것을 특징으로 하는 반도체 소자의 콘택 플러그 형성 방법.
KR1020000037024A 2000-06-30 2000-06-30 반도체 소자의 콘택 플러그 형성 방법 KR100593125B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037024A KR100593125B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 콘택 플러그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037024A KR100593125B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 콘택 플러그 형성 방법

Publications (2)

Publication Number Publication Date
KR20020002738A KR20020002738A (ko) 2002-01-10
KR100593125B1 true KR100593125B1 (ko) 2006-06-26

Family

ID=19675287

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037024A KR100593125B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 콘택 플러그 형성 방법

Country Status (1)

Country Link
KR (1) KR100593125B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100460065B1 (ko) * 2002-07-12 2004-12-04 주식회사 하이닉스반도체 반도체소자의 비트라인 형성 방법
KR100873017B1 (ko) * 2002-07-19 2008-12-09 주식회사 하이닉스반도체 다층 금속배선의 형성 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333225A (ja) * 1991-05-08 1992-11-20 Sharp Corp 半導体装置の製造方法
KR19980060526A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속 배선 형성방법
KR19990055202A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 장벽 금속막 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04333225A (ja) * 1991-05-08 1992-11-20 Sharp Corp 半導体装置の製造方法
KR19980060526A (ko) * 1996-12-31 1998-10-07 김영환 반도체 소자의 금속 배선 형성방법
KR19990055202A (ko) * 1997-12-27 1999-07-15 김영환 반도체 장치의 장벽 금속막 형성방법

Also Published As

Publication number Publication date
KR20020002738A (ko) 2002-01-10

Similar Documents

Publication Publication Date Title
US7504333B2 (en) Method of forming bit line of semiconductor device
KR100876976B1 (ko) 반도체 소자의 배선 및 이의 형성 방법
US20050186784A1 (en) Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer
US20090026626A1 (en) Method for fabricating semiconductor device and semiconductor device
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US6060389A (en) Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
KR100593125B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
US6531352B1 (en) Methods of forming conductive interconnects
JP2008305921A (ja) 半導体装置及びその製造方法
KR100784099B1 (ko) 반도체 소자의 배선 형성방법
KR100753416B1 (ko) 반도체 소자의 제조방법
KR20110078115A (ko) 다마신 비트라인 제조 방법 및 그를 이용한 반도체장치 제조 방법
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
KR100503312B1 (ko) 반도체 소자의 콘택 전극 제조 방법
KR100691935B1 (ko) 반도체 소자의 금속배선 형성방법
KR100946036B1 (ko) 반도체 소자의 제조 방법
US7799676B2 (en) Method of manufacturing a contact structure to avoid open issue
KR100578213B1 (ko) 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법
KR100739244B1 (ko) 반도체 장치의 제조방법
KR100800136B1 (ko) 반도체 소자의 제조방법
KR100899566B1 (ko) 반도체 소자의 비트라인 형성 방법
KR20040003491A (ko) 반도체 소자의 금속 배선 형성 방법
KR20020058430A (ko) 반도체소자의 배선 형성방법
KR100741271B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20080060633A (ko) 텅스텐 막을 이용한 반도체 소자 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110526

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee