KR100919350B1 - 반도체 소자의 패턴 형성 방법 - Google Patents

반도체 소자의 패턴 형성 방법 Download PDF

Info

Publication number
KR100919350B1
KR100919350B1 KR1020080038365A KR20080038365A KR100919350B1 KR 100919350 B1 KR100919350 B1 KR 100919350B1 KR 1020080038365 A KR1020080038365 A KR 1020080038365A KR 20080038365 A KR20080038365 A KR 20080038365A KR 100919350 B1 KR100919350 B1 KR 100919350B1
Authority
KR
South Korea
Prior art keywords
photoresist
region
pattern
etching
semiconductor device
Prior art date
Application number
KR1020080038365A
Other languages
English (en)
Inventor
최철찬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080038365A priority Critical patent/KR100919350B1/ko
Priority to US12/163,570 priority patent/US20090269935A1/en
Application granted granted Critical
Publication of KR100919350B1 publication Critical patent/KR100919350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 반도체 기판상에 하드 마스크를 형성하는 단계와, 상기 하드 마스크 상에 실리콘 분자가 함유된 포토 레지스트를 형성하는 단계와, 상기 포토 레지스트의 제1 영역에 제1 노광 공정을 실시하는 단계와, 상기 제1 영역 사이에 위치하는 상기 포토 레지스트의 제2 영역에 제2 노광 공정을 실시하는 단계와, 상기 포토 레지스트에 대해 베이크 공정을 실시하는 단계 및 상기 제1 영역 및 상기 제2 영역을 식각 마스크 패턴으로 식각 공정을 실시하여 상기 포토 레지스트, 상기 하드 마스크를 패터닝하는 단계를 포함하기 때문에, 미세한 패턴을 용이하게 형성할 수 있다.
실릴레이션, 베이크, 포토 레지스트, 하드 마스크

Description

반도체 소자의 패턴 형성 방법{Method of forming a pattern of semiconductor device}
본 발명은 반도체 소자의 패턴 형성 방법에 관한 것으로, 특히 미세 패턴을 형성할 수 있는 반도체 소자의 패턴 형성 방법에 관한 것이다.
통상적인 반도체 소자의 패턴 형성 공정에서는, 패턴을 형성하기 위한 소정의 피식각층, 예를 들면 실리콘막, 절연막, 또는 도전막 위에 하드 마스크를 형성하고 하드 마스크 상에 포토 레지스트(Photo Resist; PR)층을 형성한다. 그리고, 포토 레지스트층에 대해 포토리소그래피(Photolithography) 공정을 실시하여 포토 레지스트 패턴을 형성한다. 이어서, 포토 레지스트 패턴을 식각 마스크로 하여 하드 마스크를 패터닝하여 하드 마스크 패턴을 형성하고, 하드 마스크 패턴을 이용하여 피식각층을 식각하여 원하는 패턴을 형성한다.
그런데, 반도체 소자의 고집적화에 따라 더욱 작은 CD(Critical Dimension)의 디자인 룰(design rule)이 적용되고 있어 작은 개구 사이즈(opening size)를 가지는 콘택홀이나 작은 폭을 가지는 미세 패턴을 형성하는 기술이 요구되고 있다. 이에 따라, 하드 마스크 패턴을 형성하는 포토 레지스트 패턴을 더욱 미세하게 형 성하기 위한 포토리소그래피 공정 기술이 중요한 이슈가 되고 있으며, ArF 계열의 노광 장치를 사용하거나 다양한 이미지 향상 기술(image enhancement technology)을 이용하여 더욱 미세한 포토 레지스트 패턴을 형성하는 노력이 계속되고 있다.
본 발명은 식각 대상막 상에 실리콘 함유 포토 레지스트를 형성하고 포토 레지스트에 레티클을 쉬프트(shift)시켜 실시하는 두 번의 노광 공정을 실시한 뒤 베이크 공정을 실시하여 포토 레지스트에 실릴레이션(silylation) 패턴을 형성함으로써, 실릴레이션된 패턴을 식각 배리어로 이용하여 식각 대상막에 더욱 미세한 패턴을 형성할 수 있다.
본 발명에 따른 반도체 소자의 패턴 형성 방법은, 반도체 기판상에 하드 마스크를 형성하는 단계와, 상기 하드 마스크 상에 실리콘 분자가 함유된 포토 레지스트를 형성하는 단계와, 상기 포토 레지스트의 제1 영역에 제1 노광 공정을 실시하는 단계와, 상기 제1 영역 사이에 위치하는 상기 포토 레지스트의 제2 영역에 제2 노광 공정을 실시하는 단계와, 상기 포토 레지스트에 대해 베이크 공정을 실시하는 단계 및 상기 제1 영역 및 상기 제2 영역을 식각 마스크 패턴으로 식각 공정을 실시하여 상기 포토 레지스트, 상기 하드 마스크를 패터닝하는 단계를 포함하는 특징이 있다.
상기 포토 레지스트는 노광 및 베이크 공정이 실시된 영역만 선택적으로 식각 선택비를 변경시킬 수 있다. 상기 포토 레지스트는 상기 실리콘 분자가 30∼80％ 함유될 수 있다. 상기 포토 레지스트는 KrF용 포토 레지스트 또는 ArF용 포토 레지스트일 수 있다. 상기 베이크 공정은 50∼300℃의 온도에서 60∼300초 동안 실 시할 수 있다. 상기 식각 공정은 이방성 산소 플라즈마 식각 방법으로 실시할 수 있다. 상기 이방성 산소 플라즈마 식각 방법은 200∼1000W의 바이어스 파워로 실시할 수 있다. 상기 식각 공정을 실시한 뒤 상기 제1 영역, 상기 제2 영역 및 상기 포토 레지스트를 제거하는 단계를 더욱 포함할 수 있다. 상기 제1 영역, 상기 제2 영역 및 상기 포토 레지스트는 O2 가스, N2 가스 및 CF4 가스를 포함하는 식각 가스로 제거될 수 있다. 상기 식각 가스는 상기 CF4 가스가 10∼30％의 부피비를 가지 수 있다. 상기 제1 영역, 상기 제2 영역 및 상기 포토 레지스트는 100∼300℃의 온도에서 제거될 수 있다. 상기 포토 레지스트와 상기 하드 마스크 사이에 하부 반사 방지막을 형성하는 단계를 더 포함할 수 있다. 상기 제1 영역과 상기 제2 영역은 동일한 피치로 형성될 수 있다.
본 발명의 반도체 소자의 패턴 형성 방법에 따르면 두 번의 노광 공정 후 현상 공정은 생략하고 베이크 공정을 실시하여 노광 장치의 해상도보다 미세한 패턴을 형성할 수 있기 때문에, 미세한 패턴을 더욱 용이하게 형성할 수 있다. 이에 따라 단순하면서 안정된 공정을 이용하여 더욱 소형화되고 고성능의 반도체 소자의 제조가 가능하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다.
그러나, 본 발명은 이하에서 설명하는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다. 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 범위는 본원의 특허 청구 범위에 의해서 이해되어야 한다. 또한, 임의의 막이 다른 막 또는 반도체 기판 '상'에 형성된다고 기재된 경우 상기 임의의 막은 상기 다른 막 또는 상기 반도체 기판에 직접 접하여 형성될 수도 있고, 그 사이에 제3의 막이 개재되어 형성될 수도 있다. 또한, 도면에 도시된 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장될 수 있다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(100) 상에 패턴을 형성하고자 하는 피식각층(102), 예를 들면 도전막 또는 절연막을 형성하고, 피식각층(102) 상에 하드 마스크(104)를 형성한다. 그리고, 하드 마스크(104)를 패터닝하기 위한 포토 리소그래피 공정을 실시하여 하기 위하여 먼저 하드 마스크(104) 상에 하부 반사 방지막(Bottom Anti-Reflection Coating; 106)과 포토 레지스트(108)를 형성한다.
포토 레지스트(108)는 KrF용 포토 레지스트 또는 ArF용 포토 레지스트로써, 노광 및 베이크 공정을 통해 표면의 확산(diffusivity) 특성을 선택적으로 변경시 키는 실릴레이션을 통해 식각 선택비를 변경시킬 수 있는 물질로 형성하는 것이 바람직하다. 즉, 이를 위하여, 포토 레지스트(108)는 노광된 부분에서 실리콘 함유 분자들의 확산 특성이 변할 수 있도록 실리콘 분자가 30∼80％ 함유된 물질로 형성할 수 있다.
이어서, L1의 피치(pitch)로 형성된 투광 패턴을 갖는 레티클(reticle; A)을 이용하여 포토 레지스트(108)에 대해 제1 노광 공정을 실시한다. 이때 레티클(A)에 형성된 투광 패턴의 피치 L1은 통상적인 노광 공정의 한계 해상력 범위 내에서 형성될 수 있는 크기이며, 바람직하게는 피식각층(102)에 형성되는 패턴의 피치의 두배로 형성할 수 있다. 이로써, 포토 레지스트(108)에는 노광된 부분에는 레티클(A)의 투광 패턴에 대응하여 실리콘 함유 분자들의 확산 특성이 변한 제1 영역(108a) 이 피치 L1으로 형성된다. 제1 노광 공정은 KrF 광원 또는 ArF 광원으로 실시할 수 있다.
도 1b를 참조하면, 레티클(A)을 측면이동하여 레티클(A)의 투광 패턴이 제1 영역(108a) 사이의 중앙부에 위치하도록 한다. 그리고, 레티클(A)을 이용하여 포토 레지스트(108)에 대해 제2 노광 공정을 실시하여 제1 영역(108a) 사이에 제2 영역(108b)을 피치 L1으로 형성한다. 이로써 포토 레지스트(108)의 표면에는 제1 영역(108a)과 제2 영역(108b)이 L2의 피치로 형성될 수 있다. 포토 레지스트(108)에 형성된 제1 영역(108a)과 제2 영역(108b)의 피치 L2는 레티클(A)에 형성된 투광 패턴의 피치 L1의 절반으로 형성되어 더욱 미세한 패턴으로 형성될 수 있다. 제2 노광 공정은 KrF 광원 또는 ArF 광원으로 실시할 수 있다.
도 1c를 참조하면, 포토 레지스트(108)에 대해 베이크(bake) 공정을 실시하여, 노광된 제1 영역(108a; 도 1b 참조)과 제2 영역(108b; 도 1b 참조)의 실릴레이션을 유도한다. 이로써, 포토 레지스트(108)에 형성된 제1 영역(108a; 도 1b 참조)과 제2 영역(108b; 도 1b 참조)은 실릴레이션되어 식각 마스크 패턴(110)으로 변형된다.
식각 마스크 패턴(110)은 노광 및 베이크 공정을 거치지 않은 다른 포토 레지스트(108)와 식각 선택비가 다르기 때문에, 후속하는 공정에서 하부에 형성된 막들을 식각할 때 식각 배리어(barrier)로써 역할을 할 수 있다. 이때, 식각 마스크 패턴(110)의 피치 L2는 레티클(A; 도 1b 참조)에 형성된 투광 패턴의 피치 L1의 절반으로 더욱 미세한 패턴으로 형성되기 때문에, 하부에 형성된 막들을 식각할 때 더욱 미세한 패턴을 형성하는 것이 가능하다. 베이크 공정은 50∼300℃의 온도에서 60∼300초 동안 실시할 수 있다.
도 1d를 참조하면, 식각 마스크 패턴(110)을 식각 배리어로 하는 식각 공정으로 포토 레지스트(108)와 하부 반사막(106)을 식각하여 패터닝한다. 포토 레지스트(108)와 하부 반사막(106)을 패터닝하는 공정은 200∼1000W의 바이어스 파워(bias power)를 이용한 이방성 산소 플라즈마 식각(anisotropic oxygen plasma etch) 방법으로 실시하는 것이 바람직하다.
도 1e를 참조하면, 식각 마스크 패턴(110), 포토 레지스트(108) 및 하부 반사막(106)을 식각 배리어로 하는 식각 공정으로 하드 마스크(104)를 식각하여 패터닝한다. 이로써, 하드 마스크(104)는 레티클(A; 도 1b 참조)에 형성된 투광 패턴보 다 더욱 미세한 패턴을 형성할 수 있다.
도 1f를 참조하면, 식각 마스크 패턴(110; 도 1e 참조), 포토 레지스트(108; 도 1e 참조) 및 하부 반사막(106; 도 1e 참조)을 제거한다. 이를 위하여, N2, O2 및 CF4 가스를 포함하는 식각 가스를 이용하여 100∼300℃의 온도에서 PR 스트립(Photo Resist Strip) 공정을 실시한다. 이러한 식각 가스는 CF4 가스가 10∼30％의 부피비를 갖는다. 이후에, 불순물을 제거하기 위하여 세정(cleaning) 공정을 추가로 실시할 수 있다.
최근에 반도체 소자의 집적도가 높아짐에 따라 미세 패턴을 형성하는 기술의 필요성이 증대되고 있으며, 이에 이중 패터닝(double patterning) 공정과 같은 기술이 선보이고 있다. 하지만, 이중 패터닝 공정은 노광 공정, 식각 공정, PR 스트립 및 세정 공정을 순차적으로 실시하는 패터닝 공정을 두 번 실시해야 하는 번거로움이 있다. 이에 따라, 식각 배리어로 사용되는 물질을 새로 형성해야 하거나 이미 형성된 패턴 사이에 형성된 패턴을 정렬하는데 어려움이 있는 등 단순히 두 번의 패터닝 공정을 실시하는 것 이상의 공정 시간 증대와 공정의 복잡성이 요구되는 문제점이 있다.
하지만, 본 발명의 경우 제1 노광 공정과 제2 노광 공정을 실시한 뒤 현상 공정을 실시하지 않고 베이크 공정을 실시하여 이중 패터닝 공정으로 형성되는 패턴과 같은 미세 패턴을 형성할 수 있기 때문에, 공정 시간을 감소시킬 수 있고 공정이 단순해질 수 있다.
도 1a 내지 도 1f는 본 발명에 따른 반도체 소자의 패턴 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
<도면의 주요 부분에 대한 부호 설명>
100 : 반도체 기판 102 : 피식각층
104 : 하드 마스크 106 : 하부 반사 방지막
108 : 포토 레지스트 108a : 제1 영역
108b : 제2 영역 110 : 식각 마스크 패턴

Claims (13)

  1. 반도체 기판상에 하드 마스크를 형성하는 단계;
    상기 하드 마스크 상에 실리콘 분자가 함유된 포토 레지스트를 형성하는 단계;
    상기 포토 레지스트의 제1 영역에 제1 노광 공정을 실시하는 단계;
    상기 제1 영역 사이에 위치하는 상기 포토 레지스트의 제2 영역에 제2 노광 공정을 실시하는 단계;
    상기 포토 레지스트에 대해 베이크 공정을 실시하는 단계; 및
    상기 제1 영역 및 상기 제2 영역을 식각 마스크 패턴으로 식각 공정을 실시하여 상기 포토 레지스트, 상기 하드 마스크를 패터닝하는 단계를 포함하는 반도체 소자의 패턴 형성 방법.
  2. 제1항에 있어서,
    상기 포토 레지스트는 노광 및 베이크 공정이 실시된 영역만 선택적으로 식각 선택비를 변경시킬 수 있는 반도체 소자의 패턴 형성 방법.
  3. 제1항에 있어서,
    상기 포토 레지스트는 상기 실리콘 분자가 30∼80％ 함유된 반도체 소자의 패턴 형성 방법.
  4. 제1항에 있어서,
    상기 포토 레지스트는 KrF용 포토 레지스트 또는 ArF용 포토 레지스트인 반도체 소자의 패턴 형성 방법.
  5. 제1항에 있어서,
    상기 베이크 공정은 50∼300℃의 온도에서 60∼300초 동안 실시하는 반도체 소자의 패턴 형성 방법.
  6. 제1항에 있어서,
    상기 식각 공정은 이방성 산소 플라즈마 식각 방법으로 실시하는 반도체 소자의 패턴 형성 방법.
  7. 제6항에 있어서,
    상기 이방성 산소 플라즈마 식각 방법은 200∼1000W의 바이어스 파워로 실시하는 반도체 소자의 패턴 형성 방법.
  8. 제1항에 있어서,
    상기 식각 공정을 실시한 뒤 상기 제1 영역, 상기 제2 영역 및 상기 포토 레지스트를 제거하는 단계를 더욱 포함하는 반도체 소자의 패턴 형성 방법.
  9. 제8항에 있어서,
    상기 제1 영역, 상기 제2 영역 및 상기 포토 레지스트는 O2 가스, N2 가스 및 CF4 가스를 포함하는 식각 가스로 제거되는 반도체 소자의 패턴 형성 방법.
  10. 제9항에 있어서,
    상기 식각 가스는 상기 CF4 가스가 10∼30％의 부피비를 갖는 반도체 소자의 패턴 형성 방법.
  11. 제8항에 있어서,
    상기 제1 영역, 상기 제2 영역 및 상기 포토 레지스트는 100∼300℃의 온도에서 제거되는 반도체 소자의 패턴 형성 방법.
  12. 제1항에 있어서,
    상기 포토 레지스트와 상기 하드 마스크 사이에 하부 반사 방지막을 형성하는 단계를 더 포함하는 반도체 소자의 패턴 형성 방법.
  13. 제1항에 있어서,
    상기 제1 영역과 상기 제2 영역은 동일한 피치로 형성되는 반도체 소자의 패턴 형성 방법.
KR1020080038365A 2008-04-24 2008-04-24 반도체 소자의 패턴 형성 방법 KR100919350B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080038365A KR100919350B1 (ko) 2008-04-24 2008-04-24 반도체 소자의 패턴 형성 방법
US12/163,570 US20090269935A1 (en) 2008-04-24 2008-06-27 Method of Forming Pattern of Semiconductor Device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038365A KR100919350B1 (ko) 2008-04-24 2008-04-24 반도체 소자의 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR100919350B1 true KR100919350B1 (ko) 2009-09-25

Family

ID=41215430

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038365A KR100919350B1 (ko) 2008-04-24 2008-04-24 반도체 소자의 패턴 형성 방법

Country Status (2)

Country Link
US (1) US20090269935A1 (ko)
KR (1) KR100919350B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012016A (ko) * 1995-08-21 1997-03-29 김광호 2차 이상의 노광에 의한 포토레지스트 패턴 형성방법
US5928840A (en) 1995-11-10 1999-07-27 Matsushita Electric Industrial Co., Ltd. Patterning material and patterning method
KR20010011765A (ko) * 1999-07-30 2001-02-15 김영환 레지스트 수지 및 이 수지를 이용한 포토레지스트 패턴의 형성방법
WO2001063359A2 (en) 2000-02-22 2001-08-30 Euv Limited Liability Corporation Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837426A (en) * 1996-07-29 1998-11-17 United Microelectronics Corp. Photolithographic process for mask programming of read-only memory devices
US6187505B1 (en) * 1999-02-02 2001-02-13 International Business Machines Corporation Radiation sensitive silicon-containing resists
US6399507B1 (en) * 1999-09-22 2002-06-04 Applied Materials, Inc. Stable plasma process for etching of films
KR100442859B1 (ko) * 2001-04-04 2004-08-02 삼성전자주식회사 실리콘을 함유하는 알킬 비닐 에테르의 중합체로이루어지는 감광성 폴리머 및 이를 포함하는 레지스트조성물
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP4768469B2 (ja) * 2006-02-21 2011-09-07 株式会社東芝 半導体装置の製造方法
US7399573B2 (en) * 2006-10-25 2008-07-15 International Business Machines Corporation Method for using negative tone silicon-containing resist for e-beam lithography
US7807064B2 (en) * 2007-03-21 2010-10-05 Applied Materials, Inc. Halogen-free amorphous carbon mask etch having high selectivity to photoresist

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970012016A (ko) * 1995-08-21 1997-03-29 김광호 2차 이상의 노광에 의한 포토레지스트 패턴 형성방법
US5928840A (en) 1995-11-10 1999-07-27 Matsushita Electric Industrial Co., Ltd. Patterning material and patterning method
KR20010011765A (ko) * 1999-07-30 2001-02-15 김영환 레지스트 수지 및 이 수지를 이용한 포토레지스트 패턴의 형성방법
WO2001063359A2 (en) 2000-02-22 2001-08-30 Euv Limited Liability Corporation Thin layer imaging process for microlithography using radiation at strongly attenuated wavelengths

Also Published As

Publication number Publication date
US20090269935A1 (en) 2009-10-29

Similar Documents

Publication Publication Date Title
US7544623B2 (en) Method for fabricating a contact hole
JP5638413B2 (ja) マスクパターンの形成方法
JP2009135462A (ja) リソグラフィによるダブルパターンニング方法
US20150064916A1 (en) Method For Integrated Circuit Patterning
KR100835486B1 (ko) 반도체 소자의 미세패턴 형성방법
US9230812B2 (en) Method for forming semiconductor structure having opening
KR100726148B1 (ko) 반도체소자의 제조방법
US7105099B2 (en) Method of reducing pattern pitch in integrated circuits
US20110248385A1 (en) Method for selectively forming symmetrical or asymmetrical features using a symmetrical photomask during fabrication of a semiconductor device and electronic systems including the semiconductor device
KR100919350B1 (ko) 반도체 소자의 패턴 형성 방법
US6465360B2 (en) Method for fabricating an ultra small opening
KR100694422B1 (ko) 반도체소자의 제조방법
KR100816210B1 (ko) 반도체 장치 형성 방법
KR20090067369A (ko) 반도체 소자의 미세패턴 형성방법
KR100955184B1 (ko) 반도체소자의 제조방법
KR100546158B1 (ko) 반도체소자의 제조방법
KR100299517B1 (ko) 반도체 소자의 제조방법
KR100546142B1 (ko) 반도체소자의 콘택홀 제조방법_
KR20080038962A (ko) 미세 패턴 형성 방법
KR20100011488A (ko) 반도체 소자의 패턴 형성방법
KR20050000004A (ko) 반도체소자의 제조방법
KR20030096705A (ko) 반도체 소자의 게이트 형성방법
KR20020046478A (ko) 하부반사방지막의 식각 방법
KR20050007778A (ko) 반도체 소자의 나노 스페이스 제조 방법
KR20020083279A (ko) 반도체 소자의 패턴 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee