KR100919218B1 - 발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법 - Google Patents

발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법

Info

Publication number
KR100919218B1
KR100919218B1 KR1020070087844A KR20070087844A KR100919218B1 KR 100919218 B1 KR100919218 B1 KR 100919218B1 KR 1020070087844 A KR1020070087844 A KR 1020070087844A KR 20070087844 A KR20070087844 A KR 20070087844A KR 100919218 B1 KR100919218 B1 KR 100919218B1
Authority
KR
South Korea
Prior art keywords
light emitting
chip package
circuit board
printed circuit
chip
Prior art date
Application number
KR1020070087844A
Other languages
English (en)
Other versions
KR20090022478A (ko
Inventor
정도수
Original Assignee
(주)테라빛
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)테라빛 filed Critical (주)테라빛
Priority to KR1020070087844A priority Critical patent/KR100919218B1/ko
Publication of KR20090022478A publication Critical patent/KR20090022478A/ko
Application granted granted Critical
Publication of KR100919218B1 publication Critical patent/KR100919218B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Credit Cards Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)

Abstract

비휘발성 메모리 소자를 포함하는 메모리 카드용 칩 패키지 및 그 제조 방법을 개시한다. 본 칩 패키지는 메모리 칩, 제어 칩 등이 웨이퍼 상태로 실장된 칩 온 보드 타입의 칩 패키지로서, 패키지 내부에 메모리 카드의 동작 상태를 시각적으로 인식할 수 있는 발광 소자를 구비한다. 특히, 발광 소자가 인쇄회로기판에 실장될 때 회로 실장 영역의 가장자리에 배치되어, EMC 몰딩 및 개별화를 위한 절단 공정 우에 발광 소자의 발광면이 패키지의 일면을 통해 노출되도록 제조된다.

Description

발광소자가 내장된 메모리 카드용 ＣＯＢ 타입 칩 패키지 및 그 제조 방법{COB-TYPE CHIP PACKAGE BUILT-IN LED FOR A MEMORY CARD, AND MANUFACTURING METHOD THEREOF}
본 발명은 데이터 저장장치인 메모리 카드에 관한 것으로, 보다 구체적으로는 한정된 공간에 고용량의 메모리 장치를 실장할 수 있는 칩 온 보드(Chip on Board) 구조로 된 메모리 소자 또는 메모리 카드에 관한 것이다.
메모리 카드(Memory Card)는 PC(Personal Computer) 뿐만 아니라 휴대폰, 디지털 카메라, PDA(Personal Digital Assistant) 등에 사용하도록 고안된 초소형의 기록 매체이다. 메모리 카드는 용량이 수 기가 바이트까지 증가하였고 낮은 전압(예컨대, 1.65~1.95V)으로 고속 동작(예컨대, 52MB/s)이 가능하기 때문에, 휴대용 통신기기나 디지털 영상기기 등에 널리 사용되고 있다. 또한, 메모리 카드에 사용되는 기억 소자로는 플래시 메모리 소자가 주로 이용되고 있는데, 플래시 메모리 소자(Flash Memory Device)는 전원이 꺼져도 데이터를 유지할 수 있고 소비 전력이 낮으며 속도가 빠르고 휴대성이 좋아 모바일 기기 등 디지털 가전으로 응용 범위가 확대되고 있다.
플래시 메모리 카드에는 보안 디지털 카드(Secure Digital Memory Card, 이하 'SD 메모리 카드'), 미니 SD 카드(기존 SD 카드의 크기를 40% 정도 줄인 카드), 멀티 미디어 카드(Multi-Media Card, 이하 'MMC 카드'), RS-MMC 카드(Reduced Sized MMC, 기존 MMC 카드의 크기를 절반으로 줄인 카드), USB(Universal Serial Bus) 인터페이스 규격을 채용한 USB 메모리 카드 등이 있다.
메모리 카드의 크기는 점차 줄어들고 있는데, 좁은 공간에 원하는 용량의 메모리 장치를 구현하려면 메모리 소자의 실장 밀도를 높여야 한다. 메모리 카드가 초슬림화되면서 회로 소자들의 실장 공간을 확보하는 것은 매우 중요하면서도 기술적으로 아주 어려운 과제가 되었다. 이러한 과제를 해결하기 위하여 최근에는 메모리 카드를 칩 온 보드(Chip On Board, 이하 'COB') 공정을 이용하여 구현하고 있는데, COB 기술은 메모리 카드의 핵심 부품인 메모리 칩을 웨이퍼 상태로 직접 인쇄회로기판(PCB, Prited Circuit Board) 위에 금선 연결하여 성형하는 표면실장기술(SMT, Surface Mount Technology) 중 하나이다.
COB 공정을 이용하는 경우 메모리 반도체 칩 뿐만 아니라 메모리 카드의 동작을 제어하는 제어 칩 및 수동 소자들(Passive Components)이 모두 들어 있는 멀티칩 패키지(Multi-Chip Package; 이하 'MCP')로 구성된다. 이러한 메모리 카드용 멀티칩 패키지의 제조 방법을 간단히 소개하면, 먼저 인쇄회로기판에 저항 소자, 커패시터, 발진 소자 등의 수동 소자를 실장한 다음에, 제어 칩과 메모리 칩(예컨대, 플래시 메모리 칩)을 웨이퍼 상태로 직접 인쇄회로기판에 부착하고(칩 부착(Die Attach) 공정), 이어서 부착된 제어 칩 및 메모리 칩을 금(Au) 또는 알루미늄(Al) 와이어를 통해 인쇄회로기판에 형성된 본딩 패드에 본딩한다(와이어 본딩(Wire Bonding) 공정). 그 후, 수지 조성물(예컨대, 에폭시 몰딩 컴파운드(Epoxy Molding Compound))을 이용하여 패키지 몸체를 형성하고(몰딩(Molding) 공정), 인쇄회로기판을 절단하여 개별 패키지 몸체들로 분리한다(개별화 공정). 이렇게 형성된 낱개의 칩 패키지를 소정의 하우징에 장착하여 하나의 완제품으로서의 메모리 카드를 제조한다.
현재 표준으로 정해져 있는 메모리 카드의 규격은, SD 카드 및 MMC 카드의 경우는 24mm × 32mm × 2.1mm 이고, 미니 SD 카드의 경우는 20mm × 21.5mm × 1.4mm 이며, RS-MMC 카드의 경우는 24mm × 18mm × 1.4mm 이다. 이처럼 메모리 카드의 두께가 1.4mm 또는 2.1mm 정도로 매우 작다. 따라서, COB 공정으로 제조한 종래의 메모리 카드는 실장 공간의 부족 때문에 동작 상태를 알 수 있는 별도의 발광 소자(Light-Emitting Device, 이하 'LED')를 구비하고 있지 않다.
한편, USB 메모리 장치의 경우는 USB 인터페이스 단자의 규격만 맞으면 되므로, SD 카드 또는 MMC 카드와는 다르게 회로 소자들이 실장되는 영역에 대한 제한이 적다. 따라서 종래의 USB 메모리 장치는 제품 규격에 대한 제한이 적기 때문에 COB 공정이 아닌 일반적인 표면실장공정으로 제조되며, 따라서 동작 상태를 알 수 있는 발광 소자를 포함하고 있다. 그러나, USB 메모리 장치의 경우에도 시장에서 요구하는 초슬림화를 구현하기 위해서는 다른 메모리 카드와 같이 COB 공정을 이용하여 단일 패키지로 제조해야 하는데, 현재까지 발광 소자를 하나의 패키지 내에 실장한 제품은 개발되지 않은 상태이다.
COB 공정을 이용한 멀티칩 패키지로 메모리 장치를 구현하는 경우에 발광 소자를 구비하지 못하는 다른 이유는, 하나의 EMC 몰딩체 내에 발광 소자를 다른 회로 소자들과 함께 밀봉하는 경우 발광 소자가 EMC 몰딩체에 묻혀 있기 때문에 외부에서 발광 소자의 발광 상태를 확인할 수 없다는 것이다. 일반적으로, 반도체 소자의 몰딩 공정은 점성이 높은 액상의 에폭시 수지 조성물을 회로 소자들이 실장된 인쇄회로기판이 수납된 몰딩 틀 내에 주입한 후 이를 경화(Curing)시키는 방식으로 수행되며, 최종 형성된 칩 패키지에서 인쇄회로기판 위에 실장된 모든 회로소자들이 EMC에 의해 밀봉된다. 따라서, 발광 소자의 발광면이 EMC 몰딩체 외부로 노출되지 못하기 때문에 발광 소자의 발광 상태를 알 수 없게 된다. 이 때문에, 종래의 COB 타입 칩 패키지 제품은 발광 소자를 패키지 내부에 탑재하지 않고 있으며, 멀티칩 구조의 단일 칩 패키지 내에 발광 소자를 탑재하기 위한 제조 공정 또한 개발되어 있지 않은 실정이다.
그러나, 메모리 장치 내에 발광 소자가 구비되어 있지 않다면, 장치의 동작 상태를 사용자가 시각적으로 인식할 수 없게 된다. 만약, 데이터 처리 중에 사용자가 이를 인식하지 못하고 메모리 카드를 컴퓨터 등으로부터 탈착하는 경우에는 처리되고 있던 데이터가 손상되거나 심한 경우 메모리 카드의 불량이 발생하기도 한다. 또한, 최근 메모리 카드의 용량이 증가하면서 고용량의 데이터를 읽거나 쓸수 있는데, 이와 같이 고용량의 데이터를 처리하는 경우에는 동작 시간이 상당히 소요되므로, 사용자가 데이터가 처리 중임을 인지하지 못하고 동작 상태에서 장치를 컴퓨터로부터 제거하는 경우가 자주 발생하게 된다. 따라서, 고용량의 메모리 카드의 경우 동작 중의 데이터 손상 또는 메모리 카드 자체의 불량 발생 문제가 더욱 심각하게 된다.
본 발명에 따른 비휘발성 메모리 소자를 포함하는 메모리 카드용 COB 타입 칩 패키지의 제조 방법은, 인쇄회로기판에 비휘발성 메모리 소자 및 발광 소자를 포함하는 복수의 회로 소자들을 실장하는 실장 단계와, 복수의 회로 소자들이 실장된 인쇄회로기판을 몰딩하여 패키지 몸체를 형성하는 몰딩 단계와, 인쇄회로기판을 절단하여 낱개의 칩 패키지로 분리하는 개별화 단계를 포함한다. 여기서, 인쇄회로기판에는 복수의 단위 칩 패키지 영역 및 단위 칩 패키지 영역 각각을 둘러싸는 절단 영역이 정의된다. 또한, 회로 소자들의 실장 단계에서 발광 소자가 절단 영역에 의해 둘러싸인 단위 칩 패키지 영역의 가장자리에 배치된 것을 특징으로 한다.
특히, 발광 소자의 일부가 절단 영역에 중첩되게 배치되면 개별화 공정에서 절단 공차가 발생하더라도 칩 패키지의 일면으로 발광 소자의 발광면이 안전하게 노출될 수 있다. 여기서, 발광 소자는, 발광 칩과, 이 발광 칩에 전기적으로 연결된 전극 단자와, 전극 단자의 일부와 상기 발광 칩을 둘러싸는 수지몰부를 포함하여 구성되는데, 발광 소자의 수지몰부가 절단 영역에 중첩되게 배치된다. 따라서, 개별화 단계에서 절단 영역에 중첩된 수지몰부의 일부가 절단 영역과 함께 제거된다.
한편, 인쇄회로기판의 단위 칩 패키지 영역 각각에서 복수의 회로 소자들이 실장되는 일면과 대향하는 타면에는 일 가장자리에 인터페이스 단자가 형성될 수 있다. 이때, 발광 소자는 상기 인터페이스 단자가 형성되지 않은 다른 가장자리에 배치되는 것이 바람직하다.
또한, 본 발명에 따른 비휘발성 메모리 소자를 포함하는 메모리 카드용 COB 타입 칩 패키지는, 인쇄회로기판과, 이 인쇄회로기판에 실장된 복수의 회로 소자와, 복수의 회로 소자를 보호하는 몰딩부를 포함한다. 여기서, 복수의 회로 소자는 적어도 비휘발성 메모리 소자 및 발광 소자를 포함하며, 발광 소자의 일면이 몰딩부의 일면을 통해 칩 패키지 외부로 노출되어 있다.
발광 소자는, 발광 칩과, 이 발광 칩에 전기적으로 연결된 전극 단자와, 전극 단자의 일부와 상기 발광 칩을 둘러싸는 수지몰부를 포함하여 구성될 수 있으며, 이 경우 수지몰부의 일면이 몰딩부의 일면을 통해 칩 패키지 외부로 노출된다.
나아가, 복수의 회로 소자는 인쇄회로기판의 일면에 실장되고, 몰딩부는 인쇄회로기판의 일면에 실장된 상기 복수의 회로소자를 둘러싸도록 배치되며, 인쇄회로기판의 타면에는 일 가장자리에 인터페이스 단자가 형성될 수 있다. 이때, 발광 소자의 일면이 인터페이스 단자가 형성되지 않은 다른 가장자리에서 몰딩부의 측면을 통해 노출되는 것이 바람직하다.
또한, 본 발명에 따른 비휘발성 메모리 소자를 포함하는 메모리 카드는 몰딩부의 일면을 통해 그 내부에 실장된 발광 소자의 일면이 노출된 COB 타입의 칩 패키지와, 이 칩 패키지를 수납하는 하우징을 포함하여 구성된다.
본 발명에 따르면, 메모리 카드의 소형화를 위하여 COB 공정을 이용하여 멀티칩 패키지를 구현하는 경우에도 칩 패키지 내부에 발광 소자를 실장하고 있으며, 이 발광 소자의 발광면이 칩 패키지의 일면을 통해 외부로 노출되어 있으므로, 메모리 카드의 동작 상태를 사용자가 시각적으로 용이하게 인식할 수 있다. 따라서, 데이터 처리 중에 메모리 카드를 탈착함에 따른 데이터 손상 및 메모리 카드의 불량을 방지할 수 있다.
또한, 본 발명에 따른 제조 방법을 이용하면, 메모리 카드를 COB 공정을 이용한 멀티칩 패키지로 구현하더라도, 발광 소자의 발광면을 용이하게 EMC 몰딩체 외부로 노출시킬 수 있다. 특히, COB 칩 패키지를 제조할 때 인쇄회로기판 내에서 발광 소자의 실장 위치만을 정확히 제어하면 되므로, 별도의 추가 장비 없이 기존의 COB 공정 장비를 그대로 이용할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 발광 소자(LED)를 구비한 멀티칩 패키지의 사시도이다.
도 2는 본 발명에 따른 멀티칩 패키지가 하우징 내에 수납된 메모리 카드의 사시도이다.
도 3은 복수의 회로 소자들이 단위 칩 패키지 영역에 실장된 인쇄회로기판의 전면을 도시한 평면도이다.
도 4는 인터페이스 단자가 형성된 인쇄회로기판의 배면을 도시한 평면도이다.
도 5는 도 3에 도시된 단위 칩 패키지 영역을 확대하여 나타낸 부분 확대도이다.
이하 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 기술한다.
도 1에는 본 발명에 따른 발광 소자(LED; 290)를 구비한 멀티칩 패키지의 사시도를 도시하였고, 도 2에는 본 발명에 따른 멀티칩 패키지가 하우징(400) 내에 수납된 메모리 카드의 사시도를 도시하였다. 여기서, 플래시 메모리와 같은 비휘발성 메모리 소자인 메모리 칩(210) 및 사용하고자 하는 인터페이스에 적합하도록 데이터의 입출력을 제어하는 제어 칩(230)이 별도로 패키징되지 않은 웨이퍼 상태에서 PCB(100)의 일면에 실장되고, 또한 저항소자(또는 커패시터; 250), 발진 소자(290) 등과 같은 수동 소자들이 함께 실장된 후, 하나의 몰딩체(300)에 의해 밀봉되어 있다.
그리고, 도 2에서 보듯이, 도 1과 같은 칩 패키지를 하우징(400) 내에 수납하여 메모리 카드로 사용하게 된다. 여기서, 회로 소자들이 실장되지 않은 PCB(100)의 타면에는 일측에 인터페이스 단자(130)가 형성되어 있으며, 인터페이스 단자(130)가 형성된 메모리 카드의 일단을 컴퓨터의 접속부에 삽입하여 데이터를 입력 또는 출력하게 된다. 특히, 도 2에서는 USB 인터페이스 단자(130)를 형성하였으나, 인터페이스 단자의 종류에는 제한이 없으며, 예컨대 SD 인터페이스, MMC 인터페이스, 또는 SATA(Serial Advanced Technology Architecture) 인터페이스 등과 같은 인터페이스 표준에 따른 단자를 형성하는 것이 가능하다. 참고로, 도 4에는 7-핀 MMC 인터페이스에 따라 단자(131)를 형성한 예를 도시하였다.
아울러, 본 발명에 따른 실시예에서는 메모리 칩, 제어 칩 및 수동 소자가 개별적으로 제작된 후 단일 패키지 내에 밀봉된 상태를 도시하였으나, SIP(System in Package) 기술을 이용하여 하나의 웨이퍼 상에 메모리 칩, 제어 칩, 수동 소자를 모두 형성하는 것도 가능하다.
도 1 및 도 2에 도시한 칩 패키지의 특징은, EMC 몰딩체(300) 내에 LED(290)가 함께 밀봉되어 있으며, 나아가 LED(290)의 발광면(290a)이 몰딩체(300)의 일면을 통해 노출되어 있다는 점이다. 여기서, LED(290)는 직접 제어 칩(230)에 회로 연결될 수도 있고 저항 소자를 경유하여 제어 칩(230)에 연결되도록 회로 구성될 수 있으며, 제어 칩(230)의 제어에 따라 메모리 카드의 데이터 처리 동작 중에 점멸 또는 점등된다. 이와 같이, 패키지 일면으로 LED(290)의 발광면(290a)이 노출되어 있어서 메모리 카드의 동작 상태를 사용자가 시각적으로 용이하게 인식할 수 있게 된다. 이렇게 LED(290)의 발광면(290a)이 패키지 몰딩부의 일면으로 통해 노출될 수 있는 칩 패키지를 제조하는 방법에 대해서 도 3 내지 도 5를 통해 자세히 설명한다.
도 3 및 도 4에는 회로 소자들이 실장된 상태의 PCB(100)의 전면(101) 및 후면(102)을 각각 도시하였다. 도 3 및 도 4에는 회로 소자들의 실장 공정(즉, 칩 부착 공정 및 본딩 공정)이 완료된 상태를 나타낸다. 보다 자세하게는, PCB(100)에는 위치 정렬을 위한 제1 천공(121, 122, 123) 및 제2 천공(124)이 형성되어 있으며, 다수의 회로 소자들이 실장되어 단일 칩 제품으로 형성되는 단일 칩 패키지 영역(P)이 제1 표지부(151) 및 제2 표지부(153)에 의해 정의되어 있다. 칩 부착 공정에서, 저항/커패시터(250), 발진 소자(270), LED(290) 등과 같은 수동 소자들이 PCB(100)에 부착되고, 또한 메모리 칩(210) 및 제어 칩(230)이 PCB(100)에 부착된다. 그 후, 메모리 칩(210) 및 제어 칩(230)에 각각 형성된 칩 패드(211, 231)와 PCB(100)에 형성된 본딩 패드(111, 113)가 각각 정해진 위치에 따라 본딩 와이어(213, 233)에 의해 전기적으로 접속된다. 이렇게 회로 소자들을 PCB에 실장한 후에는, 도면에는 도시하지 않았으나, PCB(100)를 몰딩 프레임(미도시) 내에 배치하고 몰딩 게이트(150)를 통해 EMC와 같은 용융상태의 봉지재를 주입한 후 이를 경화시킴으로써 패키지 몸체(300)를 형성한다.
한편, LED(290)는 단위 칩 패키지 영역(P)의 가장자리에 배치되는데 이에 대해서는 도 5를 통해 자세히 설명한다. 도 5에는 도 3에 도시된 단위 칩 패키지 영역 주변을 확대하여 도시하였다. 여기서, 단위 칩 패키지 영역(P)은 절단 영역(C)에 의해 인접한 단위 칩 패키지 영역과 분리되어 있다. 절단 영역(C)은 낱개의 칩 패키지로 분리하기 위한 개별화 공정에서 절단기(170)에 의해 제거되는 영역을 의미한다. 다시 말해서, PCB(100)에는 제1 표지부(151)에 의해 복수의 회로 소자들이 실장되는 단위 칩 패키지 영역(P)과, 각각의 단위 칩 패키지 영역을 둘러싸는 절단 영역(C)이 정의되어 있다.
도 5를 참조하면, LED(290)는 단위 칩 패키지 영역(P)의 가장자리에 배치되어 있으며, 적어도 LED(290)의 발광면이 단위 칩 패키지 영역의 가장자리와 일치하도록 배치된다. 나아가, LED(290)의 몸체 일부가 절단 영역에 중첩되게 배치하는 것이 더욱 바람직하다. LED(290)는 일반적으로 PN 접합의 반도체 소자로 이루어진 발광 칩(291)과, 이 발광 칩(291)의 양단에 연결된 제1 및 제2 전극 단자(292, 293)와, 전극 단자들(292, 293)의 일부 및 발광 칩(291)을 둘러싸는 수지몰부(294)로 구성되어 있다. 수지몰부(294)는 가시광선에 투명한 수지 조성물로 이루어져 있다. 여기서, 수지몰부(294)의 일면(즉, 발광면)이 단위 칩 패키지 영역(P)의 일 가장자리에 일치하도록 배치되거나, 5에서 보듯이, 수지몰부(294)의 일부가 단위 칩 패키지 영역(P)을 넘어서 절단 영역(C)으로 돌출되게 배치될 수 있다. 한편, 도 4에서 보듯이, 단위 칩 패키지 영역(P) 내에서 PCB(100)의 배면(102)에는 인터페이스 단자(131)가 일측에 형성되어 있는데, LED(290)는 인터페이스 단자(131)가 형성되지 않은 다른 가장자리에 배치되는 것이 바람직하다. 그 이유는, 메모리 카드의 사용시, 인터페이스 단자(131)가 형성된 칩 패키지의 일단부가 컴퓨터 등의 접속부 내로 삽입되므로, 메모리 카드가 접속된 상태에서도 LED(290)의 발광면이 외부에 노출되도록 하기 위함이다.
한편, 메모리 칩(210) 및 LED(290) 등을 포함하는 회로 소자들을 PCB(100)에 실장한 후에는 EMC를 이용하여 몰딩한다. 그리고, 통상 약 250㎛ 정도의 두께를 가진 디스크 형상의 절단날(171)을 이용하여 몰딩된 단위 칩 패키지 영역(P)을 절단하여 낱개의 칩 패키지로 분리한다. 이때 절단 영역(C)의 폭(W)도 절단날(171)의 폭과 대략 일치하도록 정의된다. 또한, 절단날(171)에 의한 절단시 오차(약 5~20㎛)가 발생할 수 있는데, 이를 고려하여 LED(290)의 일단부(특히 수지몰부)를 제1 표지부(151)에 의해 정의된 절단 영역(C)과 일부 중첩되도록 하면 개별화 공정 후의 발광면(290a)의 노출 정밀도(즉, 낱개로 분리된 칩 패키지의 일면을 통해 LED의 발광면이 노출될 수 있는 정도)가 보다 향상될 수 있다. 여기서, 수지몰부(294)의 일부가 절단 영역(C)과 중첩되어 배치된 경우, 개별화 공정에서 절단날(171)에 의해 절단 영역(C)에 중첩된 수지몰부(294)의 일부가 절단 영역(C)과 함께 제거된다. 결국, 절단되어 새로이 형성된 수지몰부(294)의 일면이 LED(290)의 발광면(290a)으로 되고, 이 발광면(290a)이 칩 패키지의 일 측면을 통해 외부로 노출된다.
도 5에는 몰딩된 상태를 생략하여 도시하였으나, 몰딩 후에 제1 표지부(151)에 정의된 절단 영역(C)을 절단기로 제거하면 낱개의 칩 패키지가 형성된다. 여기서 절단기(170)로는 절단날(171)이 절단축(173)을 통해 회전하면서 몰딩된 PCB(100)를 절단하는 예를 들었으나, 다른 절단 수단(예컨대, 레이저 절단기)를 이용하여도 무방하다.
위와 같이, 개별화 공정을 통해 낱개로 분리된 칩 패키지는 별도로 준비된 하우징에 수납되어 완제품의 메모리 카드로 제조된다. 이렇게 형성된 메모리 카드는 패키지 몸체(즉 몰딩부, 300))의 일 측면으로 그 내부에 실장된 발광 소자(290)의 일면(즉, 발광면(290a))이 외부에 노출되어 있으므로, 메모리 카드의 동작 상태를 사용자가 시각적으로 용이하게 인식할 수 있다.

Claims (11)

  1. 비휘발성 메모리 소자를 포함하는 메모리 카드용 COB 타입 칩 패키지의 제조 방법으로서,
    인쇄회로기판에 비휘발성 메모리 소자 및 발광 소자를 포함하는 복수의 회로 소자들을 실장하는 실장 단계와,
    상기 복수의 회로 소자들이 실장된 상기 인쇄회로기판을 몰딩하여 패키지 몸체를 형성하는 몰딩 단계와,
    상기 인쇄회로기판을 절단하여 낱개의 칩 패키지로 분리하는 개별화 단계를 포함하고,
    상기 인쇄회로기판에는 복수의 단위 칩 패키지 영역 및 상기 복수의 단위 칩 패키지 영역 각각을 둘러싸는 절단 영역이 정의되고,
    상기 실장 단계에서 상기 발광 소자는 상기 절단 영역에 의해 둘러싸인 상기 단위 칩 패키지 영역의 가장자리에 배치된 것을 특징으로 하는 COB 타입 칩 패키지의 제조 방법.
  2. 제 1 항에서,
    상기 실장 단계에서 상기 발광 소자의 일부가 상기 절단 영역에 중첩되게 배치된 것을 특징으로 하는 COB 타입 칩 패키지의 제조 방법.
  3. 제 1 항에서,
    상기 발광 소자는, 발광 칩; 상기 발광 칩에 전기적으로 연결된 전극 단자; 및 상기 전극 단자의 일부와 상기 발광 칩을 둘러싸는 수지몰부;를 포함하는 것을 특징으로 하는 COB 타입 칩 패키지의 제조 방법.
  4. 제 3 항에서,
    상기 실장 단계에서 상기 발광 소자의 상기 수지몰부가 상기 절단 영역에 중첩되게 배치되고, 상기 개별화 단계에서 상기 절단 영역에 중첩된 상기 수지몰부의 일부가 상기 절단 영역과 함께 제거되는 것을 특징으로 하는 COB 타입 칩 패키지의 제조 방법.
  5. 제 1 항에서,
    상기 인쇄회로기판의 단위 칩 패키지 영역 각각에서 상기 복수의 회로 소자들이 실장되는 일면과 대향하는 타면에는 일 가장자리에 인터페이스 단자가 형성되고, 상기 발광 소자는 상기 인터페이스 단자가 형성되지 않은 다른 가장자리에 배치된 것을 특징으로 하는 COB 타입의 칩 패키지의 제조 방법.
  6. 비휘발성 메모리 소자를 포함하는 메모리 카드용 COB 타입 칩 패키지로서,
    상기 칩 패키지는 인쇄회로기판, 상기 인쇄회로기판에 실장된 복수의 회로 소자, 및 상기 복수의 회로 소자를 보호하는 몰딩부를 포함하고,
    상기 복수의 회로 소자는 적어도 비휘발성 메모리 소자 및 발광 소자를 포함하며,
    상기 발광 소자의 발광면이 상기 몰딩부의 일면을 통해 상기 칩 패키지 외부로 노출된 것을 특징으로 하는 COB 타입 칩 패키지.
  7. 제 6 항에서,
    상기 발광 소자는, 발광 칩; 상기 발광 칩에 전기적으로 연결된 전극 단자; 및 상기 전극 단자의 일부와 상기 발광 칩을 둘러싸는 수지몰부;를 포함하는 것을 특징으로 하는 COB 타입 칩 패키지.
  8. 제 7 항에서,
    상기 발광 소자의 상기 수지몰부의 일면이 상기 몰딩부의 일면을 통해 상기 칩 패키지 외부로 노출된 것을 특징으로 하는 COB 타입 칩 패키지.
  9. 제 6 항에서,
    제 1 항 내지 제 5 항 중 어느 하나의 항에 따른 제조 방법에 의해 제조된 것을 특징으로 하는 COB 타입 칩 패키지.
  10. 제 6 항에서,
    상기 복수의 회로 소자는 상기 인쇄회로기판의 일면에 실장되고, 상기 몰딩부는 상기 인쇄회로기판의 상기 일면에서 상기 복수의 회로소자를 둘러싸도록 배치되며, 상기 인쇄회로기판의 상기 일면에 대향하는 타면에는 일 가장자리에 인터페이스 단자가 형성되고, 상기 발광 소자의 상기 일면이 상기 인터페이스 단자가 형성되지 않은 다른 가장자리에서 상기 몰딩부의 측면을 통해 노출된 것을 특징으로 하는 COB 타입 칩 패키지.
  11. 제 6 항 내지 제 8 항 중 어느 하나의 항에 따른 COB 타입 칩 패키지와, 상기 칩 패키지를 수납하는 하우징을 포함하는 메모리 카드.
KR1020070087844A 2007-08-30 2007-08-30 발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법 KR100919218B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070087844A KR100919218B1 (ko) 2007-08-30 2007-08-30 발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070087844A KR100919218B1 (ko) 2007-08-30 2007-08-30 발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090022478A KR20090022478A (ko) 2009-03-04
KR100919218B1 true KR100919218B1 (ko) 2009-09-28

Family

ID=40692344

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070087844A KR100919218B1 (ko) 2007-08-30 2007-08-30 발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100919218B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103492794A (zh) * 2010-08-13 2014-01-01 任恩奭 镶嵌薄板(膜)，其制造方法及天线

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001266098A (ja) * 2000-03-15 2001-09-28 Hitachi Ltd Ｉｃカード及び携帯端末装置
KR200299300Y1 (ko) * 2002-10-04 2003-01-14 윤경호 데이타처리상태를 표시하는 발광소자를 구비한 비접촉형스마트카드
JP2006039920A (ja) * 2004-07-27 2006-02-09 Sony Corp 記録媒体
KR20070063367A (ko) * 2005-12-14 2007-06-19 삼성전자주식회사 입출력 포트의 사용 차단 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001266098A (ja) * 2000-03-15 2001-09-28 Hitachi Ltd Ｉｃカード及び携帯端末装置
KR200299300Y1 (ko) * 2002-10-04 2003-01-14 윤경호 데이타처리상태를 표시하는 발광소자를 구비한 비접촉형스마트카드
JP2006039920A (ja) * 2004-07-27 2006-02-09 Sony Corp 記録媒体
KR20070063367A (ko) * 2005-12-14 2007-06-19 삼성전자주식회사 입출력 포트의 사용 차단 장치

Also Published As

Publication number Publication date
KR20090022478A (ko) 2009-03-04

Similar Documents

Publication Publication Date Title
KR100996320B1 (ko) 탈착식 주변 카드의 효율적 제작 방법
US7384817B2 (en) Method of assembling semiconductor devices with LEDs
US8319352B2 (en) Semiconductor device
US8258613B1 (en) Semiconductor memory card
US8581372B2 (en) Semiconductor storage device and a method of manufacturing the semiconductor storage device
JP2006253430A (ja) 半導体装置およびその製造方法
KR101177925B1 (ko) 와이어 본딩된 낮은 프로파일의 ｕｓｂ 디바이스
US20080173995A1 (en) Memory card and manufacturing method of the same
US20070228509A1 (en) Semiconductor device and memory card using the same
US20110254175A1 (en) Semiconductor memory device
JP2006236261A (ja) メモリカード用アダプタおよびメモリカード
JP2006252390A (ja) Ｉｃカードの製造方法およびｉｃカード
KR20080088585A (ko) 플래시 메모리 카드 제조방법
US6617700B2 (en) Repairable multi-chip package and high-density memory card having the package
TWI511241B (zh) 半導體儲存裝置
JP2015510277A (ja) 基板上で成形されたカプセル化くぼみを有する半導体レーザチップパッケージ及びこれを形成するための方法
KR100919218B1 (ko) 발광소자가 내장된 메모리 카드용 ｃｏｂ 타입 칩 패키지및 그 제조 방법
US20090294792A1 (en) Card type memory package
KR100789893B1 (ko) 메모리 카드 및 여기에 사용되는 메모리 소자
JP2007005443A (ja) 半導体装置およびその製造方法
JP2005100293A (ja) Ｉｃカードおよびその製造方法
CN215643699U (zh) 一种存储模块及存储装置
US20100265704A1 (en) Electrical devices with light source
CN110034086B (zh) 引线架
KR20000025755A (ko) 칩 카드

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee