KR100918045B1 - Manufacturing method of field emission display deivce - Google Patents

Abstract

마스크층을 사용하여 에미터의 미세 패터닝을 가능하게 하면서 전기 저항이 극히 작은 전도성 후막 재료로 캐소드 전극을 형성하여 캐소드 전극의 도전성을 우수하게 확보할 수 있는 전계 방출 표시소자의 제조 방법에 관한 것으로서,The present invention relates to a method of manufacturing a field emission display device capable of finely patterning an emitter using a mask layer and forming a cathode electrode from a conductive thick film material having extremely low electrical resistance, thereby ensuring excellent conductivity of the cathode electrode.

투명 기판 위에 투명한 게이트 전극을 형성하는 단계와; 투명 기판의 전면에 투명한 제1 절연층을 형성하는 단계와; 에미터 형성 위치에 대응하는 다수의 패턴을 갖는 불투명한 마스크층을 제1 절연층 위에 형성하는 단계와; 마스크층 전면에 투명한 제2 절연층을 형성하는 단계와; 제2 절연층 위에 전도성 후막 물질로 이루어지며 에미터 수용부를 갖는 캐소드 전극을 형성하는 단계와; 캐소드 전극과 제2 절연층 전면에 카본계 물질과 감광성 물질을 포함하는 에미터 페이스트를 도포하여 에미터층을 형성하는 단계와; 후면 노광을 통해 에미터층을 선택적으로 현상하여 에미터 수용부에 에미터를 형성하는 단계를 포함하는 전계 방출 표시소자의 제조 방법을 제공한다.Forming a transparent gate electrode on the transparent substrate; Forming a transparent first insulating layer on the front surface of the transparent substrate; Forming an opaque mask layer over the first insulating layer having a plurality of patterns corresponding to the emitter formation positions; Forming a transparent second insulating layer over the mask layer; Forming a cathode electrode made of a conductive thick film material on the second insulating layer and having an emitter receiving portion; Forming an emitter layer by applying an emitter paste including a carbonaceous material and a photosensitive material over the cathode electrode and the second insulating layer; A method of manufacturing a field emission display device comprising selectively developing an emitter layer through backside exposure to form an emitter in an emitter receiver.

전계방출, 캐소드전극, 게이트전극, 애노드전극, 에미터, 전자방출원, 마스크층, 절연층Field emission, cathode electrode, gate electrode, anode electrode, emitter, electron emission source, mask layer, insulating layer

Description

전계 방출 표시소자의 제조 방법 {MANUFACTURING METHOD OF FIELD EMISSION DISPLAY DEIVCE}Manufacturing Method of Field Emission Display Device {MANUFACTURING METHOD OF FIELD EMISSION DISPLAY DEIVCE}

도 1∼도 8은 본 발명의 실시예에 따른 전계 방출 표시소자의 제조 방법을 설명하기 위한 각 제조 단계에서의 개략도이다.1 to 8 are schematic views at each manufacturing step for explaining a method for manufacturing a field emission display device according to an embodiment of the present invention.

도 9는 본 발명의 실시예에 따라 제작된 전계 방출 표시소자의 부분 분해 사시도이다.9 is a partially exploded perspective view of a field emission display device manufactured according to an exemplary embodiment of the present invention.

도 10은 도 9의 A 화살표 방향에서 바라본 전계 방출 표시소자의 부분 결합 단면도이다.FIG. 10 is a partial coupling cross-sectional view of the field emission display device viewed in the direction of arrow A of FIG. 9.

본 발명은 전계 방출 표시소자에 관한 것으로서, 보다 상세하게는 전자 방출을 제어하는 게이트 전극을 캐소드 전극 하부에 배치함과 아울러 후면 노광법을 이용하여 전자 방출원을 형성하는 전계 방출 표시소자의 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field emission display device, and more particularly, a method of manufacturing a field emission display device in which a gate electrode for controlling electron emission is disposed under a cathode electrode and an electron emission source is formed using a backside exposure method. It is about.

최근의 전계 방출 표시소자 분야에서는 저전압(대략 10∼100V) 구동 조건에서 전자를 양호하게 방출하는 카본계 물질을 이용하여 스크린 인쇄와 같은 후막 공정을 통해 전자 방출원인 에미터를 평탄하게 형성하는 기술을 연구 개발하고 있다. Recently, the field emission display device uses a carbon-based material that emits electrons well under low voltage (approximately 10 to 100V) driving conditions, and uses a thick film process such as screen printing to form an emitter as an electron emission source. Research and development.                         

지금까지의 기술 동향에 의하면, 전술한 형상의 에미터에 적합한 카본계 물질로는 흑연(graphite), 다이아몬드(diamond), 다이아몬드상 카본(DLC; diamond liked carbon) 및 카본 나노튜브(CNT; carbon nanotube) 등이 알려져 있으며, 이 가운데 특히 카본 나노튜브는 1∼10V/㎛ 정도의 낮은 전계에서도 전자를 양호하게 방출함에 따라 이상적인 전자 방출 물질로 기대되고 있다.According to the technical trends so far, suitable carbon-based materials for emitters of the above-described shape include graphite, diamond, diamond liked carbon (DLC) and carbon nanotube (CNT). In particular, carbon nanotubes are expected to be ideal electron emission materials as electrons are well emitted even at low electric fields of about 1 to 10 V / µm.

상기 카본 나노튜브와 스크린 인쇄법을 이용한 에미터 제작과 관련한 종래 기술로는 미국특허 6,359,383호와 미국특허 6,436,221호에 개시된 카본 나노튜브 에미터를 들 수 있다.Conventional techniques related to the fabrication of emitters using the carbon nanotubes and the screen printing method include carbon nanotube emitters disclosed in US Pat. Nos. 6,359,383 and 6,436,221.

한편, 카본 나노튜브를 이용한 전계 방출 표시소자가 캐소드와 애노드 및 게이트 전극을 구비하는 3극관 구조로 이루어질 때, 에미터가 배치되는 기판, 일례로 후면 기판 상에 게이트 전극을 먼저 형성하고, 게이트 전극 위에 절연층을 형성한 다음, 절연층 위에 캐소드 전극과 에미터를 형성함과 아울러, 형광막이 배치되는 기판, 일례로 전면 기판 상에 애노드 전극을 형성한 구성이 공지되어 있다.Meanwhile, when the field emission display device using carbon nanotubes has a triode structure having a cathode, an anode, and a gate electrode, a gate electrode is first formed on a substrate on which an emitter is disposed, for example, a rear substrate. After forming an insulating layer thereon, a configuration is known in which a cathode electrode and an emitter are formed on an insulating layer, and an anode electrode is formed on a substrate, for example, a front substrate, on which a fluorescent film is disposed.

상기한 구조는 제조 과정에서 게이트 전극과 캐소드 전극이 단락될 우려가 없고, 에미터가 후면 기판의 최상부에 위치하므로 스크린 인쇄와 같은 후막 공정으로 에미터를 용이하게 형성할 수 있으며, 제조 공정이 비교적 간편하여 대면적 표시장치 제작이 용이한 장점이 있다.In the above structure, the gate electrode and the cathode electrode are not short-circuited during the manufacturing process, and since the emitter is located on the top of the rear substrate, the emitter can be easily formed by a thick film process such as screen printing. It is easy to manufacture a large area display device because of its simplicity.

그러나 상기 구조에서는 캐소드 전극의 미세 패턴을 위해 크롬, 알루미늄 또는 몰리브덴 등의 금속 박막을 코팅하고, 이를 통상의 사진 식각 공정으로 패터닝하여 캐소드 전극을 형성하는데, 이 경우 금속 박막의 저항값은 대략 5∼10Ω/□ 정도로 큰 편이므로, 전계 방출 표시소자가 대면적화하는 경우, 상기 금속은 캐소드 전극의 재료로 부적합한 점이 있다.However, in the above structure, a metal thin film such as chromium, aluminum, or molybdenum is coated for a fine pattern of the cathode electrode, and patterned by a conventional photolithography process to form a cathode electrode. In this case, the resistance value of the metal thin film is approximately 5 to Since the field emission display device has a large area, the metal is inadequate as a material for the cathode electrode because the field emission display device is large.

이는 표시소자의 대면적화에 따라 캐소드 전극이 길이 방향으로 확장하므로, 신호가 입력되는 캐소드 전극의 일단 주위에서는 원하는 휘도를 얻을 수 있지만, 캐소드 전극의 반대편 일단 주위에서는 캐소드 전극의 전압 강하에 의해 원하는 휘도를 얻을 수 없기 때문이다. 그 결과, 대면적 표시장치에서는 화면의 휘도가 불균일해지고, 다계조 영상 구현이 어려워지는 문제가 발생하게 된다.Since the cathode electrode extends in the longitudinal direction according to the large area of the display device, the desired luminance can be obtained around one end of the cathode electrode to which the signal is input, but the desired luminance is caused by the voltage drop of the cathode electrode around one end of the cathode electrode. Because you can't get it. As a result, in large-area display devices, the luminance of the screen becomes uneven, and it becomes difficult to implement a multi-gradation image.

따라서 캐소드 전극의 저항값을 낮추기 위한 방안의 하나로 금속 박막의 두께를 증가시키는 방법을 고려할 수 있다. 그러나 이 방법에 따르면 캐소드 전극 형성을 위한 공정 시간이 길어지고, 제조 단가 면에서 불리해지며, 금속 박막에 큰 스트레스를 주는 단점이 있다.Therefore, a method of increasing the thickness of the metal thin film may be considered as one of methods for reducing the resistance value of the cathode electrode. However, this method has a disadvantage in that the process time for forming the cathode electrode is long, disadvantageous in terms of manufacturing cost, and large stress on the metal thin film.

또한 캐소드 전극의 저항값을 낮추기 위한 방안의 하나로 저항값이 극히 작은 전도성 후막 재료를 이용하여 캐소드 전극을 형성하는 방법을 고려할 수 있다. 그러나 이 방법에 따르면 통상의 전도성 후막 재료는 내산성이 약하므로 아래와 같이 에미터의 미세 패턴을 위해 마스크층을 형성하는 구조에서는 캐소드 전극의 재료로 사용이 불가능해진다.In addition, a method of forming a cathode electrode using a conductive thick film material having a very low resistance value may be considered as a method for reducing the resistance value of the cathode electrode. However, according to this method, since a conventional conductive thick film material is weak in acid resistance, it cannot be used as a material of a cathode electrode in a structure in which a mask layer is formed for a fine pattern of an emitter as follows.

즉, 상기 마스크층은 에미터 형성 부위에 패턴을 갖는 불투명한 금속 박막으로서, 후면 기판 위에 에미터 페이스트를 인쇄하고, 후면 기판의 밑면으로부터 자외선을 조사(즉, 후면 노광)할 때에, 마스크층의 패턴을 통해 에미터 형성 부위에 자외선이 도달하게 하는 역할을 하며, 이로서 원하는 부위의 에미터를 선택적으로 현상하여 에미터의 미세 패터닝을 가능하게 한다.That is, the mask layer is an opaque metal thin film having a pattern on the emitter forming portion, and when the emitter paste is printed on the rear substrate and irradiated with ultraviolet rays from the bottom surface of the rear substrate (that is, back exposure), Ultraviolet rays reach the emitter formation site through the pattern, thereby selectively developing the emitter of the desired site, thereby enabling fine patterning of the emitter.

물론, 상기와 같이 마스크층을 이용하여 에미터를 후면 노광할 때에는 게이트 전극과 절연층이 투명 물질로 이루어지며, 에미터 패터닝 후 상기 마스크층은 강한 산성의 에칭 용액에 의해 박리 제거된다.Of course, when exposing the emitter using the mask layer as described above, the gate electrode and the insulating layer are made of a transparent material, and after the emitter patterning, the mask layer is peeled off by a strong acidic etching solution.

이와 같이 마스크층을 이용하여 에미터를 미세 패터닝하는 구조에서는 마스크층을 제거하는데 강한 산성의 에칭 용액을 사용하므로, 내산성이 약한 전도성 후막 재료는 캐소드 전극의 재료로 사용이 불가능해진다. 더욱이 종래에는 에칭 용액을 이용하여 마스크층을 제거할 때에, 에칭 용액이 절연층 표면과 에미터 표면을 파괴시키므로, 에미터의 전자 방출 특성을 저하시키는 문제를 유발한다.In the structure in which the emitter is finely patterned using the mask layer, a strong acid etching solution is used to remove the mask layer, so that a conductive thick film material having weak acid resistance cannot be used as a material of the cathode electrode. Moreover, conventionally, when removing the mask layer using the etching solution, the etching solution destroys the insulating layer surface and the emitter surface, causing a problem of deteriorating the electron emission characteristics of the emitter.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 마스크층을 이용하여 에미터의 미세 패터닝을 가능하게 하면서도 에칭 용액에 의한 캐소드 전극과 에미터 및 절연층의 파손을 방지할 수 있는 전계 방출 표시소자의 제조 방법을 제공하는데 있다.Accordingly, the present invention is to solve the above problems, an object of the present invention is to enable the fine patterning of the emitter using a mask layer while preventing the damage of the cathode electrode and emitter and the insulating layer by the etching solution. The present invention provides a method for manufacturing a field emission display device.

본 발명의 다른 목적은 저항이 극히 작은 전도성 후막 재료를 이용하여 캐소드 전극을 형성함으로써 캐소드 전극의 패터닝을 용이하게 하고, 대면적 표시장치 제작시 전압 강하를 일으키지 않아 균일한 화면 휘도와 다계조 영상을 양호하게 구현할 수 있는 전계 방출 표시소자의 제조 방법을 제공하는데 있다.Another object of the present invention is to form a cathode by using a conductive thick film material having a very low resistance to facilitate the patterning of the cathode, and does not cause a voltage drop when manufacturing a large-area display device, thereby providing uniform screen brightness and multi-gradation images. An object of the present invention is to provide a method of manufacturing a field emission display device which can be implemented well.

상기의 목적을 달성하기 위하여 본 발명은, In order to achieve the above object, the present invention,                     

투명 기판 위에 투명한 도전 물질로 이루어지는 게이트 전극을 형성하는 단계와, 게이트 전극을 덮으면서 투명 기판의 전면에 투명한 절연 물질로 이루어지는 제1 절연층을 형성하는 단계와, 제1 절연층 전면에 불투명 물질을 코팅하고 이를 패터닝하여 에미터 형성 위치에 대응하는 다수의 패턴을 갖는 마스크층을 형성하는 단계와, 마스크층 전면에 투명한 절연 물질로 이루어지는 제2 절연층을 형성하는 단계와, 제2 절연층 위에 전도성 후막 물질로 이루어지며 에미터 수용부를 갖는 캐소드 전극을 형성하는 단계와, 캐소드 전극과 제2 절연층 전면에 카본계 물질과 감광성 물질을 포함하는 에미터 페이스트를 도포하여 에미터층을 형성하는 단계와, 투명 기판의 배면으로부터 자외선을 조사하여 마스크층에 형성된 패턴을 통해 에미터 수용부에 위치하는 에미터층을 선택적으로 현상하고, 현상되지 않은 에미터층을 제거하여 에미터를 형성하는 단계를 포함하는 전계 방출 표시소자의 제조 방법을 제공한다.Forming a gate electrode made of a transparent conductive material on the transparent substrate, forming a first insulating layer made of a transparent insulating material on the entire surface of the transparent substrate while covering the gate electrode, and forming an opaque material on the entire first insulating layer. Coating and patterning the mask layer to form a mask layer having a plurality of patterns corresponding to the emitter formation positions, forming a second insulating layer made of a transparent insulating material over the mask layer, and conducting a conductive layer on the second insulating layer. Forming a cathode electrode made of a thick film material and having an emitter accommodating portion, applying an emitter paste including a carbon-based material and a photosensitive material on the entire surface of the cathode electrode and the second insulating layer to form an emitter layer; Irradiated with ultraviolet rays from the back of the transparent substrate, and placed in the emitter receiver through the pattern formed on the mask layer Provides a method for producing a field emission display device including the step of forming an emitter by selectively developing an emitter layer, and removing the emitter layer are not developing.

상기 제1 절연층을 형성하는 단계는 투명한 절연 물질을 1회 후막 인쇄하고 건조 및 소성하는 과정으로 이루어지며, 제2 절연층을 형성하는 단계 또한 이와 동일하게 이루어진다. 이와 같이 완성된 제1, 2 절연층은 각각 5∼10㎛ 정도의 두께를 갖는다.The forming of the first insulating layer is performed by printing a transparent insulating material once in a thick film, drying and baking, and forming the second insulating layer in the same manner. The first and second insulating layers thus completed each have a thickness of about 5 to 10 µm.

상기 캐소드 전극 형성을 위한 전도성 후막 물질은 10∼20mΩ/□ 정도의 작은 저항값을 가지며, 캐소드 전극을 형성할 때에는 스크린 인쇄와 같은 후막 공정을 적용한다.The conductive thick film material for forming the cathode has a small resistance value of about 10 to 20 mΩ / □, and when forming the cathode, a thick film process such as screen printing is applied.

바람직하게, 상기 캐소드 전극을 형성할 때에는 캐소드 전극 내부에 제2 절연층의 표면을 노출시키는 개구부를 더욱 형성한다. 또한 캐소드 전극을 형성하기 전, 제1 절연층과 마스크층 및 제2 절연층에 비아 홀을 형성하여 게이트 전극 표면을 노출시키고, 캐소드 전극을 형성하는 단계에서 비아 홀을 도전 물질로 채워 대향 전극을 형성한다.Preferably, when forming the cathode electrode, an opening for exposing the surface of the second insulating layer is further formed inside the cathode electrode. In addition, before forming the cathode electrode, a via hole is formed in the first insulating layer, the mask layer, and the second insulating layer to expose the gate electrode surface, and in the forming of the cathode electrode, the via hole is filled with a conductive material to form the opposite electrode. Form.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1∼도 8은 본 발명의 실시예에 따른 전계 방출 표시소자의 제조 방법을 설명하기 위한 각 제조 단계에서의 개략도로서, 에미터가 위치하는 기판을 중심으로 이의 제조 과정을 설명한다.1 to 8 are schematic views of each manufacturing step for explaining a method of manufacturing a field emission display device according to an exemplary embodiment of the present invention, and a manufacturing process thereof will be described with reference to a substrate on which an emitter is located.

전계 방출 표시소자를 제작하기 위하여, 먼저 도 1에 도시한 바와 같이 투명 기판(2), 즉 유리 기판 위에 투명 도전층을 코팅하고 이를 패터닝하여 게이트 전극(4)을 형성한다. 투명 도전층으로는 ITO(indium tin oxide)가 바람직하며, ITO를 투명 기판 위에 스퍼터링(sputtering)하여 박막을 형성한 다음, 공지의 사진 식각 공정으로 이 박막을 패터닝하여 스트라이프 모양의 게이트 전극(4)을 형성한다.In order to manufacture the field emission display device, first, as shown in FIG. 1, a transparent conductive layer is coated on the transparent substrate 2, that is, the glass substrate, and patterned to form the gate electrode 4. Indium tin oxide (ITO) is preferable as the transparent conductive layer, and a thin film is formed by sputtering ITO on a transparent substrate, and then the thin film is patterned by a known photolithography process to form a stripe-shaped gate electrode 4. To form.

다음으로, 도 2에 도시한 바와 같이 게이트 전극들(4)을 덮으면서 투명 기판(2)의 전면에 투명한 절연 물질을 도포하여 제1 절연층(6)을 형성한다. 투명한 절연 물질로는 PbO를 포함하는 유전체 페이스트가 바람직하며, 이 절연 물질을 후막 인쇄, 건조 및 소성하여 대략 5∼15㎛ 두께를 갖는 제1 절연층(6)을 형성한다. 이 때, 한번의 후막 인쇄와 건조 및 소성 공정으로 상기한 두께의 제1 절연층(6)을 완성할 수 있다. Next, as shown in FIG. 2, the first insulating layer 6 is formed by coating a transparent insulating material on the entire surface of the transparent substrate 2 while covering the gate electrodes 4. As the transparent insulating material, a dielectric paste containing PbO is preferable, and the insulating material is thick film printed, dried, and fired to form a first insulating layer 6 having a thickness of approximately 5 to 15 mu m. At this time, the first insulating layer 6 having the above-described thickness can be completed by one thick film printing, drying and baking process.                     

이어서, 도 3에 도시한 바와 같이 제1 절연층(6) 위에 에미터의 미세 패턴을 위한 마스크층(8)을 형성한다. 마스크층(8)은 에미터 형성 위치에 대응하는 복수개의 패턴(8a)을 형성하며, 다음에 설명하는 후면 노광시 자외선을 선택적으로 통과시킬 수 있도록 95% 이상의 자외선 차단 기능을 갖는 불투명 막으로 이루어진다.Subsequently, as shown in FIG. 3, a mask layer 8 for the fine pattern of the emitter is formed on the first insulating layer 6. The mask layer 8 forms a plurality of patterns 8a corresponding to the emitter formation positions, and is made of an opaque film having a UV blocking function of 95% or more so as to selectively pass ultraviolet rays during the back exposure described below. .

이러한 마스크층(8)은 빛을 차단할 수 있는 안료가 포함된 유전체 페이스트와 같은 불투명한 후막 절연 물질을 스크린 인쇄하여 완성될 수 있으며, 다른 실시예로서 알루미늄 등의 금속 물질을 스퍼터링한 다음 이를 공지의 사진 식각 공정으로 패터닝하여 완성될 수 있다. 마스크층(8)의 두께는 수 마이크로미터(㎛) 이내가 바람직하다.The mask layer 8 may be completed by screen printing an opaque thick film insulating material such as a dielectric paste containing a pigment that may block light. In another embodiment, the mask layer 8 may be formed by sputtering a metal material such as aluminum and then It can be completed by patterning by a photolithography process. The thickness of the mask layer 8 is preferably within several micrometers (µm).

다음으로, 도 4에 도시한 바와 같이 마스크층(8) 전면에 투명한 절연 물질을 도포하여 제2 절연층(10)을 형성한다. 제2 절연층(10)의 재료는 전술한 제1 절연층(6)과 동일하며, 투명한 절연 물질을 후막 인쇄, 건조 및 소성하여 대략 5∼15㎛ 두께를 갖는 제2 절연층(10)을 형성한다.Next, as shown in FIG. 4, a transparent insulating material is coated on the entire mask layer 8 to form the second insulating layer 10. The material of the second insulating layer 10 is the same as that of the first insulating layer 6 described above, and the second insulating layer 10 having a thickness of approximately 5 to 15 μm is formed by thick film printing, drying and firing of a transparent insulating material. Form.

이어서, 도 5에 도시한 바와 같이 제2 절연층(10) 위에 전도성 후막 물질을 이용하여 캐소드 전극(12)을 형성한다. 전도성 후막 물질로는 10∼20mΩ/□ 정도의 저항값을 갖는 미국 듀폰(DuPont)사(社)의 DC206(상품명) 후막 전극 재료가 바람직하며, 감광성 물질의 포함 유무에 따라 다음과 같은 과정으로 캐소드 전극(12)을 형성한다.Subsequently, as illustrated in FIG. 5, the cathode electrode 12 is formed on the second insulating layer 10 by using a conductive thick film material. As the conductive thick film material, DC206 (trade name) thick film electrode material of DuPont, USA having a resistance value of about 10 to 20 mΩ / □ is preferred, and the cathode is formed by the following process depending on the presence of photosensitive material. The electrode 12 is formed.

먼저, 전도성 후막 물질에 감광성 물질이 포함된 경우, 전도성 후막 물질을 제2 절연층(10) 전면에 스크린 인쇄 후 건조시키고, 투명 기판(2) 위에 노광 마스 크(미도시)를 배치한 상태에서 자외선을 조사하여 캐소드 전극으로 남기고자 하는 부분의 후막 물질만을 선택적으로 경화시키며, 현상을 통해 경화되지 않은 후막 물질을 제거한 다음, 소성하여 캐소드 전극(12)을 형성한다.First, when the photoconductive material is included in the conductive thick film material, the conductive thick film material is screen printed on the entire surface of the second insulating layer 10 and dried, and an exposure mask (not shown) is disposed on the transparent substrate 2. Irradiating ultraviolet light selectively cures only the thick film material of the portion to be left as the cathode electrode, and removes the uncured thick film material through development, and then fires to form the cathode electrode 12.

그리고 전도성 후막 물질에 감광성 물질이 포함되지 않은 경우, 공지의 메쉬 스크린(미도시)을 이용하여 전도성 후막 물질을 도시한 형태로 스크린 인쇄하고, 건조 및 소성하여 캐소드 전극(12)을 형성한다.When the photosensitive material is not included in the conductive thick film material, the conductive thick film material is screen printed using a known mesh screen (not shown) in the form shown, dried, and baked to form the cathode electrode 12.

이와 같이 전도성 후막 물질로 완성된 캐소드 전극(12)은 10∼20mΩ/□ 정도의 극히 작은 저항값을 가지며, 종래의 금속 박막으로 이루어진 캐소드 전극과 비교하여 전도성이 우수한 특징을 갖는다.The cathode electrode 12 made of a conductive thick film material as described above has an extremely small resistance value of about 10 to 20 mΩ / □, and has excellent conductivity compared to a cathode electrode made of a conventional metal thin film.

바람직하게, 상기 캐소드 전극(12)은 게이트 전극(4)과 직교하는 방향을 따라 스트라이프 패턴으로 형성되며, 게이트 전극(4)과 캐소드 전극(12)의 교차 영역을 화소 영역으로 정의할 때, 각각의 화소 영역에 대응하여 캐소드 전극(12)의 일측 가장자리에 일종의 홈인 에미터 수용부(14)를 형성한다.Preferably, the cathode electrode 12 is formed in a stripe pattern along a direction orthogonal to the gate electrode 4, and when defining an intersection area of the gate electrode 4 and the cathode electrode 12 as a pixel area, The emitter accommodating part 14 which is a kind of groove | channel is formed in the edge of the cathode electrode 12 corresponding to the pixel area of this.

또한 각각의 화소 영역에 대응하여 캐소드 전극(12) 내부에 제2 절연층(10) 표면을 노출시키는 개구부(16)를 형성하는 것이 바람직하다. 개구부(16)의 기능은 다음에 이어지는 전계 방출 표시소자의 구성 설명에서 후술한다.In addition, the opening 16 may be formed in the cathode electrode 12 to expose the surface of the second insulating layer 10 corresponding to each pixel area. The function of the opening 16 will be described later in the description of the configuration of the field emission display device.

다음으로, 도 6에 도시한 바와 같이 캐소드 전극(12)과 제2 절연층(10) 전면에 감광성 에미터 페이스트를 수 마이크로미터(㎛) 두께로 후막 인쇄하여 에미터층(18)을 형성한다. 에미터 페이스트는 카본 나노튜브, 흑연, 다이아몬드, 다이아몬드상 카본, C₆₀(fulleren) 중 어느 하나 또는 이들의 조합으로 이루어지는 카본계 물질을 주성분으로 하며, 여기에 감광성 물질과 인쇄에 적합한 점도를 갖게 하는 통상의 비히클, 필러 및 프릿 등을 포함한다.Next, as shown in FIG. 6, the photosensitive emitter paste is thick-film printed on the cathode electrode 12 and the second insulating layer 10 in front of the film to form the emitter layer 18. The emitter paste is based on a carbon-based material composed of any one or a combination of carbon nanotubes, graphite, diamond, diamond-like carbon, and C ₆₀ (fulleren), and has a viscosity suitable for photosensitive materials and printing. Conventional vehicles, fillers, frits, and the like.

이어서, 투명 기판(2)의 배면으로부터 자외선을 조사하는 후면 노광을 진행한다. 이로서 조사된 자외선은 불투명한 마스크층(8)에 의해 차단되고, 마스크층(8)에 형성된 패턴(8a)을 통해서만 에미터 수용부(14)에 위치하는 에미터층(18)에 도달하여 이 부위의 에미터층(18)을 선택적으로 현상한다. 그리고 현상되지 않은 에미터층을 제거하고, 소성하여 도 7에 도시한 바와 같이 에미터(20)를 완성한다.Next, the backside exposure which irradiates an ultraviolet-ray from the back surface of the transparent substrate 2 is advanced. The ultraviolet rays thus irradiated are blocked by the opaque mask layer 8 and reach the emitter layer 18 located in the emitter receiving portion 14 only through the pattern 8a formed in the mask layer 8, and thus this area. The emitter layer 18 of is selectively developed. Then, the undeveloped emitter layer is removed and calcined to complete the emitter 20 as shown in FIG.

상기한 과정을 거쳐 에미터(20)가 위치하는 기판, 일례로 후면 기판의 제조가 완성되며, 완성된 후면 기판에서는 마스크층(8)이 제1, 2 절연층(6, 10) 사이에 잔류하므로, 마스크층(8)을 제거할 필요가 없어진다.Through the above process, the manufacturing of the substrate on which the emitter 20 is positioned, for example, the rear substrate, is completed. In the completed rear substrate, the mask layer 8 remains between the first and second insulating layers 6 and 10. This eliminates the need to remove the mask layer 8.

따라서 본 실시예에서는 마스크층(8) 제거에 사용되었던 에칭 용액에 의한 에미터(20)와 제2 절연층(10)의 파괴를 방지할 수 있고, 내산성이 약한 전도성 후막 재료로도 캐소드 전극(12)을 형성할 수 있으므로 캐소드 전극(12)의 전도성을 향상시킬 수 있을 뿐만 아니라, 마스크층(8)을 이용한 후면 노광으로 에미터(20)의 미세 패터닝이 가능한 장점을 갖는다.Therefore, in this embodiment, it is possible to prevent the destruction of the emitter 20 and the second insulating layer 10 by the etching solution used to remove the mask layer 8, and the cathode electrode (also referred to as a conductive thick film material having low acid resistance) Since 12) can be formed, not only the conductivity of the cathode electrode 12 can be improved, but also fine patterning of the emitter 20 is possible by back exposure using the mask layer 8.

한편 본 실시예에 따르면, 상기 캐소드 전극(12)을 형성하기 전, 도 8에 도시한 바와 같이 제1 절연층(6)과 마스크층(8) 및 제2 절연층(10)에 게이트 전극(4) 표면을 노출시키는 비아 홀(via hole)(22)을 형성하고, 비아 홀(22)을 도전 물질로 채워 게이트 전극(4)의 전계를 제2 절연층(10) 위로 끌어올리는 대향 전극(24)을 더욱 형성할 수 있다.Meanwhile, according to the present exemplary embodiment, before the cathode electrode 12 is formed, as shown in FIG. 8, the gate electrode may be formed on the first insulating layer 6, the mask layer 8, and the second insulating layer 10. 4) an opposing electrode forming a via hole 22 exposing the surface, and filling the via hole 22 with a conductive material to lift an electric field of the gate electrode 4 onto the second insulating layer 10; 24) can be further formed.

비아 홀(22)은 공지의 사진 식각 또는 습식 식각 공정으로 형성하며, 비아 홀(22) 형성 후 캐소드 전극(12)을 형성할 때에 캐소드 전극(12)을 구성하는 전도성 후막 물질로 비아 홀(22)을 채워 대향 전극(24)을 형성한다. 이러한 대향 전극(24)은 에미터(20)가 대향 전극(24)과 개구부(16) 사이에 위치하도록 각각의 캐소드 전극(12) 사이에서 에미터(20)와 임의의 간격을 두고 위치한다.The via hole 22 is formed by a known photolithography or wet etching process, and the via hole 22 is a conductive thick film material constituting the cathode electrode 12 when the cathode electrode 12 is formed after the via hole 22 is formed. ) Is formed to form the counter electrode 24. This counter electrode 24 is positioned at random intervals between the emitter 20 between each cathode electrode 12 such that the emitter 20 is positioned between the counter electrode 24 and the opening 16.

도 9는 전술한 실시예를 통해 제작된 전계 방출 표시소자의 부분 분해 사시도이고, 도 10은 도 9의 A 화살표 방향에서 바라본 전계 방출 표시소자의 부분 결합 단면도이다.FIG. 9 is a partially exploded perspective view of a field emission display device manufactured through the above-described embodiment, and FIG. 10 is a partial coupling cross-sectional view of the field emission display device viewed from the arrow A of FIG. 9.

도시한 바와 같이, 후면 기판(2) 위에는 게이트 전극들(4)이 후면 기판(2)의 일방향(일례로 도면의 Y 방향)을 따라 스트라이프 패턴으로 형성되고, 게이트 전극들(4)을 덮으면서 후면 기판(2)의 전면에 제1 절연층(6)과 마스크층(8) 및 제2 절연층(10)이 위치한다. 상기 게이트 전극(4)과 제1 절연층(6) 및 제2 절연층(10)은 투명 물질로 이루어지고, 마스크층(8)은 95% 이상의 자외선 차단 기능을 갖는 불투명한 막으로서, 에미터(20) 형성 위치에 대응하는 패턴들(8a)을 형성한다.As illustrated, gate electrodes 4 are formed on the rear substrate 2 in a stripe pattern along one direction (for example, the Y direction in the drawing) of the rear substrate 2, and cover the gate electrodes 4. The first insulating layer 6, the mask layer 8, and the second insulating layer 10 are positioned on the front surface of the rear substrate 2. The gate electrode 4, the first insulating layer 6, and the second insulating layer 10 are made of a transparent material, and the mask layer 8 is an opaque film having a UV blocking function of 95% or more. (20) Patterns 8a corresponding to the formation position are formed.

그리고 제2 절연층(10) 위에는 캐소드 전극들(12)이 게이트 전극(4)과 직교하는 방향(도면의 X 방향)을 따라 스트라이프 패턴으로 형성되며, 캐소드 전극(12)의 일측 가장자리에 형성된 에미터 수용부(14)에 에미터(20)가 위치한다. 또한, 캐소드 전극(12)에는 각각의 화소 영역에 대응하여 제2절연층(10) 표면을 노출시키는 개구부(16)가 형성되며, 대향 전극(24)이 에미터(20)와 임의의 간격을 두고 캐소드 전극(12) 사이에 배치된다.On the second insulating layer 10, the cathode electrodes 12 are formed in a stripe pattern along a direction orthogonal to the gate electrode 4 (the X direction in the drawing), and an emi formed at one edge of the cathode electrode 12. The emitter 20 is located in the rotor receiving portion 14. In addition, an opening 16 is formed in the cathode electrode 12 to expose the surface of the second insulating layer 10 corresponding to each pixel area, and the opposite electrode 24 is disposed at an arbitrary distance from the emitter 20. And disposed between the cathode electrodes 12.

상기 후면 기판(2)에 대향하는 전면 기판(26)의 일면에는 애노드 전극(28)과 더불어 전면 기판(26)의 일방향, 일례로 게이트 전극 방향(도면의 Y 방향)을 따라 R, G, B 형광막들(30)이 임의의 간격을 두고 위치한다. 이 때, 애노드 전극(28)은 ITO와 같은 투명 전극일 수 있으며, 이 경우 도시한 바와 같이 전면 기판(26)으로부터 애노드 전극(28)과 형광막(30)이 순차적으로 위치한다.One surface of the front substrate 26 facing the rear substrate 2 is provided with an anode electrode 28 along one direction of the front substrate 26, for example, along the gate electrode direction (Y direction in the drawing) of R, G, and B. The fluorescent films 30 are positioned at random intervals. In this case, the anode electrode 28 may be a transparent electrode such as ITO. In this case, the anode electrode 28 and the fluorescent film 30 are sequentially positioned from the front substrate 26 as shown.

또한, 도시는 하지 않았으나 애노드 전극은 알루미늄과 같은 금속 박막일 수 있으며, 이 경우 전면 기판으로부터 형광막과 애노드 전극이 순차적으로 위치한다. 다른 한편으로, 애노드 전극(28)이 ITO와 같은 투명 전극인 경우, 휘도 향상을 위해 형광막(30) 표면에 알루미늄과 같은 금속 박막층(32)을 더욱 형성할 수 있다.In addition, although not shown, the anode electrode may be a metal thin film such as aluminum. In this case, the fluorescent film and the anode electrode are sequentially positioned from the front substrate. On the other hand, when the anode electrode 28 is a transparent electrode such as ITO, it is possible to further form a metal thin film layer 32 such as aluminum on the surface of the fluorescent film 30 to improve the brightness.

이와 같이 구성되는 전면 기판(26)과 후면 기판(2)은 캐소드 전극(12)과 형광막(30)이 직교하도록 마주한 상태에서 임의의 간격을 두고 실링 물질에 의해 접합되며, 그 사이에 형성되는 내부 공간을 배기시켜 진공 상태로 유지함으로써 전계 방출 표시소자를 구성한다. 이 때, 전면 기판(26)과 후면 기판(2) 사이의 비화소 영역에는 다수의 스페이서(34)가 배치되어 전면 기판(26)과 후면 기판(2) 사이의 간격을 일정하게 유지시킨다.The front substrate 26 and the rear substrate 2 configured as described above are bonded by a sealing material at arbitrary intervals while the cathode electrode 12 and the fluorescent film 30 face each other at right angles, and are formed therebetween. The field emission display device is constructed by evacuating the internal space and maintaining the vacuum. At this time, a plurality of spacers 34 are disposed in the non-pixel region between the front substrate 26 and the rear substrate 2 to maintain a constant distance between the front substrate 26 and the rear substrate 2.

전술한 구성의 전계 방출 표시소자는, 외부로부터 게이트 전극(4), 캐소드 전극(12) 및 애노드 전극(28)에 소정의 전압을 공급하여 구동하는데, 일례로 게이 트 전극(4)에는 수∼수십 볼트의 (+)전압이, 캐소드 전극(12)에는 수∼수십 볼트의 (-)전압이, 그리고 애노드 전극(28)에는 수백∼수천 볼트의 (+)전압이 인가된다.The field emission display device having the above-described configuration is driven by supplying a predetermined voltage to the gate electrode 4, the cathode electrode 12, and the anode electrode 28 from the outside. A positive voltage of several tens of volts, a negative voltage of several to several tens of volts is applied to the cathode electrode 12, and a positive voltage of several hundred to several thousand volts is applied to the anode electrode 28.

이로서 게이트 전극(4)과 캐소드 전극(12)의 전압 차에 의해 에미터(20) 주위에 전계가 형성되어 에미터(20)로부터 전자가 방출되고, 방출된 전자들은 애노드 전극(28)에 인가된 고전압에 이끌려 해당 화소의 형광막(30)에 충돌함으로써 이 형광막(30)을 발광시켜 임의의 화상을 구현한다.As a result, an electric field is formed around the emitter 20 due to the voltage difference between the gate electrode 4 and the cathode electrode 12 to emit electrons from the emitter 20, and the emitted electrons are applied to the anode electrode 28. The fluorescent film 30 emits light by being attracted by the high voltage, thereby causing the fluorescent film 30 to emit an arbitrary image.

이 때, 게이트 전극(4)과 전기적으로 연결된 대향 전극(24)이 에미터(20)의 일측에 대향 배치되고, 제2 절연층(10) 표면을 노출시키는 개구부(16)가 에미터(20)의 다른 일측에 대향 배치되어 있으므로, 대향 전극(24)과 개구부(16)가 게이트 전극(4)의 전계를 에미터(20) 주위로 끌어올려 에미터(20)로부터 전자들을 양호하게 방출시키는 역할을 한다.At this time, the counter electrode 24 electrically connected to the gate electrode 4 is disposed opposite to one side of the emitter 20, and the opening 16 exposing the surface of the second insulating layer 10 has an emitter 20. And the opposite electrode 24 and the opening 16 pull the electric field of the gate electrode 4 around the emitter 20 to favorably release electrons from the emitter 20. Play a role.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to the range of.

이와 같이 본 발명에 따르면,As described above, according to the present invention,

첫째, 전기 저항이 극히 작은 전도성 후막 재료로 캐소드 전극을 형성할 수 있으므로 캐소드 전극의 전도성이 향상되는 효과가 있다. 따라서 표시소자가 대면적화하여 캐소드 전극이 길이 방향으로 확장하여도 캐소드 전극의 전압 강하를 최 소화할 수 있으므로, 균일한 화면 휘도와 다계조 영상을 용이하게 구현할 수 있다.First, since the cathode electrode can be formed of a conductive thick film material having extremely low electrical resistance, the conductivity of the cathode electrode is improved. Therefore, even if the display device has a large area and the cathode electrode extends in the longitudinal direction, the voltage drop of the cathode can be minimized, so that a uniform screen brightness and a multi-gradation image can be easily realized.

둘째, 에칭 용액을 이용하여 마스크층을 제거할 필요가 없으므로, 에칭 용액에 의한 에미터와 절연층의 파괴를 방지하는 효과가 있다. 따라서 에미터의 전자 방출 특성이 저하되는 것을 예방하여 화면의 전 영역에서 균일성(uniformity)을 향상시킬 수 있다.Second, since it is not necessary to remove the mask layer using the etching solution, there is an effect of preventing the destruction of the emitter and the insulating layer by the etching solution. Therefore, the electron emission characteristic of the emitter can be prevented from being lowered, thereby improving uniformity in all areas of the screen.

Claims (26)

투명 기판 위에 투명한 도전 물질로 이루어지는 게이트 전극을 형성하는 단계와;Forming a gate electrode made of a transparent conductive material on the transparent substrate; 상기 게이트 전극을 덮으면서 투명 기판의 전면에 투명한 절연 물질로 이루어지는 제1 절연층을 형성하는 단계와;Forming a first insulating layer formed of a transparent insulating material on an entire surface of the transparent substrate while covering the gate electrode; 상기 제1 절연층 전면에 불투명 물질을 코팅하고 이를 패터닝하여 에미터 형성 위치에 대응하는 다수의 패턴을 갖는 마스크층을 형성하는 단계와;Coating and patterning an opaque material over the first insulating layer to form a mask layer having a plurality of patterns corresponding to emitter formation positions; 상기 마스크층 전면에 투명한 절연 물질로 이루어지는 제2 절연층을 형성하는 단계와;Forming a second insulating layer made of a transparent insulating material over the mask layer; 상기 제2 절연층 위에 전도성 후막 물질로 이루어지며 에미터 수용부를 갖는 캐소드 전극을 형성하는 단계와;Forming a cathode electrode made of a conductive thick film material on the second insulating layer and having an emitter receiving portion; 상기 캐소드 전극과 제2 절연층 전면에 카본계 물질과 감광성 물질을 포함하는 에미터 페이스트를 도포하여 에미터층을 형성하는 단계; 및Forming an emitter layer by applying an emitter paste including a carbon-based material and a photosensitive material on the entire surface of the cathode electrode and the second insulating layer; And 상기 투명 기판의 배면으로부터 자외선을 조사하여 상기 마스크층에 형성된 패턴을 통해 상기 에미터 수용부에 위치하는 에미터층을 선택적으로 현상하고, 현상되지 않은 에미터층을 제거하여 에미터를 형성하는 단계Irradiating ultraviolet rays from the back surface of the transparent substrate to selectively develop an emitter layer positioned in the emitter accommodating part through a pattern formed on the mask layer, and to form an emitter by removing the undeveloped emitter layer 를 포함하는 전계 방출 표시소자의 제조 방법.Method of manufacturing a field emission display device comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 절연층을 형성하는 단계가, 투명한 절연 물질을 1회 후막 인쇄하고 건조 및 소성하는 것으로 이루어지는 전계 방출 표시소자의 제조 방법.The method of manufacturing the field emission display device of claim 1, wherein the forming of the first insulating layer comprises thick film printing, drying, and baking of the transparent insulating material once. 제1항에 있어서,The method of claim 1, 상기 제2 절연층을 형성하는 단계가, 투명한 절연 물질을 1회 후막 인쇄하고 건조 및 소성하는 것으로 이루어지는 전계 방출 표시소자의 제조 방법.The method of manufacturing the field emission display device of claim 2, wherein the forming of the second insulating layer comprises thick film printing, drying, and baking of the transparent insulating material once. 제2항 또는 제3항에 있어서,The method according to claim 2 or 3, 상기 투명한 절연 물질이 산화납(PbO)을 포함하는 유전체로 이루어지는 전계 방출 표시소자의 제조 방법.The method of manufacturing a field emission display device, wherein the transparent insulating material is made of a dielectric material including lead oxide (PbO). 제1항에 있어서,The method of claim 1, 상기 제1 절연층과 제2 절연층이 각각 5∼10㎛ 두께로 이루어지는 전계 방출 표시소자의 제조 방법.And a first insulating layer and a second insulating layer each having a thickness of 5 to 10 µm. 제1항에 있어서,The method of claim 1, 상기 마스크층 형성을 위한 불투명 물질이 빛을 차단할 수 있는 안료가 포함된 유전체의 후막 절연 물질로 이루어지는 전계 방출 표시소자의 제조 방법.The method of manufacturing a field emission display device of claim 1, wherein the opaque material for forming the mask layer is formed of a dielectric thick film insulating material containing a pigment capable of blocking light. 제6항에 있어서,The method of claim 6, 상기 마스크층을 형성하는 단계가, 상기 후막 절연 물질을 스크린 인쇄하는 것으로 이루어지는 전계 방출 표시소자의 제조 방법.And forming the mask layer by screen printing the thick film insulating material. 제1항에 있어서,The method of claim 1, 상기 마스크층 형성을 위한 불투명 물질이 알루미늄을 포함한 금속 물질로 이루어지는 전계 방출 표시소자의 제조 방법.The method of manufacturing a field emission display device, wherein the opaque material for forming the mask layer is made of a metal material including aluminum. 제8항에 있어서,The method of claim 8, 상기 마스크층을 형성하는 단계가, 상기 금속 물질을 스퍼터링하여 박막을 형성하고, 사진 식각 공정으로 이 박막을 패터닝하는 것으로 이루어지는 전계 방출 표시소자의 제조 방법.And forming the mask layer by sputtering the metal material to form a thin film, and patterning the thin film by a photolithography process. 제1항에 있어서,The method of claim 1, 상기 캐소드 전극 형성을 위한 전도성 후막 물질이 10∼20mΩ/□의 저항값을 갖는 전계 방출 표시소자의 제조 방법.The conductive thick film material for forming the cathode electrode has a resistance value of 10 ~ 20mΩ / □ manufacturing method of the field emission display device. 제1항에 있어서,The method of claim 1, 상기 캐소드 전극을 형성하는 단계가, 전도성 후막 물질을 스크린 인쇄하고 건조 및 소성하는 것으로 이루어지는 전계 방출 표시소자의 제조 방법.And forming the cathode comprises screen printing, drying, and firing the conductive thick film material. 제1항에 있어서,The method of claim 1, 상기 캐소드 전극 형성을 위한 전도성 후막 물질이 감광성 물질을 포함하며, 상기 캐소드 전극을 형성하는 단계가 전도성 후막 물질을 인쇄하고, 노광 및 현상 과정으로 패터닝한 다음, 건조 및 소성하는 것으로 이루어지는 전계 방출 표시소자의 제조 방법.The conductive thick film material for forming the cathode electrode includes a photosensitive material, and the forming of the cathode electrode includes printing the conductive thick film material, patterning the light emitting and developing process, and then drying and baking the light emitting device. Method of preparation. 제1항에 있어서,The method of claim 1, 상기 캐소드 전극을 형성하는 단계에서, 캐소드 전극의 일측 가장자리에 홈을 형성하여 에미터 수용부로 사용하는 전계 방출 표시소자의 제조 방법.In the forming of the cathode, a method of manufacturing a field emission display device to form a groove on one side edge of the cathode electrode used as an emitter accommodating portion. 제1항에 있어서,The method of claim 1, 상기 캐소드 전극을 형성하는 단계에서, 캐소드 전극 내부에 제2 절연층의 표면을 노출시키는 개구부를 더욱 형성하는 전계 방출 표시소자의 제조 방법.In the forming of the cathode, the method of manufacturing a field emission display device further comprising an opening for exposing the surface of the second insulating layer in the cathode electrode. 제1항에 있어서,The method of claim 1, 상기 캐소드 전극을 형성하기 전, 상기 제1 절연층과 마스크층 및 제2 절연층에 비아 홀을 형성하여 게이트 전극 표면을 노출시키고, 상기 캐소드 전극을 형성하는 단계에서 비아 홀을 도전 물질로 채워 대향 전극을 형성하는 단계를 더욱 포함하는 전계 방출 표시소자의 제조 방법.Before forming the cathode electrode, a via hole is formed in the first insulating layer, the mask layer, and the second insulating layer to expose a gate electrode surface, and in the forming of the cathode electrode, the via hole is filled with a conductive material to face the via electrode. A method of manufacturing a field emission display device further comprising the step of forming an electrode. 제1항에 있어서,The method of claim 1, 상기 에미터 형성을 위한 카본계 물질이 카본 나노튜브, 흑연, 다이아몬드, 다이아몬드상 카본, C₆₀(fulleren) 중 어느 하나 또는 이들의 조합으로 이루어지는 전계 방출 표시소자의 제조 방법.The carbon-based material for forming the emitter is a method of manufacturing a field emission display device comprising any one or a combination of carbon nanotubes, graphite, diamond, diamond-like carbon, C ₆₀ (fulleren). 임의의 간격을 두고 대향 배치되는 제1, 2 기판과;First and second substrates disposed to face each other at arbitrary intervals; 상기 제1 기판 위에 임의의 패턴으로 형성되는 투명한 게이트 전극들과;Transparent gate electrodes formed on the first substrate in an arbitrary pattern; 상기 게이트 전극들을 덮으면서 상기 제1 기판의 전면에 형성되는 투명한 제1, 2 절연층과;Transparent first and second insulating layers formed on the entire surface of the first substrate while covering the gate electrodes; 상기 제1 절연층과 제2 절연층 사이에 형성되고, 에미터 형성 위치에 대응하는 복수의 패턴들을 갖는 불투명한 마스크층과;An opaque mask layer formed between the first insulating layer and the second insulating layer and having a plurality of patterns corresponding to emitter formation positions; 상기 제2 절연층 위에 임의의 패턴으로 형성되고, 전도성 후막 물질로 이루어지며, 일측 가장자리에 에미터 수용부를 갖는 캐소드 전극들과;Cathode electrodes formed in an arbitrary pattern on the second insulating layer, made of a conductive thick film material, and having an emitter accommodating portion at one edge thereof; 상기 에미터 수용부에 위치하여 상기 캐소드 전극에 연결되는 에미터; 및An emitter positioned in the emitter receiver and connected to the cathode electrode; And 상기 제1 기판에 대향하는 제2 기판의 일면에 형성되어 상기 에미터에서 방출된 전자들에 의해 이미지를 구현하도록 발광하는 발광 수단Light emitting means which is formed on one surface of the second substrate opposite the first substrate and emits light to implement an image by electrons emitted from the emitter 을 포함하는 전계 방출 표시소자.Field emission display device comprising a. 제17항에 있어서,The method of claim 17, 상기 마스크층이 빛을 차단할 수 있는 안료가 포함된 유전체로 이루어지는 전계 방출 표시소자.A field emission display device comprising a dielectric including a pigment that may block light from the mask layer. 제17항에 있어서,The method of claim 17, 상기 마스크층이 알루미늄을 포함한 금속 물질로 이루어지는 전계 방출 표시소자.The field emission display device of which the mask layer is made of a metal material including aluminum. 제17항에 있어서,The method of claim 17, 상기 캐소드 전극이 10∼20mΩ/□의 저항값을 갖는 전계 방출 표시소자.And a cathode having a resistance value of 10 to 20 mΩ / □. 제17항에 있어서,The method of claim 17, 상기 에미터 수용부가 캐소드 전극의 일측 가장자리에 형성된 홈으로 이루어지는 전계 방출 표시소자.And a emitter receiving portion formed with a groove formed at one edge of the cathode electrode. 제17항에 있어서,The method of claim 17, 상기 게이트 전극이 제1 기판의 일방향을 따라 스트라이프 패턴으로 형성되고, 상기 캐소드 전극이 게이트 전극과 직교하는 방향을 따라 스트라이프 패턴으로 형성되는 전계 방출 표시소자.And the gate electrode is formed in a stripe pattern along one direction of the first substrate, and the cathode electrode is formed in a stripe pattern along a direction orthogonal to the gate electrode. 제22항에 있어서,The method of claim 22, 상기 캐소드 전극이 게이트 전극과의 교차 영역에 대응하여 제2 절연층 표면을 노출시키는 개구부를 형성하는 전계 방출 표시소자.And an opening in which the cathode electrode exposes a surface of the second insulating layer in correspondence to an intersection area with the gate electrode. 제22항에 있어서,The method of claim 22, 상기 캐소드 전극들 사이에서 상기 에미터와 임의의 간격을 두고 위치하는 대향 전극을 더욱 포함하며, 대향 전극이 상기 제1, 2 절연층과 마스크층에 형성된 비아 홀을 통해 게이트 전극과 접촉하는 전계 방출 표시소자.And further comprising a counter electrode positioned at a predetermined distance from the emitter between the cathode electrodes, wherein the counter electrode contacts the gate electrode through via holes formed in the first and second insulating layers and the mask layer. Display element. 제17항에 있어서,The method of claim 17, 상기 에미터가 카본 나노튜브, 흑연, 다이아몬드, 다이아몬드상 카본, C₆₀(fulleren) 중 어느 하나 또는 이들의 조합으로 이루어지는 전계 방출 표시소자.The emitter is a field emission display device comprising any one or a combination of carbon nanotubes, graphite, diamond, diamond-like carbon, C ₆₀ (fulleren). 제17항에 있어서,The method of claim 17, 상기 발광 수단이, 전자 가속에 필요한 고전압을 인가받는 애노드 전극과, 애노드 전극의 어느 일면에 형성되는 적(R), 녹(G), 청(B) 형광막들을 포함하는 전계 방출 표시소자.And a light emitting unit including an anode electrode to which a high voltage necessary for electron acceleration is applied, and red (R), green (G), and blue (B) fluorescent films formed on any one surface of the anode electrode.

Images