KR100916124B1 - Carrier for coreless substrate processing and process technology thereof - Google Patents

Carrier for coreless substrate processing and process technology thereof Download PDF

Info

Publication number
KR100916124B1
KR100916124B1 KR1020070133043A KR20070133043A KR100916124B1 KR 100916124 B1 KR100916124 B1 KR 100916124B1 KR 1020070133043 A KR1020070133043 A KR 1020070133043A KR 20070133043 A KR20070133043 A KR 20070133043A KR 100916124 B1 KR100916124 B1 KR 100916124B1
Authority
KR
South Korea
Prior art keywords
carrier
substrate
plating
copper foil
present
Prior art date
Application number
KR1020070133043A
Other languages
Korean (ko)
Other versions
KR20090065642A (en
Inventor
조원진
윤상근
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020070133043A priority Critical patent/KR100916124B1/en
Publication of KR20090065642A publication Critical patent/KR20090065642A/en
Application granted granted Critical
Publication of KR100916124B1 publication Critical patent/KR100916124B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0058Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/007Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier

Abstract

본 발명은 코어리스 기판 가공을 위한 캐리어 제작과 이를 이용하여 코어리스 기판을 제작하는 방법에 관한 것으로, 캐리어 CCL 또는 CAC만을 사용해서 캐리어를 분리하는 공법을 제공한다. 본 발명은 종래 기술과 달리 트림 공정을 필요로 하지 않으므로, 트림 절단으로 인한 기판 손실을 방지하고 공정을 단순화하고 제조 원가를 낮추는 효과를 기대할 수 있다.The present invention relates to a carrier fabrication for coreless substrate processing and a method for fabricating a coreless substrate using the same, and provides a method of separating a carrier using only carrier CCL or CAC. Since the present invention does not require a trim process unlike the prior art, it is possible to expect the effect of preventing substrate loss due to trim cutting, simplifying the process and lowering the manufacturing cost.

코어리스 기판, 릴리스 필름, 캐리어, 초박판 기판, 인쇄회로기판. Coreless Board, Release Film, Carrier, Ultra Thin Board, Printed Circuit Board.

Description

코어리스 기판 가공을 위한 캐리어 및 코어리스 기판 가공 방법{CARRIER FOR CORELESS SUBSTRATE PROCESSING AND PROCESS TECHNOLOGY THEREOF}Carrier and coreless substrate processing method for coreless substrate processing {CARRIER FOR CORELESS SUBSTRATE PROCESSING AND PROCESS TECHNOLOGY THEREOF}

본 발명은 코어리스 기판(coreless substrate) 가공을 위한 캐리어(carrier) 제작 방법 및 이를 이용한 코어리스 기판에 관한 것으로서, 코어가 없는 기판(coreless substrate; "코어리스 기판"이라 칭함) 형태의 기판을 제조하기 위하여 캐리어(carrier)를 제작하고 가공하는 기술에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a carrier for processing a coreless substrate and a coreless substrate using the same, wherein a substrate in the form of a coreless substrate (referred to as a “coreless substrate”) is manufactured. The present invention relates to a technology for manufacturing and processing a carrier.

최근 들어, 전자제품이 소형화 되어감에 따라 반도체 칩을 웨이퍼 레벨에서 실장하는 기판의 두께가 100 ㎛ 이하로 초박형화 하고 있다. 그렇다고 해서, 기판의 두께를 얇게 하면 인쇄회로 기판 제조 공정 단계에서 기판이 휘어지거나, 장비 사이로 끼어 들어가는 경우가 발생하므로 불량이 발생할 수 있다. 따라서, 기판을 적층, 식각, 도금하는 제반 단위 공정을 진행하는 과정에서는 캐리어 위에 기판을 가공함으로써 기판의 두께를 적정 수준으로 유지하다가, 기판 가공 프로세스를 완료하고 나면 캐리어를 제거하여 기판의 두께를 얇게 가져가는 방식이 사용되고 있다. In recent years, as electronic products are downsized, the thickness of the board | substrate which mounts a semiconductor chip at the wafer level has become ultra-thin at 100 micrometers or less. However, if the thickness of the substrate is thinned, the substrate may be bent in the manufacturing process of the printed circuit board or may be inserted into the equipment, thereby causing a defect. Therefore, in the process of laminating, etching and plating the substrate, the substrate is processed on the carrier to maintain the thickness of the substrate at an appropriate level. After the substrate processing process is completed, the carrier is removed to make the substrate thin. The way of taking it is used.

도1a 내지 도1d는 종래 기술에 따른 캐리어 제작 방법을 나타낸 도면이다. 도1a를 참조하면, 종래 기술은 경화된 CCL(copper cladded layer; 10)을 재단하고 동일한 두께의 미경화된 레진(20), 예를 들어 프리프레그를 창호 형태로 재단하여 동박(30)과 레이업 적층하여 도1b와 같이 캐리어를 제작한다. 이어서, 캐리어 상부 및 하부 표면에 적층 및 기판 가공 프로세스를 진행하여 기판(50)을 형성하고 나면 도1d에서와 같이 절단면(40)으로 기판을 트림(trim) 절단함으로써 경화된 레진(10) 부위에 진공이 빠지면서 기판이 상하 두 개로 박리하게 된다.1A to 1D are diagrams illustrating a carrier manufacturing method according to the prior art. Referring to FIG. 1A, the prior art cuts a hardened copper cladded layer (CCL) 10 and cuts an uncured resin 20 of the same thickness, for example, a prepreg into a window, to form a copper foil 30 and a lay. Carrier is produced by laminating up as shown in FIG. Subsequently, after the substrate 50 is formed by the lamination and substrate processing processes on the upper and lower surfaces of the carrier, the substrate 50 is trimmed with the cutting surface 40 as shown in FIG. 1D to the cured resin 10 site. As the vacuum is released, the substrate is peeled up and down.

그런데, 종래 기술의 경우 도1d에서 보는 바와 같이 트림 절단 공정 시에 양 모서리에서 잘려 버려지는 손실이 발생하므로 공정 효율이 양호하지 못한 단점이 있다. 실제로, 원판 사이즈가 510 mm x 407 mm 인 경우에 트림 절단을 하고 나면 기판 사이즈가 480 mm x 377 mm 정도가 된다. 또한, 종래 기술은 프리프레그 외에 CCL 층을 재단하여야 하므로 공정 비용이 상승하고 공정 시간이 길어지는 문제가 있다.However, in the case of the prior art, as shown in FIG. 1D, a loss that is cut off at both edges during the trim cutting process occurs, so that the process efficiency is not good. In fact, the substrate size is about 480 mm x 377 mm after trimming when the disc size is 510 mm x 407 mm. In addition, the prior art has a problem that the process cost is increased and the process time is long because the CCL layer to be cut in addition to the prepreg.

따라서, 본 발명의 제1 목적은 코어리스 기판 가공을 위한 캐리어를 제작하는 공법을 제공하는 데 있다.Accordingly, a first object of the present invention is to provide a method for manufacturing a carrier for coreless substrate processing.

본 발명의 제2 목적은 상기 제1 목적에 부가하여, 트림 공정으로 인하여 기판이 잘리는 손실을 최소화하여 기판의 어레이(array) 연배 비율을 향상하는 캐리어 제작 방법을 제공하는 데 있다.It is a second object of the present invention to provide a carrier fabrication method which improves an array annual ratio of a substrate by minimizing a loss of cutting a substrate due to a trimming process in addition to the first object.

상기 목적을 달성하기 위하여, 본 발명은 절연층에 동박이 피복된 레이어 (CCL; copper cladded layer) 캐리어 또는 CAC(Cu-Al-Cu) 원판의 전면 및 측면 전체에 동도금 또는 니켈 도금을 실시하여 밀봉(seal)하고, 피복된 도금층의 두께를 증가시켜 캐리어(carrier)를 제작한다. 이어서, 본 발명은 캐리어의 상하면에 기판을 적층하여 형성하고 기판 가공이 완료되면 알칼리 에칭 또는 니켈 선택 에칭을 통해 노출되어 있는 기판의 측면 동박 또는 니켈층을 식각하여 캐리어를 구성하는 중간 절연층의 밀봉을 해제하여 진공이 빠지도록 한다. 그리고 나면, 캐리어 동박을 기판으로부터 벗겨 냄으로써 기판을 캐리어와 분리하게 된다. In order to achieve the above object, the present invention is performed by performing copper plating or nickel plating on the front and side surfaces of a copper cladded layer (CCL) carrier or a CAC (Cu-Al-Cu) plate coated with an insulating layer. (seal) and increase the thickness of the coated plating layer to produce a carrier (carrier). Subsequently, the present invention is formed by stacking substrates on the upper and lower surfaces of the carrier, and when processing of the substrate is completed, sealing the intermediate insulating layer constituting the carrier by etching side copper foil or nickel layer of the substrate exposed through alkali etching or nickel selective etching. To release the vacuum. Then, the substrate is separated from the carrier by peeling the carrier copper foil from the substrate.

이상과 같이, 본 발명은 동박 원판과 프리프레그 만을 사용해서, 종래 기술과 달리 CCL 및 프리프레그를 재단하는 대신에 릴리스 필름만을 재단하므로 기판을 효율적으로 사용할 수 있는 장점과 함께 공정을 단순화할 수 있다. 본 발명에 따른 캐리어를 사용하는 경우 종래 기술과 달리 트림 공정을 필요로 하지 아니하므로, 원판 사이즈가 510 mm x 407 mm 인 경우, 최종 사이즈는 전혀 기판 손실 없이 510 mm x 407 mm 으로 할 수 있다.As described above, the present invention uses only the copper foil disc and the prepreg, and unlike the prior art, instead of cutting the CCL and the prepreg, only the release film is cut so that the process can be simplified and the process can be simplified. . When using the carrier according to the present invention does not require a trim process unlike the prior art, when the original size is 510 mm x 407 mm, the final size can be 510 mm x 407 mm without any substrate loss.

이하에서는, 첨부도면 도2a 내지 도2c를 참조하여 본 발명에 따른 코어리스 기판 제조 방법의 양호한 실시예를 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, Figure 2a to 2c will be described in detail a preferred embodiment of the coreless substrate manufacturing method according to the present invention.

우선, 본 발명은 CAC(Cu-Al-Cu) 원판 또는 캐리어 CCL(copper cladded layer; 절연층 수지 양면에 동박이 덮여 있는 자재)에 동도금 또는 니켈 도금을 실시하여 밀봉(seal)을 진행하고, 피복된 도금층의 두께를 증대시킨다. 이하에서는, 설명의 편의를 위해 CCL 캐리어에 동도금을 실시하는 것을 바람직한 실시예로 하여 예시하여 설명하기로 하지만, 니켈 도금을 실시하여 캐리어를 제작할 수도 있다. First, the present invention is copper plated or nickel plated on a CAC (Cu-Al-Cu) plate or a carrier claded layer (copper cladded layer; a material having copper foil on both sides of the insulating layer resin) to perform sealing. The thickness of the plated layer is increased. Hereinafter, for the convenience of description, the copper plating of the CCL carrier will be exemplarily described as a preferred embodiment, but the carrier may be manufactured by nickel plating.

도2a는 본 발명의 양호한 실시예에 따라, 중간 절연층(210) 상부면과 하부면에 동박(200)이 도포된 CCL을 나타내고 있다. 도2a의 CCL의 전체 표면 및 측면에 대해 동도금을 실시해서 도2b에서와 같이 동박(220)의 두께를 원하는 소정의 두께가 되도록 한다. FIG. 2A illustrates a CCL in which copper foil 200 is applied to upper and lower surfaces of the intermediate insulating layer 210 according to a preferred embodiment of the present invention. Copper plating is applied to the entire surface and side surfaces of the CCL of FIG. 2A so that the thickness of the copper foil 220 becomes a desired predetermined thickness as in FIG. 2B.

본 발명의 양호한 실시예에 따라, CAC 원판의 경우에는 전기동 또는 전해 니켈 도금을 실시할 수 있다. 본 발명의 양호한 실시예로서, 전기동 또는 전해 니켈 도금을 실시한 경우 동박(220)을 얻고, CCL의 경우에는 화학 동도금을 실시한 후 전기동 또는 전해 니켈 도금을 원하는 두께의 동박(220)을 얻는 것이 바람직하다. 이와 같이 하여 캐리어를 형성하고 나면, 캐리어 양 표면에 적층 공정, 포토 작업, 패턴 형성 공정, 식각 공정, 도금 공정 등의 인쇄 회로 기판 프로세스를 진행하여 캐리어 위에 기판(230)을 형성한다. 이때에, 캐리어의 두께가 두꺼우므로 기판 프로세스를 진행하는 과정에서 기판이 파손되는 문제는 없다. According to a preferred embodiment of the present invention, in the case of a CAC disc, electrophoretic or electrolytic nickel plating may be performed. In a preferred embodiment of the present invention, it is preferable to obtain copper foil 220 when electrolytic copper or electrolytic nickel plating is performed, and to obtain copper foil 220 having electrocopper or electrolytic nickel plating after chemical copper plating in the case of CCL. . After the carrier is formed in this manner, printed circuit board processes such as a lamination process, a photo work, a pattern forming process, an etching process, and a plating process are performed on both surfaces of the carrier to form the substrate 230 on the carrier. At this time, since the thickness of the carrier is thick, there is no problem that the substrate is damaged in the process of the substrate process.

이와 같이하여 기판 가공 프로세스가 완료되면, 캐리어를 분리 제거하여 기판을 만들게 되는데, 본 발명은 가공된 기판을 알칼리 에칭 용액에 담구어서 노출된 캐리어의 측면 동박을 식각 제거함으로써, 진공 밀봉되었던 캐리어 절연층에 대기압을 제공한다.In this manner, when the substrate processing process is completed, the carrier is separated to form a substrate. The present invention is a carrier insulating layer that has been vacuum sealed by immersing the processed substrate in an alkaline etching solution to etch away the exposed side copper foil of the carrier. To provide atmospheric pressure.

도2c는 본 발명의 양호한 실시예에 따라 알칼리 에칭으로 캐리어 측면 동박이 제거된 모습(231)을 나타내고 있다. 그리고 나면, 캐리어 동박의 진공 밀봉이 해제되어 손으로 붙잡고 약간의 물리적 충격으로 쉽게 캐리어를 벗겨 내어 필 오프(peel off) 박리할 수 있게 된다. 이때에, 니켈 도금이 사용되었다면, 알칼리 에칭 대신에 니켈 박리제를 사용하여야 한다.Figure 2C shows a state 231 in which the carrier side copper foil has been removed by alkaline etching in accordance with a preferred embodiment of the present invention. Then, the vacuum sealing of the carrier copper foil is released to be held by hand, and the carrier can be easily peeled off and peeled off with a slight physical impact. At this time, if nickel plating was used, a nickel release agent should be used instead of alkali etching.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat broadly improved the features and technical advantages of the present invention to better understand the claims that follow. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.

이상과 같이, 본 발명은 종래 기술과 달리 트림 공정이 필요하지 않으므로 트림 절단으로 인한 기판의 손실을 최소화할 수 있으며, 기판 연배 활용도 증대할 수 있게 된다.As described above, the present invention does not require a trim process, unlike the prior art, it is possible to minimize the loss of the substrate due to trim cutting, it is possible to increase the utilization of the substrate age.

도1a 내지 도1d는 종래 기술에 따른 캐리어 제작 방법을 나타낸 도면.1A to 1D illustrate a carrier fabrication method according to the prior art.

도2a 내지 도2c를 본 발명의 양호한 실시예에 따른 코어리스 기판 제조 방법을 나타낸 도면.2A-2C illustrate a coreless substrate manufacturing method in accordance with a preferred embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 경화된 레진              10: cured resin

20: 미경화된 레진              20: uncured resin

30, 200, 220: 동박    30, 200, 220: copper foil

40: 절단면              40: cutting plane

50, 230: 기판         50, 230: substrate

210: 절연층             210: insulation layer

Claims (3)

코어리스 기판을 제조하는 방법에 있어서,In the method of manufacturing a coreless substrate, (a) CCL 또는 CAC를 캐리어로 하여 상기 캐리어 상하면 및 측면 전체에 대해 동도금 또는 니켈도금을 실시하여 제1 도금층을 형성하여 밀봉하는 단계;(a) copper plating or nickel plating the upper and lower surfaces and the entire side of the carrier using CCL or CAC as a carrier to form and seal a first plating layer; (b) 상기 캐리어의 상부면 및 하부면 위에 절연층 및 동박을 적층하고, 포토, 식각, 도금 중 어느 하나 또는 이들의 조합을 반복 실시하는 인쇄 회로 기판 가공 프로세스를 진행하여 캐리어 상하면에 동박 회로 구조물을 형성하는 단계; (b) A copper circuit structure is formed on the upper and lower surfaces of the carrier by laminating an insulating layer and copper foil on the upper and lower surfaces of the carrier and carrying out a printed circuit board processing process of repeatedly performing any one of photo, etching, plating, or a combination thereof. Forming a; (c) 상기 캐리어 상하면 위에 구조물이 형성된 캐리어에 대해, 캐리어 측면 노출된 제1 도금층을 식각 에칭하여 측면 밀봉을 해제하는 단계; 및(c) etch-etching the first plating layer exposed on the carrier side with respect to the carrier having a structure formed on the upper and lower surfaces of the carrier to release the side seal; And (d) 상기 단계(d)에서 측면의 제1 도금층이 제거되어 밀봉이 해제되면 캐리어와 동박 구조물 사이의 상기 제1 도금층에 물리적 힘을 가하여 벗겨(peel off) 냄으로써 상기 동박회로 구조물을 상기 캐리어로부터 분리하는 단계(d) When the first plating layer on the side is removed in the step (d) and the sealing is released, the copper foil circuit structure is removed from the carrier by applying a physical force to the first plating layer between the carrier and the copper foil structure to peel off. Separating steps 를 포함하는 코어리스 기판 제조 방법. Coreless substrate manufacturing method comprising a. 삭제delete 삭제delete
KR1020070133043A 2007-12-18 2007-12-18 Carrier for coreless substrate processing and process technology thereof KR100916124B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070133043A KR100916124B1 (en) 2007-12-18 2007-12-18 Carrier for coreless substrate processing and process technology thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070133043A KR100916124B1 (en) 2007-12-18 2007-12-18 Carrier for coreless substrate processing and process technology thereof

Publications (2)

Publication Number Publication Date
KR20090065642A KR20090065642A (en) 2009-06-23
KR100916124B1 true KR100916124B1 (en) 2009-09-08

Family

ID=40993878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133043A KR100916124B1 (en) 2007-12-18 2007-12-18 Carrier for coreless substrate processing and process technology thereof

Country Status (1)

Country Link
KR (1) KR100916124B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077340B1 (en) 2009-12-15 2011-10-26 삼성전기주식회사 A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR101089986B1 (en) * 2009-12-24 2011-12-05 삼성전기주식회사 Carrier substrate, fabricating method of the same, printed circuit board and fabricating method using the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101109336B1 (en) * 2009-10-01 2012-01-31 삼성전기주식회사 A carrier for manufacturing a printed circuit board and a method of manufacturing a printed circuit board using the same
KR101022943B1 (en) * 2009-10-12 2011-03-16 삼성전기주식회사 A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR101044123B1 (en) * 2009-11-06 2011-06-28 삼성전기주식회사 A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR101537837B1 (en) * 2011-01-13 2015-07-17 주식회사 두산 Novel printed circuit board and method of producing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030048281A (en) * 2001-12-11 2003-06-19 파이어니어 테크놀로지 엔지니어링 컴퍼니 리미티드 Method for manufacturing a copper-clad laminate
JP2004087697A (en) 2002-08-26 2004-03-18 Shinko Electric Ind Co Ltd Method for manufacturing wiring board
JP2006332115A (en) 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd Coreless wiring board and its production process
KR100704919B1 (en) 2005-10-14 2007-04-09 삼성전기주식회사 Coreless substrate and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030048281A (en) * 2001-12-11 2003-06-19 파이어니어 테크놀로지 엔지니어링 컴퍼니 리미티드 Method for manufacturing a copper-clad laminate
JP2004087697A (en) 2002-08-26 2004-03-18 Shinko Electric Ind Co Ltd Method for manufacturing wiring board
JP2006332115A (en) 2005-05-23 2006-12-07 Ngk Spark Plug Co Ltd Coreless wiring board and its production process
KR100704919B1 (en) 2005-10-14 2007-04-09 삼성전기주식회사 Coreless substrate and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101077340B1 (en) 2009-12-15 2011-10-26 삼성전기주식회사 A carrier member for manufacturing a substrate and a method of manufacturing a substrate using the same
KR101089986B1 (en) * 2009-12-24 2011-12-05 삼성전기주식회사 Carrier substrate, fabricating method of the same, printed circuit board and fabricating method using the same
US8344261B2 (en) 2009-12-24 2013-01-01 Samsung Electro-Mechanics Co., Ltd. Carrier substrate, fabrication method thereof, printed circuit board using the same, and fabrication method thereof

Also Published As

Publication number Publication date
KR20090065642A (en) 2009-06-23

Similar Documents

Publication Publication Date Title
KR100916124B1 (en) Carrier for coreless substrate processing and process technology thereof
US7768116B2 (en) Semiconductor package substrate having different thicknesses between wire bonding pad and ball pad and method for fabricating the same
US8104171B2 (en) Method of fabricating multi-layered substrate
US20050218491A1 (en) Circuit component module and method of manufacturing the same
WO2020214825A3 (en) Systems and methods for manufacturing flexible electronics
KR20090111380A (en) Printed circuit board with wafer-level-packaged semiconductor chip and manufacturing method thereof
KR100917126B1 (en) Method of manufacturing a carrier and coreless substrate manufactured thereof
KR20150083424A (en) Method for manufacturing wiring board
JP2009021435A (en) Manufacturing method of wiring board
WO2018123932A1 (en) Wiring substrate singulating method and substrate for package
JP2011003562A (en) Printed wiring board and method for manufacturing the same
CN103717015A (en) The printed circuit board manufacturing method
TWI487452B (en) Circuit board and manufacturing method thereof
US10438814B2 (en) Method for manufacturing wiring pattern, method for manufacturing transistor, and member for transfer
CN110996514A (en) Method for manufacturing cavity structure
CN114760777B (en) Selective composite electricity Jin Jiban and manufacturing process thereof
JPS5815952B2 (en) Manufacturing method for adhesive coated laminates
JP4359991B2 (en) Film carrier manufacturing method
KR101898479B1 (en) Method of manufacturing printed circuit board using multi carrier substrates
JP4359990B2 (en) Film carrier manufacturing method
KR100891317B1 (en) Method of fabricating carrier and coreless substrate manufactured thereof
KR101682555B1 (en) Method of manufacturing a fine pattern printed circuit board
JP2023074755A (en) Multilayer wiring board and method of manufacturing multilayer wiring board
KR20140064329A (en) Printed circuit board and manufacturing method thereof
JP4359992B2 (en) Film carrier manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee