KR100911766B1 - 초광대역 임펄스 신호 수신기 및 트리거링 회로 - Google Patents

초광대역 임펄스 신호 수신기 및 트리거링 회로 Download PDF

Info

Publication number
KR100911766B1
KR100911766B1 KR1020070048958A KR20070048958A KR100911766B1 KR 100911766 B1 KR100911766 B1 KR 100911766B1 KR 1020070048958 A KR1020070048958 A KR 1020070048958A KR 20070048958 A KR20070048958 A KR 20070048958A KR 100911766 B1 KR100911766 B1 KR 100911766B1
Authority
KR
South Korea
Prior art keywords
ultra
signal
wideband impulse
impulse signal
inverter
Prior art date
Application number
KR1020070048958A
Other languages
English (en)
Other versions
KR20080102448A (ko
Inventor
김정호
윤창욱
박영진
김영원
김관호
박현정
Original Assignee
한국과학기술원
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원, 한국전기연구원 filed Critical 한국과학기술원
Priority to KR1020070048958A priority Critical patent/KR100911766B1/ko
Publication of KR20080102448A publication Critical patent/KR20080102448A/ko
Application granted granted Critical
Publication of KR100911766B1 publication Critical patent/KR100911766B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/71637—Receiver aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

저전력 및 저복잡도로 구현되는 초광대역 임펄스 신호 수신기가 개시된다. 초광대역 임펄스 신호 수신기는 외부에서 초광대역 임펄스 신호를 수신하기 위한 초광대역 안테나, 수신된 초광대역 임펄스 신호를 대역 통과시키기 위한 대역 통과 필터, 대역 통과된 초광대역 임펄스 신호를 증폭시키기 위한 저잡음 증폭기, 증폭된 초광대역 임펄스 신호의 포락선을 검출하여 검파된 아날로그 신호를 출력하기 위한 포락선 검파기, 검파된 아날로그 신호를 디지털 신호로 변환하는 트리거링 회로 및 변환된 디지털 신호를 신호처리부에서 인식 가능한 펄스 폭으로 조정하기 위한 디지털 논리회로를 포함한다. 본 발명은 임펄스 신호의 절대적 크기만으로 임펄스 신호를 검출하는 방법을 사용하고, 간단한 인버터 구조의 트리거링 회로를 사용하므로 수신기 구조를 간소화시킬 수 있으며 저전력으로 동작하게 할 수 있다.

Description

초광대역 임펄스 신호 수신기 및 트리거링 회로 {Impulse radio-based ultra wideband receiver and triggering circuit}
도 1은 본 발명의 일 실시예에 따른 초광대역 임펄스 신호 수신기를 나타내는 블록도이다.
도 2는 도 1의 초광대역 임펄스 신호 수신기의 각 블록 간의 신호들을 나타내는 도면이다.
도 3은 도 1의 초광대역 임펄스 신호 수신기의 저잡음 증폭기를 나타내는 회로도이다.
도 4는 도 1의 초광대역 임펄스 신호 수신기의 포락선 검파기를 나타내는 회로도이다.
도 5는 도 1의 초광대역 임펄스 신호 수신기의 일 실시예에 따른 트리거링 회로를 나타내는 회로도이다.
도 6은 도 1의 초광대역 임펄스 신호 수신기의 디지털 논리회로를 나타내는 회로도이다.
도 7a는 송신단에서 전송한 초광대역 임펄스 신호를 나타내는 도면이다.
도 7b는 도 7a의 초광대역 임펄스 신호가 도 1의 초광대역 임펄스 신호 수신기에서 디지털 신호로 복원된 것을 나타내는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 초광대역 임펄스 신호 수신기 110 : 초광대역 안테나
120 : 대역 통과 필터 130 : 저잡음 증폭기
140 : 포락선 검파기 150 : 트리거링 회로
160 : 디지털 논리회로
본 발명은 임펄스 신호의 수신 및 디지털 신호 복원에 관한 것으로, 더욱 상세하게는 저전력 및 저복잡도로 구현되는 초광대역 임펄스 신호 수신기, 트리거링 회로, 트리거링 방법, 초광대역 임펄스 신호의 수신 방법, 및 임펄스 신호의 디지털 신호 복원 방법에 관한 것이다.
초광대역 임펄스 통신 및 레이더 시스템은 수 나노 초(ns) 이하의 펄스 폭을 갖는 초광대역 임펄스 신호를 사용한다. 초광대역 임펄스 신호는 시간 영역에서 존재하는 시간이 짧아, 저전력을 소모하는 시스템 설계가 가능하며, 특히, 시간영역에서의 극초단의 임펄스는 매우 우수한 시간 정밀성을 갖기 때문에 레인징 및 위치 인식 시스템에 이용될 수 있다. 최근 초광대역 임펄스 신호 기반의 무선 통신 기술이 발전함에 따라 이러한 초광대역 임펄스 신호를 유비쿼터스 센서 네트워크 및 근거리 저속 통신망 구성에 활용하고자 하고 있으며, 이를 위해서는 초광대역 임펄스 신호 수신기가 간단하게 설계되고 저전력으로 구현되는 것이 필요하다. 특히, 초광 대역 임펄스 신호 기반의 무선 통신 및 레이더 시스템이 초광대역 임펄스 신호를 수신하기 위해서는 초광대역 임펄스 신호들을 원래의 디지털 신호로 복원하는 과정이 요구된다.
종래에는 초광대역 임펄스 신호를 디지털 신호로 변환하는 데 있어서, 기존의 협대역 통신에서처럼 고속 ADC (Analog-to-Digital Converter)를 사용하였다. 수 ns 이하의 펄스 폭을 갖는 초광대역 임펄스 신호의 특성 때문에 종래의 고속 ADC는 1GHz이상의 대역폭 및 1Gbps 이상의 고속 성능을 가져야 하므로 통신 시스템은 복잡하게 구성되고 전력 소모도 크다는 문제가 있다. 즉, 적분기와 디지털 상관기로 구성되는 고속 ADC를 사용하는 통신 시스템은 적분기와 디지털 상관기의 구조적 특성상 복잡하고 전력 소모도 크다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 적분기 및 디지털 상관기로 구성되는 ADC(Analog-to-Digital Converter)를 사용하지 않고 증폭기 및 인버터로 구성되는 트리거링 회로를 사용하여 초광대역 임펄스 신호를 디지털 신호로 복원하는 초광대역 임펄스 신호 수신기 및 초광대역 임펄스 신호 수신 방법을 제공하는 것을 일 목적으로 한다.
또한 본 발명은 증폭기 및 인버터를 사용하여 간단하게 구현되는 저전력의 트리거링 회로 및 트리거링 방법을 제공하는 것을 일 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 일 실시예에 따른 초광대역 임펄스 신 호 수신기는 외부에서 수신된 초광대역 임펄스 신호를 증폭시키기 위한 저잡음 증폭기, 상기 증폭된 초광대역 임펄스 신호의 포락선을 검출하여 검파된 아날로그 신호를 출력하기 위한 포락선 검파기 및 상기 검파된 아날로그 신호를 디지털 신호로 변환하는 트리거링 회로를 포함한다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신기는 상기 초광대역 임펄스 신호를 외부에서 수신하기 위한 초광대역 안테나를 더 포함할 수 있다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신기는 외부에서 수신된 상기 초광대역 임펄스 신호를 대역 통과시키기 위한 대역 통과 필터를 더 포함할 수 있다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신기는 상기 디지털 신호의 펄스 폭을 신호처리부에서 검출이 가능한 펄스 폭으로 조정하기 위한 디지털 논리회로를 더 포함할 수 있다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신기는 상기 저잡음 증폭기가 3.1 GHz에서 5.1 GHz 사이의 주파수 범위를 증폭시키는 것을 특징으로 할 수 있다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신기의 상기 포락선 검파기는 공통 소스 증폭기와 공통 게이트 증폭기가 직렬로 연결되고, 상기 공통 게이트 증폭기의 부하로서 저항과 커패시터가 병렬로 연결되도록 구성될 수 있다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신기의 상기 트리거링 회로는 상기 검파된 아날로그 신호를 증폭하기 위한 증폭기, 상기 증폭기의 출력 단자에 연결되고 입력 단자를 통해 동작 전압 근처의 기준 전압이 인가되는 제 1 인버터, 상기 제 1 인버터의 출력 단자에 연결된 제 2 인버터 및 상기 증폭기의 상기 출력 단자와 상기 제 1 인버터의 입력 단자 사이에 연결되어 상기 증폭된 아날로그 신호의 직류 성분을 제거하기 위한 커패시터를 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 트리거링 회로는 검파된 아날로그 신호를 증폭하기 위한 증폭기, 상기 증폭기의 출력 단자에 연결되고 입력 단자를 통해 동작 전압 근처의 기준 전압이 인가되는 제 1 인버터, 상기 제 1 인버터의 출력 단자에 연결된 제 2 인버터, 및 상기 증폭기의 상기 출력 단자와 상기 제 1 인버터의 입력 단자 사이에 연결되어 상기 증폭된 아날로그 신호의 직류 성분을 제거하기 위한 커패시터를 포함한다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 초광대역 임펄스 신호 수신 방법은 외부에서 수신된 초광대역 임펄스 신호를 증폭시키는 단계, 상기 증폭된 초광대역 임펄스 신호의 포락선을 검출하여 검파된 아날로그 신호를 출력하는 단계 및 상기 검파된 아날로그 신호를 디지털 신호로 변환하는 트리거링 단계를 포함한다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신 방법은 초광대역 안테나를 통하여 상기 초광대역 임펄스 신호를 외부에서 수신하는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신 방법은 외부에서 수신된 상기 초광대역 임펄스 신호를 대역 통과시키는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신 방법은 상기 디지털 신호의 펄스 폭을 신호처리 단계에서 검출이 가능한 펄스 폭으로 조정하는 단계를 더 포함할 수 있다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신 방법의 상기 초광대역 임펄스 신호를 증폭시키는 단계는 3.1 GHz에서 5.1 GHz 사이의 주파수 범위를 증폭시키는 것을 특징으로 할 수 있다.
실시예에 따라, 상기 초광대역 임펄스 신호 수신 방법의 상기 트리거링 단계는 검파된 아날로그 신호를 증폭하는 단계, 상기 증폭된 아날로그 신호의 직류 성분을 제거하는 단계, 직류 성분이 제거된 상기 아날로그 신호를 인버터를 사용하여 반전하는 단계, 상기 반전된 신호를 다시 반전하는 단계, 및 상기 인버터의 입력 단자를 통해 상기 인버터의 동작 전압 근처의 기준 전압을 인가하는 단계를 포함할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 트리거링 방법은 검파된 아날로그 신호를 증폭하는 단계, 상기 증폭된 아날로그 신호의 직류 성분을 제거하는 단계, 직류 성분이 제거된 상기 아날로그 신호를 인버터를 사용하여 반전하는 단계, 상기 반전된 신호를 다시 반전하는 단계, 및 상기 인버터의 입력 단자를 통해 상기 인버터의 동작 전압 근처의 기준 전압을 인가하는 단계를 포함한다.
그러므로 상기 발명의 일 실시예에 따른 초광대역 임펄스 신호 수신기 및 초광대역 임펄스 신호 수신 방법은 증폭기 및 인버터로 간단하게 구성되는 트리거링 회로를 사용하여 초광대역 임펄스 신호를 디지털 신호로 복원할 수 있다.
또한, 상기 발명의 일 실시예에 따른 트리거링 회로 및 트리거링 방법은 증 폭기 및 인버터를 사용하여 간단하게 구현되므로 초광대역 임펄스 신호 수신기의 구조를 간소화할 수 있고 저전력화 할 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되지 않아야 한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접 속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 초광대역 임펄스 신호 수신기(100)를 나타내는 블록도이다.
도 1을 참조하면, 초광대역 임펄스 신호 수신기(100)는 초광대역 안테나(110), 대역 통과 필터(120), 저잡음 증폭기(130), 포락선 검파기(140), 트리거링 회로(150) 및 디지털 논리회로(160)를 포함한다.
초광대역 안테나(110)는 초광대역 임펄스 신호를 외부에서 수신하고, 대역 통과 필터(120)는 인접 주파수 대역의 신호를 차단하기 위하여 초광대역 임펄스 신호를 대역 통과시킨다.
저잡음 증폭기(130)는 광대역 저잡음 CMOS 증폭기와 포락선 검파기와의 인터페이스를 위한 버퍼로 구성되며, 초광대역 임펄스 신호의 하부 영역에 해당하는 3.1 GHz에서 5.1 GHz까지의 주파수 영역을 증폭한다. 저잡음 증폭기(130)를 통과한 초광대역 임펄스 신호는 처음의 신호보다 큰 레벨의 초광대역 임펄스 신호가 된다.
포락선 검파기(140)는 저잡음 증폭기(130)에서 증폭된 초광대역 임펄스 신호의 포락선을 검출하여, 검파된 아날로그 신호를 출력한다. 포락선 검파기(140)는 저역 통과 필터의 특성을 가지므로 포락선 검파기(140)를 통과한 초광대역 임펄스 신호는 저주파 대역만이 통과된다.
트리거링 회로(150)는 포락선 검파기(140)에서 검파된 아날로그 신호를 디지털 신호로 변환하여 출력하고, 디지털 논리회로(160)는 신호처리부의 시스템 클럭을 고려하여 디지털 신호의 펄스 폭을 증가시킨다.
도 2는 도 1의 초광대역 임펄스 신호 수신기의 각 블록 간의 신호들을 나타 내는 도면이다.
도 2를 참조하면, RF-IN 신호는 초광대역 안테나(110)을 통하여 외부에서 입력된 초광대역 임펄스 신호를 나타내고, A 신호는 저잡음 증폭기(130)에서 증폭된 초광대역 임펄스 신호를 나타낸다. B 신호는 A의 신호가 포락선 검파기(140)에서 검파된 아날로그 신호를 나타내며, C 신호는 B 신호가 트리거링 회로(150)에서 복원된 디지털 신호를 나타낸다. D 신호는 C 신호가 신호처리부에서 인식 가능하도록 C 신호의 펄스 폭을 조정한 신호를 나타낸다.
도 3은 도 1의 초광대역 임펄스 신호 수신기의 저잡음 증폭기(130)를 나타내는 회로도이다.
도 3을 참조하면, 저잡음 증폭기(130)는 대역 통과 필터로부터 입력되는 광대역 신호를 증폭하는 저잡음 증폭부(132), 및 포락선 검파기(140)와의 인터페이스를 위한 버퍼(134)로 구성된다.
저잡음 증폭부(132)는 2단의 저잡음 증폭단으로 구성되며, 보다 큰 이득을 얻기 위하여 캐스코드 형태로 구현된다. 또한, RF 저항으로 피드백을 주어 보다 넓은 대역에서 이득을 가질 수 있다. 따라서, 저잡음 증폭부(132)는 저잡음 증폭단을 다단으로 설계하여 원하는 출력 이득을 얻을 수 있으며, 이 때 발생할 수 있는 발진을 해결하기 위하여 온칩과 오프칩 상에서 디커플링 캐패시터(미도시)를 이용할 수 있다. 버퍼(134)는 광대역 증폭을 하면서도 작은 면적을 차지할 수 있도록 싱글 모드의 캐스코드 형태와 주파수 특성에 강한 공통 드레인 모스 형태의 조합으로 구현되고, 저잡음 증폭기(130)와 포락선 검파기(140)의 인터페이스를 위하여 적절하 게 이득을 조정하여 설계된다.
도 4는 도 1의 초광대역 임펄스 신호 수신기의 포락선 검파기(140)를 나타내는 회로도이다.
도 4를 참조하면, 공통 소스 증폭기(144)와 공통 게이트 증폭기(142)를 직렬로 연결하고 그 공통 게이트 증폭기(142)의 부하로서 저항(146)과 커패시터(148)가 병렬로 연결된 저역 통과 필터(149)가 연결된다.
공통 소스 증폭기(144)의 게이트 단자인 입력 단자(IN4)를 통하여 저잡음 증폭기(130)에서 증폭된 초광대역 임펄스 신호가 입력된다. 이 초광대역 임펄스 신호가 공통 소스 증폭기(144)의 소스와 드레인 사이에 전류를 흐르게 하면 공통 게이트 증폭기(142)의 소스와 드레인 사이에도 전류가 흐르게 된다. 이 때, 저항(146)과 커패시터(148)가 병렬로 연결되어 구성되는 저역통과 필터(149)에도 전류가 흐르게 되며 공통 게이트 증폭기(142)의 드레인 단자인 출력 단자(OUT4)로 출력 신호가 출력되게 된다.
도 5는 도 1의 초광대역 임펄스 신호 수신기의 일 실시예에 따른 트리거링 회로(150)를 나타내는 회로도이다.
도 5를 참조하면, 트리거링 회로(150)는 트랜지스터 M5와 저항(R9)으로 이루어진 증폭기(152), 트랜지스터 M6과 트랜지스터 M7이 직렬로 연결되어 구성되는 제 1 인버터(154), 및 트랜지스터 M8과 트랜지스터 M9가 직렬로 연결되어 구성되는 제 2 인버터(156)를 포함한다. 또한, 증폭기(152)와 제 1 인버터(154) 사이에 커패시터(158)가 연결된다.
증폭기(152)의 트랜지스터 M5의 게이트 단자인 입력 단자(IN)로 포락선 검파기(140)에서 검파된 아날로그 신호가 입력되면 증폭기(152)의 출력 단자인 트랜지스터 M5의 드레인 단자를 통하여 증폭된 신호가 출력된다. 증폭기(152)와 제 1 인버터(154) 사이에 연결된 커패시터(158)는 이렇게 증폭된 신호 중에서 직류 성분을 제거하는 역할을 한다. 기준 전압(Vref)을 제 1 인버터(154)의 입력 단자(IN1)에서의 출력 바이어스 전압으로 볼 때, 기준 전압(Vref)을 제 1 인버터(154)의 동작 전압 근처에 둠으로써 제 1 인버터(154)는 증폭기(152)에서 증폭된 신호가 제 1 인버터(154)의 입력 단자(IN1)로 들어올 때마다 전원 전압(VDD) 또는 접지 전압(GND) 에 가까운 전압(이하, 전원 전압(VDD), 접지 전압(GND)으로 한다.)을 제 2 인버터(156)의 입력 단자(IN2)로 출력하게 된다. 이 때, 제 2 인버터(156)는 제 2 인버터(156)의 입력 단자(IN2)로 입력된 전원 전압(VDD)과 접지 전압(GND)을 입력 전압으로 하여 각각 접지 전압(GND) 레벨인 로직 로우와 전원 전압(VDD) 레벨인 로직 하이를 출력하게 된다. 즉, 제 1 인버터(154)의 입력 단자(IN1)로 입력되는 입력 전압이 제 1 인버터(154)의 동작 전압보다 큰 경우에는 트랜지스터 M7이 턴 온되고 트랜지스터 M6은 턴 오프되어 제 1 인버터(154)는 출력 전압으로서 접지 전압(GND)을 출력하게 되고, 제 2 인버터(156)는 입력 전압으로서 이 접지 전압(GND)을 입력 받으므로 트랜지스터 M8이 턴 온되고 트랜지스터 M9가 턴 오프되므로 제 2 인버터(156)는 출력 전압으로서 전원 전압(VDD) 레벨인 로직 하이를 출력하게 된다. 마찬가지로 제 1 인버터(154)의 입력 단자(IN1)로 입력되는 입력 전압이 제 1 인버터(154)의 동작 전압보다 작은 경우에는 트랜지스터 M7이 턴 오프되고 트랜지스터 M6은 턴 온되어 제 1 인버터(154)는 출력 전압으로서 전원 전압(VDD)을 출력하게 되고, 제 2 인버터(156)는 입력 전압으로서 이 전원 전압(VDD)을 입력 받으므로 트랜지스터 M8이 턴 오프되고 트랜지스터 M9가 턴 온되므로 제 2 인버터(156)는 출력 전압으로서 접지 전압(GND) 레벨인 로직 로우를 출력하게 된다. 이러한 동작이 트리거링 회로(150)의 입력 단자(IN)를 통하여 입력되는 아날로그 신호에 상응하여 매우 짧은 시간에 실행되므로 이러한 아날로그 신호는 접지 전압(GND) 레벨인 로직 로우와 전원 전압(VDD) 레벨인 로직 하이로 표현되는 디지털 신호로 변환될 수 있다. 또한, 제 1 인버터(154)의 입력 단자(IN1)에 인가되는 기준 전압(Vref)을 외부에서 조절할 수 있으므로 설계자는 트리거링 회로(150)의 동작 능력을 조절하여 트리거링이 효과적으로 실행되도록 할 수 있다. 설명한 바와 같이, 증폭기(152)와 인버터(154, 156)를 이용하여 ADC의 기능을 대신할 수 있는 트리거링 회로(150)를 간단하게 구현할 수 있으므로, 이를 이용하여 작은 면적으로 설계가 가능하고 기존의 ADC에 비하여 적은 전력을 소모하는 초광대역 임펄스 신호 수신기를 구현할 수 있다.
도 6은 도 1의 초광대역 임펄스 신호 수신기의 디지털 논리회로(160)를 나타내는 회로도이다.
도 6을 참조하면, 초광대역 임펄스 신호 수신기(100)에 사용된 디지털 논리 회로(160)는 인버터들(162, 164)과 트랜지스터들(M10, M11, M12, M13, M14, M15) 및 모스 커패시터(MC1, MC2)들을 포함하여 구성된다. 디지털 논리 회로(160)는 트리거링 회로(150)에서 복원된 디지털 신호를 입력 단자(IN5)를 통하여 입력 받고, 이 복원된 디지털 신호를 신호처리부에서 인식할 수 있을 정도로 적당한 펄스 폭을 갖도록 조정하여 출력 단자(OUT5)를 통하여 출력한다. 즉, 디지털 논리회로(160)는 트리거링 회로(150)에서 변환된 디지털 신호를 수십 MHz 급의 신호처리부 클럭으로도 검출할 수 있도록 수 나노 초 이하의 펄스 폭을 증가시킨다. 또한, 디지털 논리회로(160)를 직렬로 하여 여러 단으로 구현하는 경우에는 펄스 폭을 더욱 증가시킬 수 있다.
도 7a는 송신단에서 전송한 초광대역 임펄스 신호를 나타내는 도면이다.
도 7b는 도 7a의 초광대역 임펄스 신호가 도 1의 초광대역 임펄스 신호 수신기에서 디지털 신호로 복원된 것을 나타내는 도면이다.
도 7a와 도 7b를 참조하면, 송신단에서 전송한 초광대역 임펄스 신호가 초광대역 임펄스 신호 수신기에 입력되고, 초광대역 임펄스 신호 수신기 내부의 회로 동작을 통하여 디지털 신호로 복원되었음을 알 수 있다. 이와 같이, 본 발명의 초광대역 임펄스 신호 수신기는 간단하게 구현되는 트리거링 회로를 사용함으로써 초광대역 임펄스 신호를 디지털 신호로 복원할 수 있다.
본 발명의 일 실시예에 따른 초광대역 임펄스 신호 수신기 및 초광대역 임펄스 신호의 수신 방법은 증폭기 및 인버터로 간단하게 구현되는 트리거링 회로를 사용하여 초광대역 임펄스 신호를 디지털 신호로 복원할 수 있다.
본 발명의 일 실시예에 따른 트리거링 회로 및 트리거링 방법은 증폭기 및 인버터로 간단하게 구현되므로 초광대역 임펄스 신호 수신기의 구조를 간소화할 수 있고 저전력화 할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (15)

  1. 외부에서 수신된 초광대역 임펄스 신호를 증폭시키기 위한 저잡음 증폭기;
    상기 증폭된 초광대역 임펄스 신호의 포락선을 검출하여 검파된 아날로그 신호를 출력하기 위한 포락선 검파기; 및
    상기 검파된 아날로그 신호를 디지털 신호로 변환하는 트리거링 회로를 포함하고,
    상기 트리거링 회로는
    상기 검파된 아날로그 신호를 증폭하기 위한 증폭기;
    상기 증폭기의 출력 단자에 연결되고, 입력 단자를 통해 동작 전압 근처의 기준 전압이 인가되는 제 1 인버터;
    상기 제 1 인버터의 출력 단자에 연결된 제 2 인버터; 및
    상기 증폭기의 상기 출력 단자와 상기 제 1 인버터의 상기 입력 단자 사이에 연결되어 상기 증폭된 아날로그 신호의 직류 성분을 제거하기 위한 커패시터를 포함하는 것을 특징으로 하는 초광대역 임펄스 신호 수신기.
  2. 제 1 항에 있어서, 상기 초광대역 임펄스 신호를 외부에서 수신하기 위한 초광대역 안테나를 더 포함하는 것을 특징으로 하는 초광대역 임펄스 신호 수신기.
  3. 제 2 항에 있어서, 외부에서 수신된 상기 초광대역 임펄스 신호를 대역 통과시키기 위한 대역 통과 필터를 더 포함하는 것을 특징으로 하는 초광대역 임펄스 신호 수신기.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 디지털 신호의 펄스 폭을 신호처리부에서 검출이 가능한 펄스 폭으로 조정하기 위한 디지털 논리회로를 더 포함하는 것을 특징으로 하는 초광대역 임펄스 신호 수신기.
  5. 제 4 항에 있어서, 상기 저잡음 증폭기는 3.1 GHz에서 5.1 GHz 사이의 주파 수 범위를 증폭시키는 것을 특징으로 하는 초광대역 임펄스 신호 수신기.
  6. 제 4 항에 있어서, 상기 포락선 검파기는 공통 소스 증폭기와 공통 게이트 증폭기가 직렬로 연결되고, 상기 공통 게이트 증폭기의 부하로서 저항과 커패시터가 병렬로 연결되어 구성되는 것을 특징으로 하는 초광대역 임펄스 신호 수신기.
  7. 삭제
  8. 검파된 아날로그 신호를 증폭하기 위한 증폭기;
    상기 증폭기의 출력 단자에 연결되고, 입력 단자를 통해 동작 전압 근처의 기준 전압이 인가되는 제 1 인버터;
    상기 제 1 인버터의 출력 단자에 연결된 제 2 인버터; 및
    상기 증폭기의 상기 출력 단자와 상기 제 1 인버터의 상기 입력 단자 사이에 연결되어 상기 증폭된 아날로그 신호의 직류 성분을 제거하기 위한 커패시터를 포함하는 트리거링 회로.
  9. 외부에서 수신된 초광대역 임펄스 신호를 증폭시키는 단계;
    상기 증폭된 초광대역 임펄스 신호의 포락선을 검출하여, 검파된 아날로그 신호를 출력하는 단계; 및
    상기 검파된 아날로그 신호를 디지털 신호로 변환하는 트리거링 단계를 포함하고,
    상기 트리거링 단계는
    검파된 아날로그 신호를 증폭하는 단계;
    상기 증폭된 아날로그 신호의 직류 성분을 제거하는 단계;
    직류 성분이 제거된 상기 아날로그 신호를 인버터를 사용하여 반전하는 단계;
    상기 반전된 신호를 다시 반전하는 단계; 및
    상기 인버터의 입력 단자를 통해 상기 인버터의 동작 전압 근처의 기준 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 초광대역 임펄스 신호 수신 방법.
  10. 제 9 항에 있어서, 초광대역 안테나를 통하여 상기 초광대역 임펄스 신호를 외부에서 수신하는 단계를 더 포함하는 것을 특징으로 하는 초광대역 임펄스 신호 수신 방법.
  11. 제 10 항에 있어서, 외부에서 수신된 상기 초광대역 임펄스 신호를 대역 통과시키는 단계를 더 포함하는 것을 특징으로 하는 초광대역 임펄스 신호 수신 방법.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 디지털 신호의 펄스 폭을 신호처리 단계에서 검출이 가능한 펄스 폭으로 조정하는 단계를 더 포함하는 것을 특징으로 하는 초광대역 임펄스 신호 수신 방법.
  13. 제 12 항에 있어서, 상기 초광대역 임펄스 신호를 증폭시키는 단계는 3.1 GHz에서 5.1 GHz 사이의 주파수 범위를 증폭시키는 것을 특징으로 하는 초광대역 임펄스 신호 수신 방법.
  14. 삭제
  15. 검파된 아날로그 신호를 증폭하는 단계;
    상기 증폭된 아날로그 신호의 직류 성분을 제거하는 단계;
    직류 성분이 제거된 상기 아날로그 신호를 인버터를 사용하여 반전하는 단계;
    상기 반전된 신호를 다시 반전하는 단계; 및
    상기 인버터의 입력 단자를 통해 상기 인버터의 동작 전압 근처의 기준 전압 을 인가하는 단계를 포함하는 트리거링 방법.
KR1020070048958A 2007-05-21 2007-05-21 초광대역 임펄스 신호 수신기 및 트리거링 회로 KR100911766B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070048958A KR100911766B1 (ko) 2007-05-21 2007-05-21 초광대역 임펄스 신호 수신기 및 트리거링 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070048958A KR100911766B1 (ko) 2007-05-21 2007-05-21 초광대역 임펄스 신호 수신기 및 트리거링 회로

Publications (2)

Publication Number Publication Date
KR20080102448A KR20080102448A (ko) 2008-11-26
KR100911766B1 true KR100911766B1 (ko) 2009-08-11

Family

ID=40288129

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048958A KR100911766B1 (ko) 2007-05-21 2007-05-21 초광대역 임펄스 신호 수신기 및 트리거링 회로

Country Status (1)

Country Link
KR (1) KR100911766B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695788B1 (ko) * 2016-05-12 2017-01-12 엘아이지넥스원 주식회사 초광대역 임펄스 수신기 및 이를 이용하여 포락선 신호를 검출하기 위한 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101289618B1 (ko) 2011-08-22 2013-07-24 연세대학교 산학협력단 초광대역 레이더

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065809A (ko) * 1999-04-09 2000-11-15 윤문수 무선 데이터 인식 시스템

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000065809A (ko) * 1999-04-09 2000-11-15 윤문수 무선 데이터 인식 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101695788B1 (ko) * 2016-05-12 2017-01-12 엘아이지넥스원 주식회사 초광대역 임펄스 수신기 및 이를 이용하여 포락선 신호를 검출하기 위한 방법

Also Published As

Publication number Publication date
KR20080102448A (ko) 2008-11-26

Similar Documents

Publication Publication Date Title
US9438258B1 (en) Preamplifier, comparator and analog-to-digital converting apparatus including the same
US8502584B1 (en) Capacitive isolation receiver circuitry
JP2007243946A (ja) 低電力の超広帯域インパルス無線受信機のための低雑音増幅器
JP2007235938A (ja) シングルエンド入力／差動エンド出力低雑音増幅器
US11502657B2 (en) Clock drive circuit
JP3541750B2 (ja) 光受信前置増幅器
US7933575B2 (en) Circuit for settling DC offset in direct conversion receiver
US7129782B2 (en) Fully differential amplifier with start up circuit
US7474154B1 (en) Bias device clamping circuit for fast over-range recovery
US6750715B2 (en) Logarithmic IF amplifier with dynamic large signal bias circuit
US20060164127A1 (en) High speed peak amplitude comparator
KR101455638B1 (ko) 모드 변환 광대역 저잡음 증폭기 및 이를 구비하는 광대역무선 수신기
KR100911766B1 (ko) 초광대역 임펄스 신호 수신기 및 트리거링 회로
JP5104712B2 (ja) 送信装置
US7429891B2 (en) Method and system for low noise amplifier (LNA) gain adjustment through narrowband received signal strength indicator (NRSSI)
US20070096827A1 (en) Multi controlled output levels cmos power amplifier (pa)
KR101618502B1 (ko) Ｒｆ 필터가 내장된 바이어스 전류를 재사용한 저전력 수신기 장치
US10181868B2 (en) Apparatus for radio-frequency receiver with reduced power consumption and associated methods
JP2011066751A (ja) 帰還増幅器および帰還増幅方法
US10972113B1 (en) Systems with ADC circuitry and associated methods
JP2006191180A (ja) 光受信機
CN114696771A (zh) 一种共模瞬态干扰抑制电路、隔离器
JPH09509800A (ja) データ通信の高速差動受信器
Martins et al. A programmable gain amplifier for load demodulation channel in an NFC reader chip
US20240063835A1 (en) Receiver With Improved Noise Immunity

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150805

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160802

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170802

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 11