JP2007189120A - Ｔｆｔ基板及びその製造方法 - Google Patents

Abstract

【課題】ＴＦＴ基板の製造工程の工程数を削減し、製造処理時間を短縮し、よって製造コストを大幅に低減でき、且つ、製造歩留りを向上させる方法を及びそのＴＦＴ基板を提供することを目的とする。
【解決手段】ゲート配線及びゲート絶縁膜と、第１のシリコン層及び第２のシリコン層と、ソース・ドレイン配線及びソース・ドレイン電極と、前記ソース・ドレイン電極に電気的に接続され、透明導電膜から成る画素電極と、を具備したＴＦＴ基板であって、前記ソース・ドレイン配線又は前記ソース・ドレイン電極の少なくとも一方が、前記透明導電膜上の金属膜から成ることを特徴とするＴＦＴ基板を提供する。この結果、透明導電膜とソース・ドレイン配線又はソース・ドレイン電極の形状を共通化でき、共通のマスクで成形することができる。その結果、使用するマスクの数を削減することができる。
【選択図】図６

Description

本発明は、液晶表示装置や有機ＥＬ発光装置に用いられるＴＦＴ基板及びその製造方法に関する。さらに、そのＴＦＴ基板を用いた液晶表示装置や有機ＥＬ表示装置に関する。

ＬＣＤ（液晶表示装置）や有機ＥＬ表示装置は、表示性能、省エネルギー等の理由から広く利用されている。特に、携帯電話やＰＤＡ、パーソナルコンピュータやラップトップパソコン、テレビ等の表示機としてはほぼ主流を占めるに至っている。

これらの表示装置には、一般に、ＴＦＴ（薄膜トランジスタ）基板が用いられている。

例えば、液晶表示装置は、ＴＦＴ基板と対向基板との間に液晶などの表示材料を充填し、この表示材料に対して画素ごとに選択的に電圧を印加するように構成されている。ここで、ＴＦＴ基板とは、通常は、半導体薄膜（半導体膜とも呼ばれる）などから成るＴＦＴ（薄膜トランジスタ）等が配置されている基板を言う。

一般に、このＴＦＴ基板は、アレイ状に薄膜トランジスタが配置されているので、「ＴＦＴアレイ基板」と呼ばれることも多い。したがって、本発明におけるＴＦＴ基板には、このＴＦＴアレイ基板も含まれる。

なお、液晶表示装置などに用いられるＴＦＴアレイ基板は、ＴＦＴと液晶表示装置の画面の１画素との組（これを１ＵＮＩＴと呼ぶ）が、ガラス基板上に縦横に配置されているものを言う。ガラス基板上に、ゲート配線は例えば縦方向に等間隔で配置されており、ソース又はドレイン配線は、横方向に等間隔で配置されている。一方、ゲート電極、ソース電極、ドレイン電極は、各画素を構成する上記ＵＮＩＴ中にそれぞれ設けられている。

ＴＦＴ基板の従来の製造方法
さて、このＴＦＴ基板の製造法としては、通常、５枚のマスクを使用する５マスクプロセス、ハーフトーン露光を利用してマスクを４枚に減らした４枚マスクプロセス、等が知られている。

しかしながら、このようなＴＦＴ基板の製造法では、５枚ないし４枚のマスクを使用することから、その製造プロセスは工程数が大きなものとなりがちである。４枚マスクプロセスの場合でも３５ステップ（工程）、５枚マスクプロセスの場合では、４０ステップ（工程）を超える工程が必要であることが知られていいる。これらのように工程数が大きくなってしまうことによって製造歩留りが低下する恐れがある。また、工程数が多いので、工程が複雑となりがちであり、製造コストが過大になる恐れも無視できない。

５枚のマスクを用いた従来手法
マスクを５枚用いる手法によるＴＦＴ基板の製造の様子を説明する。この製造工程の様子を、図１０を用いて説明する。

（１）まず、ガラス基板２１０上に、金属Ａｌをスパッタリングによって堆積し、その後、所望形状にエッチングすることによってゲート電極２１２を設ける。この様子を示す断面模式図が図１０（１）に示されている。このゲート電極２１２の形状を設定するのに１枚目のマスクが必要である。

その後、ＳｉＮ膜（窒化シリコン膜）となるゲート絶縁膜２１３、及び、α−Ｓｉ：Ｈ（ｉ）膜２１４を順に積層する。

（２）次に、チャンネル保護層であるＳｉＮ膜（窒化シリコン膜）を堆積した後、ＣＨ_Ｆガスを用いてこのＳｉＮ膜を所望の形状にドライエッチングし、チャンネル保護層２１５を形成する。このチャンネル保護層２１５は、エッチストッパーと呼ばれる。このチャンネル保護層２１５を形成した後の模式断面図が図１０（２）に示されている。チャンネル保護層２１５の形状を確定するために２枚目のマスクが必要である。

（３）次に、α−Ｓｉ：Ｈ（ｉ）膜２１６を堆積する。さらにその上にＣｒ／Ａｌ二層膜を真空蒸着、又は、スパッタリング法で堆積する。

その後、このＣｒ／Ａｌ二層膜を、エッチングし、所望の形状のソース電極２１７ａ、ドレイン電極２１７ｂを形成する。このエッチングは、Ａｌに対してはＨ_３ＰＯ_４−ＣＨ_３ＣＯＯＨ−ＨＮＯ_３を用いたホトエッチングによって実行する。また、Ｃｒは硝酸第二セリウムアンモニウム水溶液を用いたホトエッチングによって実行する。

さらに、α−Ｓｉ：Ｈ膜（２１６及び２１４）をＣＨＦガスを用いたドライエッチングとヒドラジン水溶液（ＮＨ_２−ＮＨ_２・Ｈ_２０）を用いたウェットエッチングを併用してエッチングし、所望の形状のα−Ｓｉ：Ｈ（ｉ）膜２１６及びα−Ｓｉ：Ｈ（ｉ）膜２１４を得る。

これらのエッチングの結果を示す断面模式図が図１０（３）に示されており、このエッチングの形状（ソース電極２１７ａ、ドレイン電極２１７ｂ、α−Ｓｉ：Ｈ（ｉ）膜２１６及びα−Ｓｉ：Ｈ（ｉ）膜２１４のパターン）を規定するために３枚目のマスクが必要である。

（４）次に、透明電極２１９を形成する前に、層間絶縁膜２１８を堆積する。そして、ソース電極２１７ａと次に述べる透明電極２１９とを電気的に接続するためのスルーホール２１８ａをエッチングで形成する。この形成には第４枚目のマスクが必要である。層間絶縁膜２１８にスルーホール２１８ａが開けられた様子を示す断面模式図が図１０（４）に示されている。

（５）次に、このソース電極２１７ａ及びドレイン電極２１７ｂのパターンが形成された上面に酸化インジウムと酸化亜鉛を主成分とする非晶質透明導電膜をスパッタリング法で堆積する。この非晶質透明導電膜を蓚酸２０重量％の水溶液をエッチャントとして用いてホトエッチングを行い、ソース電極２１７ａと電気的に接続するような形状にパターニングする。これによって、透明電極２１９が形成される。この様子が図１０（５）に示されている。この透明電極２１９の形状を規定するために５枚目のマスクが必要である。５枚のマスクを用いたＴＦＴ基板の製造プロセスの一例は以上の通りである。

３枚マスクプロセスによるＴＦＴ基板の製造方法
従来の技術に対する改良として、マスクの数を減らし（例えば３枚）、より簡単なプロセスでＴＦＴ基板を製造することが考えられている。このような考えに基づき、３枚マスクによる製造方法が種々提案されている。

しかし、現在提案されている３枚マスクプロセスはいずれも実用に供することが困難なものが多い。例えば、下記特許文献１、特許文献２、特許文献３、特許文献４、特許文献５、特許文献６、特許文献７、にこのような３枚マスクプロセスによる製造方法が記載されている。しかしながら、これらに記載の３枚マスクプロセスでは、ゲート絶縁膜の陽極酸化工程が付加されている等、未だに非常に煩雑な製造プロセスであると言わざるを得ない。そのため、現在知られている３枚マスクプロセスを実用に供するメリットはほとんどない。

特開２００４−３１７６８５号公報 特開２００４−３１９６５５号公報 特開２００５−０１７６６９号公報 特開２００５−０１９６６４号公報 特開２００５−０４９６６７号公報 特開２００５−１０６８８１号公報 特開２００５−１０８９１２号公報

上述したように、より簡単なプロセスでＴＦＴ基板を製造することができる方法が強く望まれている。特に、マスクの数を削減すれば、工程数が減り、より簡単なプロセスでＴＦＴ基板を作成することができる。

本発明は、係る課題に鑑みなされたものであり、ＴＦＴ基板の製造工程の工程数を削減し、製造処理時間を短縮し、よって製造コストを大幅に低減でき、且つ、製造歩留りを向上させる方法を及びそのＴＦＴ基板を提供することを目的とする。

（１）上記課題を解決するために、本発明は、ゲート配線及びゲート絶縁膜と、第１のシリコン層及び第２のシリコン層と、ソース・ドレイン配線及びソース・ドレイン電極と、前記ソース・ドレイン電極に電気的に接続され、透明導電膜から成る画素電極と、を具備したＴＦＴ基板であって、前記ソース・ドレイン配線又は前記ソース・ドレイン電極の少なくとも一方が、前記透明導電膜上の金属膜から成ることを特徴とするＴＦＴ基板である。

このような構成によって、透明導電膜とソース・ドレイン配線又はソース・ドレイン電極の形状を共通化でき、共通のマスクで成形することができる。その結果、使用するマスクの数を削減することができる。

（２）また、本発明は、ゲート配線及びゲート絶縁膜と、第１のシリコン層及び第２のシリコン層と、ソース・ドレイン配線及びソース・ドレイン電極と、前記ソース・ドレイン電極に電気的に接続され、透明導電膜から成る画素電極と、を具備したＴＦＴ基板であって、前記ソース・ドレイン配線又は前記ソース・ドレイン電極の少なくとも一方が、前記透明導電膜と、金属膜と、の順に積層された積層膜から成ることを特徴とするＴＦＴ基板である。

このような構成によって、透明導電膜とソース・ドレイン配線又はソース・ドレイン電極の形状を共通化でき、共通のマスクで成形することができる。その結果、使用するマスクの数を削減することができる。

（３）また、本発明は、ゲート配線及びゲート絶縁膜と、第１のシリコン層及び第２のシリコン層と、ソース・ドレイン配線及びソース・ドレイン電極と、前記ソース・ドレイン電極に電気的に接続され、透明導電膜から成る画素電極と、を具備したＴＦＴ基板であって、前記ソース・ドレイン配線又は前記ソース・ドレイン電極の少なくとも一方が、第１の金属膜と、前記透明導電膜と、第２の金属膜と、の順に積層された積層膜から成ることを特徴とするＴＦＴ基板である。

このような構成によって、透明導電膜とソース・ドレイン配線又はソース・ドレイン電極の形状を共通化でき、共通のマスクで成形することができる。その結果、使用するマスクの数を削減することができる。

（４）また、本発明は、前記金属膜又は第１の金属膜と、前記透明導電膜とは、アルカリ性電解質中に置いた場合の両者の電位差が０．３Ｖ以下であることを特徴とする上記（１）〜（３）のいずれかに記載のＴＦＴ基板である。

このような構成によって、前記金属膜又は第１の金属膜と、前記透明導電膜との電池反応を抑制することができる。

（５）また、本発明は、前記透明導電膜からなる前記画素電極が、前記第１の金属膜及び前記第２の金属膜のエッチング液に対して耐性を有することを特徴とする上記（３）に記載のＴＦＴ基板である。

このような構成によって、画素電極の形成時において、前記第２の金属膜のエッチング処理による画素電極の溶解を抑制することができる。

ここで、前記画素電極が耐性を有するとは、画素電極が「実質的にエッチングされない」若しくは「エッチング速度が著しく遅い」ことを意味する。「エッチング速度が著しく遅い」とは、第２の金属膜のエッチング速度と、画素電極である透明導電膜２４のエッチング速度の比、「第２の金属膜のエッチング速度」／「画素電極である透明導電膜２４のエッチング速度」＝１０以上となることである。好ましくは、「第２の金属膜のエッチング速度」／「画素電極である透明導電膜２４のエッチング速度」＝１５以上、より好ましくは２０以上となることである。

（６）また、本発明は、前記透明導電膜は、酸化インジウム、酸化亜鉛、酸化スズを含み、透明導電膜中の酸化亜鉛と酸化スズとの合計の組成割合は、全重量に対して２０ｗｔ％以上であることを特徴とする上記（１）〜（５）のいずれかに記載のＴＦＴ基板である。

このような構成によって、前記透明導電膜は、蓚酸ではエッチングできるが、燐酸・酢酸・硝酸系エッチング液ではエッチングされない。

（７）また、本発明は、前記透明導電膜は、酸化インジウム、酸化亜鉛、酸化スズを含み、透明導電膜中の酸化亜鉛の組成割合は、全重量の１０〜４０ｗｔ％であり、透明導電膜中の酸化スズの組成割合は、全重量の１０〜４０ｗｔ％であることを特徴とする上記（１）〜（５）のいずれかに記載のＴＦＴ基板である。

このような構成によって、燐酸・酢酸・硝酸系エッチング液に対する耐性を維持することができ、また、比抵抗が大きくなってしまうことを防止できる。

（８）また、本発明は、基板上に、金属膜と、ゲート絶縁膜と、第１のシリコン層と、第２のシリコン層と、第１の金属膜と、第１のレジストと、をこの順に成膜する工程と、第１のマスクを用いて、ハーフトーン露光技術を用いて前記第１のレジストを第１ａのレジストパターンに形成する工程と、前記第１のレジストを用いて、ゲート配線部と、ゲート電極部と、を形成する工程と、前記第１のレジストを第１ｂのレジストパターンに再形成した後、この第１ｂのレジストパターンの前記第１のレジストを用いて、前記ゲート配線上の第１の金属膜と、第２のシリコン膜と、第１のシリコン膜と、を除去する工程と、前記第１ｂのレジストパターンの前記第１のレジストを用いて、前記ゲート電極部と、前記ゲート絶縁膜上の前記第２のシリコン層と、前記第１のシリコン層と、前記第１の金属膜と、から成る積層領域を形成する工程と、前記ゲート配線及び前記ゲート電極を絶縁処理する工程と、透明導電膜と、第２の金属膜と、第２のレジストと、をこの順に成膜する工程と、第２のマスクを用いて、ハーフトーン露光技術により、前記第２のレジストを第２ａのレジストパターンに形成する工程と、前記第２ａのレジストパターンの前記第２のレジストを用いて、前記透明導電膜及び前記第２の金属膜及び前記第２のシリコン層及び前記第１のシリコン層を除去することによって、透明電極部及びソース・ドレイン配線部を形成し、さらに、前記積層領域上にチャンネル部を形成する工程と、前記第２のレジストを第２ｂのレジストパターンに再形成した後、前記第２ｂのレジストパターンの前記第２のレジストを用いて、画素電極部の位置のソース・ドレイン配線電極膜を除去することによって、画素電極部を形成する工程と、絶縁性保護膜と、第３のレジストと、をこの順に形成する工程と、第３のマスクを用いて、前記レジストを第３のレジストパターンに形成する工程と、前記第３のレジストパターンの前記第３のレジストを用いて、前記画素電極部と、ソース・ドレイン配線取り出し部と、ゲート配線取り出し部と、を形成する工程と、を有することを特徴とする上記（１）〜（５）のいずれかに記載のＴＦＴ基板の製造方法である。

このような構成によって、３枚のマスクでＴＦＴ基板を作成することができる。

（９）また、本発明は、前記透明導電膜は、酸化インジウム、酸化亜鉛、酸化スズを含み、透明導電膜中の酸化亜鉛と酸化スズとの合計の組成割合は、全重量に対して２０ｗｔ％以上であることを特徴とする上記（８）に記載のＴＦＴ基板の製造方法である。

このような構成によって、前記透明導電膜は、蓚酸ではエッチングできるが、燐酸・酢酸・硝酸系エッチング液ではエッチングされない。

（１０）また、本発明は、前記透明導電膜は、酸化インジウム、酸化亜鉛、酸化スズを含み、透明導電膜中の酸化亜鉛の組成割合は、全重量の１０〜４０ｗｔ％であり、透明導電膜中の酸化スズの組成割合は、全重量の１０〜４０ｗｔ％であることを特徴とする上記（８）に記載のＴＦＴ基板の製造方法である。

このような構成によって、燐酸・酢酸・硝酸系エッチング液に対する耐性を維持することができ、また、比抵抗が大きくなってしまうことを防止できる。

（１１）また、前記第２ａのレジストパターンの前記レジストを用いて、前記透明導電膜及び前記ソース・ドレイン配線電極膜及び前記第２のシリコン層及び前記第１のシリコン層を除去することによって、透明電極部及びソース・ドレイン配線部を形成し、さらに、前記領域上にチャンネル部を形成する工程において、前記除去は、ＣＨＦガスを用いたドライエッチング及びヒドラジン水溶液を用いたウェットエッチングを併用することによる選択エッチング処理を含むことを特徴とする上記（８）に記載のＴＦＴ基板の製造方法である。

このような処理により、ソース・ドレイン配線、ソース・ドレイン電極、画素電極の形成とを同時に行うことができる。その結果、チャンネル部の形成のために用いるマスクの枚数を削減することができる。

以上述べたように、本発明によれば、製造に使用するマスクを３枚に削減したので、製造工程数の削減、及び処理時間を短縮し、製造歩留りを向上させることができる。さらに、本発明によれば、工程数が削減されているので、製造コストが低減することも期待される。

以下、図面を参照しつつ、本発明の実施の形態について詳細に説明する。

本実施の形態では、３枚のマスクを用いてＴＦＴ基板の製造動作を説明する。

（ａ）第一のマスクを用いた処理
金属膜
まず、透光性のガラス基板１０上にＡｌとＴｉをこれらの順に高周波スパッタリング法を用いて膜厚２５０ｎｍ、５０ｎｍの金属薄膜を形成した。このようにしてＡｌとＴｉの２層から成る金属膜１２がガラス基板１０上に形成される。

なお、Ｔｉ以外の金属として、Ｍｏ、Ｃｒ、等を使用することができる。この金属膜１２は、ゲート配線となる。

ところで、ゲート配線としてはＡｇ、Ｃｕなどの金属薄膜や合金薄膜を用いることが考えられる。しかしながら、酸化膜の生成が難しい場合もあるので、本実施例のようにＡｌ系を用いるのが好ましい。

また、Ａｌは純粋Ａｌでも良いが、Ｎｄ、Ｃｅ、Ｍｏ、Ｗ、Ｎｂなどの金属が添加されていても良い。Ｃｅ、Ｗ、Ｎｂなどは、透明導電膜との電池反応を抑える上でも好適である。添加量は、適宜選択できるが、０．１から２．０ｗｔ％が好ましい。

ゲート絶縁膜
次にグロー放電ＣＶＤ法により、窒化シリコン（ＳｉＮｘ）膜であるゲート絶縁膜１４を膜厚３００ｎｍ堆積する。放電ガスとしては、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いた。

第１のシリコン層及び第２のシリコン層
次に、続いて、α−Ｓｉ：Ｈ（ｉ）膜１６を膜厚３５０ｎｍ堆積する。このα−Ｓｉ：Ｈ（ｉ）膜１６は、請求の範囲の第１のシリコン層の好適な一例に相当する。

この時、放電ガスとして、α−Ｓｉ：Ｈ（ｉ）膜１６は、ＳｉＨ４−Ｎ２系の混合ガスを用いる。

続いてα−Ｓｉ：Ｈ（ｎ）膜１８をＳｉＨ_４−Ｈ_２−ＰＨ_３系の混合ガスを用いて膜厚３００ｎｍで堆積する。このα−Ｓｉ：Ｈ（ｎ）膜１８は、請求の範囲の第２のシリコン層の好適な一例に相当する。

バリアー金属
次に、この上に、Ｔｉから成るバリアー金属２０を膜厚５０ｎｍスパッタリング法により堆積する。このバリアー金属２０は、請求の範囲の第１の金属膜の好適な一例に相当する。

レジスト
次に、第１のレジスト膜２２を形成した。

以上のような処理によって、ガラス基板上に６層が設けられる。この様子が図１に示されている。

ハーフトーン露光
続いて、ハーフトーン露光により、第１のレジスト膜２２を所望のレジストパターンに形成する。形成後の様子が図１（２）に示されている。このパターンを第１ａのレジストパターンと呼ぶ。

形成
次に、バリアー金属２０を、燐酸・酢酸・硝酸・水（９：８：１：２ 体積比）系エッチング液用いてエッチングする。本実施の形態ではバリアー金属２０としてＴｉ膜を利用しているが、Ｍｏ膜やＣｒ膜でも良い。

さらに、α−Ｓｉ：Ｈ膜１６及び１８をＣＨＦガスを用いたドライエッチング及びヒドラジン（ＮＨ_２−ＮＨ_２・Ｈ_２Ｏ）水溶液を用いたウェットエッチングを併用することによりエッチングする。この結果、α−ＳｉＨ（ｉ）膜１６を所望のパターンに形成し、また、α−Ｓｉ：Ｈ（ｎ）膜１８も所望のパターンに形成する。

続いて、ゲート絶縁膜１４を、ＣＨＦガスを用いたドライエッチングによりエッチングする。また、金属膜１２を、燐酸・酢酸・硝酸・水（９：８：１：２ 体積比）系エッチング液を用いてエッチングした。金属膜１２は、上述したように、Ｔｉ／Ａｌ積層膜であるが、Ｃｒ／Ａｌ積層膜や、Ｍｏ／Ａｌ積層膜を用いても良い。

このようにして、第１のエッチングが終了する。第１のエッチングが終了した後の様子を表す断面図が図２（１）に示されている。

その後、第１のレジスト２２のレジストパターンをアッシングによって、第１ｂのレジストパターンに再形成する。この再形成後の様子を表す断面図が図２（２）に示されている。図２（１）では、第１のレジスト２２ａと、第１のレジスト２２ｂとが存在したが、図２（２）では、第１のレジスト２２ａのみが残っていることが理解されよう。

その後、ゲート配線であるＴｉ／Ａｌ膜である金属膜１２上の各層をエッチングする。具体的には、バリアー金属（Ｔｉ膜）２０、α−Ｓｉ：Ｈ（ｎ）膜１８、α−Ｓｉ：Ｈ（ｉ）膜１６を上述の方法でエッチングする。

その結果、ゲート電極及びゲート絶縁膜の位置においては、それらの上に、α−Ｓｉ：Ｈ（ｉ）膜１４、α−Ｓｉ：Ｈ（ｎ）膜１６、バリアー金属（Ｔｉ膜）２０から成るシリコンアイランドを形成した。

なお、このシリコンアイランドは、請求の範囲の「積層領域」の好適な一例に相当する。

この様子を表す断面図が図２（３）に示されている。図２（３）に示すように、ゲート電極及びゲート絶縁膜が設けられる位置（図中左部）に置いては各層が残存し、シリコンアイランドを形成している。一方ゲート配線が設けられる位置（図中右部）では、上位機各層がエッチングされ、ゲート絶縁膜１４が露呈している。

次に、第１のレジスト２２ａを除去する。この様子を表す断面図が図２（４）に示されている。

次に、ゲート配線である金属膜（Ａｌ／Ｔｉ積層膜）１２を、陽極酸化法により、所望の酸化絶縁膜により絶縁化した。この様子を表す断面図が図２（５）に示されている。この図に示すように、金属膜１２の縁部が絶縁化されている。また、平面斜視図が図３に示されている。なお、これらの図は理解を容易にするために、縦方向・横方向の比率は実際とは異なっている。

（ｂ）第二のマスクを用いた処理
次に、透明導電膜として、酸化インジウム−酸化亜鉛−酸化スズ系の透明導電膜２４を、１２０ｎｍ厚みにスパッタリング法により堆積した。続いてＴｉ／Ａｌ／Ｔｉ膜をそれぞれ、５０ｎｍ、２００ｎｍ，１５０ｎｍの厚みに形成し、ソース・ドレイン配線電極２６を成膜した。さらに続けて、第２のレジスト膜２８を形成した。この様子が図４（１）に示されている。

このソース・ドレイン配線電極２６は、請求の範囲の第２の金属膜の好適な一例に相当する。

ここで、第二のマスクを用いて、ハーフトーン露光により、所望の第２ａのレジストパターンを形成した。この様子が図４（２）に示されている。この図に示すように、第２のレジスト２８ａ、２８ｂ、２８ｃが第２ａのレジストパターンを表す。

この第２ａのレジストパターンにより、画素電極部及びソース・ドレイン配線部以外の
部分の、ソース・ドレイン配線電極２６、透明導電膜２４をエッチングした。ソース・ドレイン配線電極２６は、上述したようにＴｉ／Ａｌ／Ｔｉ積層膜である。

また、同様に、シリコンアイランドのソース・ドレイン電極部以外の部分のソース・ドレイン配線電極２６と、透明導電膜２４と、α−Ｓｉ：Ｈ（ｎ）膜１８と、α−Ｓｉ：Ｈ（ｉ）膜１６と、をエッチングした。これによって、チャンネル部を形成した。

これらのエッチングは上述した方法によって行ったが、特に、透明導電膜２４は、蓚酸水溶液によりエッチングした。このエッチングの結果が図５（１）の断面図に示されている。

さて、その後、レジストパターンをアッシングにより再形成し、第２ｂのレジストパターンに再形成した。この様子が図５（２）に示されている。この図に示すように、画素電極部に位置する部分の第２のレジスト２８ｂが除去され、第２のレジスト２８ｂが小さくなっていることが理解されよう。これによって、第２のレジスト２８に、第２ｂのレジストパターンが形成されている。

次に、画素電極部に位置するソース・ドレイン配線電極２６（Ｔｉ／Ａｌ／Ｔｉ膜）を燐酸・酢酸・硝酸・水（９：８：１：２ 体積比）系エッチング液を用いてエッチングし、これによって、透明画素電極を形成する。このエッチング後の様子が図５（３）の断面図に示されている。この図５（３）に示すように、画素電極の位置には、ガラス基板１０上に透明導電膜２４のみが存在している。

最後に第２のレジスト２８を除去した結果が図５（４）に示されている。この状態の平面斜視図が図６に示されている。また、図５（４）は、図６におけるＡ−Ａ’、Ｂ−Ｂ’、Ｃ−Ｃ’部の断面を並べた断面図である。

（ｃ）第三のマスクを用いた処理
次に、グロー放電ＣＶＤ法により、窒化シリコン（ＳｉＮｘ）膜である絶縁保護膜３０を膜厚３００ｎｍ堆積する。放電ガスとしては、ＳｉＨ_４−ＮＨ_３−Ｎ_２系の混合ガスを用いた。さらに、第３のレジストをレジストを塗布した。この様子の断面図が図７（１）に示されている。

次に、第三のマスクにより、第３のレジスト３２を成形し、所定のレジストパターンを形成した。この様子が図７（３）の断面図に示されている。

そして、ＣＨＦガスを用いたドライエッチングによりエッチングし、透明画素電極部Ｘ、ソース・ドレイン配線パッド部Ｙ、ゲート配線パッド部Ｚを露出させた（図７（３）参照）。

最後に、第３のレジストを剥離し、所望のＴＦＴ基板を得た。この様子が図７（４）の断面図に示されている。また、この平面斜視図が図８に示されている。この図８においては、絶縁保護膜３２はハッチングで表されている。図８に示すように、透明画素電極部Ｘ、ソース・ドレイン配線パッド部Ｙ、ゲート配線パッド部Ｚ以外は、絶縁保護膜３２によって覆われている。また、図７（４）は、図８におけるＤ−Ｄ’、Ｅ−Ｅ’、Ｆ−Ｆ’部の断面を並べた断面図である。

（ｄ）エッチングに関する考察
ここで、本実施の形態で透明導電膜２４として用いた酸化インジウム−酸化亜鉛−酸化スズ系の透明導電膜２４は、蓚酸ではエッチングできるが、燐酸・酢酸・硝酸系エッチング液では、エッチング速度が遅く、エッチングされない。

また、この透明導電膜は、酸化亜鉛−酸化スズの含有量を制御することにより、選択エッチング性を出すことが可能である。酸化亜鉛−酸化スズの含有量としては、全重量に対して２０重量％以上が必要であり、残りは酸化インジウムで良い。酸化亜鉛の含有量は、全重量に対して１０〜４０重量％、酸化スズの含有量は、全重量に対して１０〜４０重量％が良好である。１０重量％未満では、燐酸・酢酸・硝酸系エッチング液への耐性がなくなる場合もあるからである。一方、４０重量％以上では、比抵抗が大きくなってしまう恐れがある。

好ましくは、酸化亜鉛が１０〜３０重量％、酸化スズが１５〜３０重量％、残りが酸化インジウムという構成が好適である。

このような組成にすることにより、アルカリ性電解質中で、Ａｌと積層膜を形成していても、電蝕反応が抑えられ、Ａｌ配線の線細りや断線が回避できる。Ａｌは純粋なアルミニウムよりも、Ｃｅ、Ｗ、Ｎｂなどとの合金が好ましい。これらとの合金では、電池反応が一層抑えられる。

本実施の形態では、上記組成の透明導電膜２４を採用したが、アルカリ性電解質中で金属膜１２と電池反応を発生しない材質であればどのような材質でも良い。

ある種の透明導電膜を使用した場合は、Ａｌである金属膜１２とこの透明導電膜２４を積層した状態（電気的に接続された状態）でアルカリ性電解質中に入れた場合、電池反応を生じてＡｌ（金属膜１２）が溶解する場合がある。

これは、Ａｌが溶解する時に、電子を放出して溶解し、酸化物電極（ＩＴＯなど）がこの電子で還元される反応である。したがって、この反応が生じるか否かは、アルカリ溶液中での標準電極電位を測定することによって判断する。

例えば、Ａｌ及びＡｌ−Ｎｄ合金の標準電極電位はテトラメチルアンモニウム・ハイドロオキサイドの２．８３ｗｔ％水溶液中で測定した場合は、それぞれ−０．８９５Ｖ、−０．８４８Ｖであることが判明している。一方、ＩＴＯは、−０．２３８Ｖであり、ＩＺＯ（登録商標）は、−０．４２７Ｖであることが知られており、それぞれの差が起電力として働き、Ａｌを溶解させるのである。

したがって、酸化物透明導電膜の標準電極電位を測定すれば、電池反応の指標を得ることができる。

この測定手法の説明図が図９に示されている。この図９に示すように、電池反応の有無を判断するための標準電極電位を求めるために、Ａｇ／ＡｇＣｌ標準電極１０４と測定対象であるサンプル電極１０２との起電力を測定する。図９に示すように、所定の容器１００中にエッチング液や剥離液を入れ、湯煎によって３０℃から４０℃に温度を維持する。この温度範囲に保つために、図に示すように、容器１００の壁中に３０℃から４０℃の温水を環流させる。

そして、この容器１００中にサンプル電極１０２とＡｇ／ＡｇＣｌ標準電極１０４とを浸し、両者の間の起電力をポテンショスタットで測定する。

なお、本願発明者らの研究によれば、酸化物透明導電膜の標準電極電位と、Ａｌの標準電極電位の差が０．３Ｖ以下にすれば、ほぼ電池反応を抑えることができることが判明した。

（ｅ）
本実施の形態では、所望するＴＦＴ基板の耐久性を考慮して、ソース・ドレイン配線上に、酸化物導電保護層を入れても良い。その場合、上述した電池反応を抑える目的で、電池反応を起こさない組成の酸化物導電膜を選択すれば良い。

（ｆ）本実施の形態の選択エッチングに関する説明
本実施の形態においては、透明導電膜２４からなる画素電極上の第２の金属膜をエッチングする際に、前記第２の金属膜のエッチングに画素電極が溶解しないために、耐性が必要となる。

なお、第２の金属膜とは、上述したように、本実施の形態におけるソース・ドレイン配線電極２６を意味する。

ここで、耐性があるとは、画素電極が「実質的にエッチングされない」若しくは「エッチング速度が著しく遅い」ことを意味する。エッチング速度が著しく遅いとは、第２の金属膜のエッチング速度と、画素電極である透明導電膜２４のエッチング速度の比、「第２の金属膜のエッチング速度」／「画素電極である透明導電膜２４のエッチング速度」＝１０以上となることである。

好ましくは、「第２の金属膜のエッチング速度」／「画素電極である透明導電膜２４のエッチング速度」＝１５以上、より好ましくは２０以上となることである。

このような耐性を持たせる手法としては、材料自身が、蓚酸等のエッチング液には可溶であるが、第２の金属膜のエッチング液である燐酸・酢酸・硝酸の混酸、硝酸セリウムアンモニウムハイドロオキサイド水溶液などに耐性がある材料を選択すればよい。

これらの材料としては、酸化インジウム−酸化亜鉛−酸化スズからなる透明導電膜が挙げられる。この場合、組成は適宜選択すればよいが、酸化亜鉛と酸化スズの合計した重量が、全重量に対して１０ｗｔ％以上５０ｗｔ％未満が良く、好ましくは、１５〜５０ｗｔ％が良い。

具体的には、酸化インジウム６０ｗｔ％−酸化亜鉛２０ｗｔ％−酸化スズ２０ｗｔ％や、酸化インジウム８０ｗｔ％−酸化亜鉛１０ｗｔ％−酸化スズ１０ｗｔ％などが、透明性、導電性等を加味した場合、好ましい。

また、結晶性の変化によりエッチング耐性を変化させる手法を用いることもできる。

例えば、酸化インジウム−酸化スズ系において、成膜直後は、非晶質膜にしておき、上部の第２の金属膜のエッチング前に結晶化処理（加熱処理）を行い結晶化させることにより、金属膜のエッチングに対して耐性を持たせることができる。

第一のマスクを用いた処理を中心とした動作を示す断面図である。 第一のマスクを用いた処理を中心とした動作を示す断面図である。 図２（５）の平面斜視図である。 第二のマスクを用いた処理を中心とした動作を示す断面図である。 第二のマスクを用いた処理を中心とした動作を示す断面図である。 図５（４）の平面斜視図である。 第三のマスクを用いた処理を中心とした動作を示す断面図である。 図７（４）の平面斜視図である。 標準電極電位の測定の説明図である。 マスクを５枚用いる従来の手法を説明するための断面模式図である。

符号の説明

１０ ガラス基板
１２ 金属膜
１４ ゲート絶縁膜
１６ α−Ｓｉ：Ｈ（ｉ）膜
１８ α−Ｓｉ：Ｈ（ｎ）膜
２０ バリアー金属
２２ 第１のレジスト
２４ 透明導電膜
２６ ソース・ドレイン配線電極
２８ 第２のレジスト
３０ 絶縁保護膜
３２ 第３のレジスト
１００ 容器
１０２ サンプル電極
１０４ Ａｇ／ＡｇＣｌ標準電極
２１０ 透明基板
２１２ ゲート電極
２１３ ゲート絶縁膜
２１４ α−Ｓｉ：Ｈ（ｉ）膜
２１５ チャンネル保護層
２１６ α−Ｓｉ：Ｈ（ｎ）膜
２１７ａ ソース電極
２１７ｂ ドレイン電極
２１８ 層間絶縁膜
２１８ａ スルーホール
２１９ 透明電極

Claims (11)

1. ゲート配線及びゲート絶縁膜と、
   第１のシリコン層及び第２のシリコン層と、
   ソース・ドレイン配線及びソース・ドレイン電極と、
   前記ソース・ドレイン電極に電気的に接続され、透明導電膜から成る画素電極と、
   を具備したＴＦＴ基板であって、
   前記ソース・ドレイン配線又は前記ソース・ドレイン電極の少なくとも一方が、前記透明導電膜上の金属膜から成ることを特徴とするＴＦＴ基板。
2. ゲート配線及びゲート絶縁膜と、
   第１のシリコン層及び第２のシリコン層と、
   ソース・ドレイン配線及びソース・ドレイン電極と、
   前記ソース・ドレイン電極に電気的に接続され、透明導電膜から成る画素電極と、
   を具備したＴＦＴ基板であって、
   前記ソース・ドレイン配線又は前記ソース・ドレイン電極の少なくとも一方が、前記透明導電膜と、金属膜と、の順に積層された積層膜から成ることを特徴とするＴＦＴ基板。
3. ゲート配線及びゲート絶縁膜と、
   第１のシリコン層及び第２のシリコン層と、
   ソース・ドレイン配線及びソース・ドレイン電極と、
   前記ソース・ドレイン電極に電気的に接続され、透明導電膜から成る画素電極と、
   を具備したＴＦＴ基板であって、
   前記ソース・ドレイン配線又は前記ソース・ドレイン電極の少なくとも一方が、第１の金属膜と、前記透明導電膜と、第２の金属膜と、の順に積層された積層膜から成ることを特徴とするＴＦＴ基板。
4. 前記金属膜又は第１の金属膜と、前記透明導電膜とは、アルカリ性電解質中に置いた場合の両者の電位差が０．３Ｖ以下であることを特徴とする請求項１〜３のいずれかに記載のＴＦＴ基板。
5. 前記透明導電膜から成る前記画素電極が、前記第１の金属膜及び前記第２の金属膜のエッチング液に対して耐性を有することを特徴とする請求項３記載のＴＦＴ基板。
6. 前記透明導電膜は、酸化インジウム、酸化亜鉛、酸化スズを含み、
   透明導電膜中の酸化亜鉛と酸化スズとの合計の組成割合は、全重量に対して２０ｗｔ％以上であることを特徴とする請求項１〜５のいずれかに記載のＴＦＴ基板。
7. 前記透明導電膜は、酸化インジウム、酸化亜鉛、酸化スズを含み、
   透明導電膜中の酸化亜鉛の組成割合は、全重量の１０〜４０ｗｔ％であり、
   透明導電膜中の酸化スズの組成割合は、全重量の１０〜４０ｗｔ％であることを特徴とする請求項１〜５のいずれかに記載のＴＦＴ基板。
8. 基板上に、金属膜と、ゲート絶縁膜と、第１のシリコン層と、第２のシリコン層と、第１の金属膜と、第１のレジストと、をこの順に成膜する工程と、
   第１のマスクを用いて、ハーフトーン露光技術を用いて前記第１のレジストを第１ａのレジストパターンに形成する工程と、
   前記第１のレジストを用いて、ゲート配線部と、ゲート電極部と、を形成する工程と、
   前記第１のレジストを第１ｂのレジストパターンに再形成した後、この第１ｂのレジストパターンの前記第１のレジストを用いて、前記ゲート配線上の第１の金属膜と、第２のシリコン膜と、第１のシリコン膜と、を除去する工程と、
   前記第１ｂのレジストパターンの前記第１のレジストを用いて、前記ゲート電極部と、前記ゲート絶縁膜上の前記第２のシリコン層と、前記第１のシリコン層と、前記第１の金属膜と、から成る積層領域を形成する工程と、
   前記ゲート配線及び前記ゲート電極を絶縁処理する工程と、
   透明導電膜と、第２の金属膜と、第２のレジストと、をこの順に成膜する工程と、
   第２のマスクを用いて、ハーフトーン露光技術により、前記第２のレジストを第２ａのレジストパターンに形成する工程と、
   前記第２ａのレジストパターンの前記第２のレジストを用いて、前記透明導電膜及び前記第２の金属膜及び前記第２のシリコン層及び前記第１のシリコン層を除去することによって、透明電極部及びソース・ドレイン配線部を形成し、さらに、前記積層領域上にチャンネル部を形成する工程と、
   前記第２のレジストを第２ｂのレジストパターンに再形成した後、前記第２ｂのレジストパターンの前記第２のレジストを用いて、画素電極部の位置のソース・ドレイン配線電極膜を除去することによって、画素電極部を形成する工程と、
   絶縁性保護膜と、第３のレジストと、をこの順に形成する工程と、
   第３のマスクを用いて、前記レジストを第３のレジストパターンに形成する工程と、
   前記第３のレジストパターンの前記第３のレジストを用いて、前記画素電極部と、ソース・ドレイン配線取り出し部と、ゲート配線取り出し部と、を形成する工程と、
   を有することを特徴とする請求項１〜５のいずれかに記載のＴＦＴ基板の製造方法。
9. 前記透明導電膜は、酸化インジウム、酸化亜鉛、酸化スズを含み、
   透明導電膜中の酸化亜鉛と酸化スズとの合計の組成割合は、全重量に対して２０ｗｔ％以上であることを特徴とする請求項８に記載のＴＦＴ基板の製造方法。
10. 前記透明導電膜は、酸化インジウム、酸化亜鉛、酸化スズを含み、
    透明導電膜中の酸化亜鉛の組成割合は、全重量の１０〜４０ｗｔ％であり、
    透明導電膜中の酸化スズの組成割合は、全重量の１０〜４０ｗｔ％であることを特徴とする請求項８に記載のＴＦＴ基板の製造方法。
11. 前記第２ａのレジストパターンの前記レジストを用いて、前記透明導電膜及び前記ソース・ドレイン配線電極膜及び前記第２のシリコン層及び前記第１のシリコン層を除去することによって、透明電極部及びソース・ドレイン配線部を形成し、さらに、前記領域上にチャンネル部を形成する工程において、
    前記除去は、ＣＨＦガスを用いたドライエッチング及びヒドラジン水溶液を用いたウェットエッチングを併用することによる選択エッチング処理を含むことを特徴とする請求項８に記載のＴＦＴ基板の製造方法。