KR100908343B1

KR100908343B1 - 디스플레이 장치 및 방법

Info

Publication number: KR100908343B1
Application number: KR1020080129460A
Authority: KR
Inventors: 이용재
Original assignee: 주식회사 아나패스
Priority date: 2008-12-18
Filing date: 2008-12-18
Publication date: 2009-07-17
Also published as: CN101777328B; US8547365B2; CN101777328A; US20100156870A1

Abstract

본 발명은 복수의 병렬 데이터 신호들-복수의 병렬 데이터 신호들 중 적어도 2개의 병렬 데이터 신호들은 서로 다른 인가 시작 시점을 가짐-을 인가하는 복수의 데이터 구동 IC들 및 복수의 데이터 구동 IC들로부터 인가된 복수의 병렬 데이터 신호들에 따라 화상을 디스플레이하는 디스플레이 패널을 구비하는 디스플레이 장치이며, 데이터 신호를 전송하는 과정에서 데이터 선으로 순간적으로 많은 전류가 흐름으로 인해 전압 레벨이 변경되는 현상을 방지할 수 있다.

Description

디스플레이 장치 및 방법{Display apparatus and method}

본 발명은 디스플레이 장치 및 방법에 관한 것으로서, 특히 복수의 데이터 구동 IC를 포함하는 디스플레이 장치 및 방법에 관한 것이다.

일반적으로 타이밍 컨트롤러는 외부의 비디오 카드 등으로부터 입력되는 영상 데이터 및 동기신호를 이용하여 데이터 구동 회로를 구동시키기 위한 클록 신호와 제어 신호 및 데이터 신호를 생성하여, 데이터 구동 회로에 공급한다.

데이터 구동 회로는 타이밍 컨트롤러(timing controller)로부터 전달되는 클록 신호 및 제어 신호에 따라 작동하여, 데이터 신호에 대응하는 아날로그 데이터 신호를 디스플레이 패널에 인가한다. 이러한 타이밍 컨트롤러와 데이터 구동 회로는 클록 신호, 제어 신호, 데이터 신호를 각각 전송할 수 있는 클록 선, 제어 선, 데이터 선 등에 의해 연결된다.

본 발명은 적어도 2개의 데이터 구동 IC들이 서로 다른 시점에서 데이터 신호를 디스플레이 패널에 인가함으로써 데이터 신호를 전송하는 과정에서 데이터 선으로 순간적으로 많은 전류가 흐름으로 인해 전압 레벨이 변경되는 현상을 방지하는 데이터 구동 회로를 제공한다.

디스플레이 장치는 복수의 병렬 데이터 신호들-상기 복수의 병렬 데이터 신호들 중 적어도 2개의 병렬 데이터 신호들은 서로 다른 인가 시작 시점을 가짐-을 인가하는 복수의 데이터 구동 IC들; 및 상기 복수의 데이터 구동 IC들로부터 인가된 상기 복수의 병렬 데이터 신호들에 따라 화상을 디스플레이하는 디스플레이 패널을 구비한다.

디스플레이 방법은 복수의 병렬 데이터 신호들-상기 복수의 병렬 데이터 신호들 중 적어도 2개의 병렬 데이터 신호들은 서로 다른 인가 시작 시점을 가짐-을 인가하는 단계; 및 상기 인가된 복수의 병렬 데이터 신호들에 따라 화상을 디스플레이하는 단계를 구비한다.

데이터 구동 회로에 의하면, 디스플레이 장치를 구성하는 데이터 구동 IC들 중 적어도 2개의 데이터 구동 IC는 서로 다른 시점에서 데이터 신호를 디스플레이 패널에 인가함으로써 데이터 신호를 전송하는 과정에서 데이터 선으로 순간적으로 많은 전류가 흐름으로 인해 전압 레벨이 변경되는 현상을 방지할 수 있다.

데이터 구동 회로에 의하면, 클록 정보, 제어 정보 및 데이터를 하나의 선을 통해 전송할 수 있으므로, 별도의 클록 선이나 제어 선으로 인해 발생하는 EMI(Electromagnetic Interference) 성분이 제거된다는 장점이 있다.

이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 상세히 설명한다.

본 발명의 실시예들에 관한 설명은 본 발명의 구조적 내지 기능적 설명들을 위하여 예시된 것에 불과하므로, 본 발명의 권리범위는 본문에 설명된 실시예들에 의하여 제한되는 것으로 해석되어서는 아니 된다. 즉, 본 발명의 실시예들은 다양한 변경이 가능하고 여러 가지 형태를 가질 수 있으므로 본 발명의 기술적 사상을 실현할 수 있는 균등물들을 포함하는 것으로 이해되어야 한다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도이고, 도 2는 도 1에 도시된 타이밍 제어부(110)가 생성하는 송신 신호의 일 예이고, 도 3은 복수의 데이터 구동 IC(130-1, 130-2,…, 130-N)가 생성하는 로드 신호들의 일 예이다. 도 1을 참조하면 디스플레이 장치는 타이밍 제어부(110), 게이트 구동 IC(120-1, 120-2,…, 120-N), 데이터 구동 IC(130-1, 130-2,…, 130-N) 및 디스플레이 패널(140)을 구비한다.

타이밍 제어부(110)는 외부의 비디오 카드 등으로부터 입력되는 영상 데이터 및 동기신호를 이용하여 송신 신호들을 생성하고, 생성된 송신 신호들을 송신 신호선(135)들을 통해 각각 데이터 구동 IC(130-1, 130-2,…, 130-N)에 인가한다. 이때, 타이밍 제어부(110)가 생성하는 송신 신호들 중 적어도 2개 이상의 송신 신호들은 서로 다른 병렬 데이터 신호의 인가 시작 시점을 알리는 로드 신호 정보를 포함한다.

상세하게는 이 송신 신호들을 구성하는 각 송신 신호는 클록 정보, 모드 정보 및 바디를 포함한다. 바디는 송신 신호 중 클록 정보와 모드 정보를 제외한 나머지를 말하며, 제어 정보 또는 데이터가 될 수 있다. 모드 정보는 바디가 제어 정보인지 아니면 데이터인지를 알려주는 주는 정보이다. 일 예로서, 송신 신호는 도 2의 (a)에 도시된 바와 같이 모드 정보(DE) 및 바디(BODY)와는 다른 신호 크기로 임베딩되어 있는 클록 정보(CLK)를 포함한다. 이러한 송신 신호는 도 2의 (b)에 도시된 바와 같이, '1' 값을 가지는 모드 정보(DE)와 6비트의 R 데이터(R<6:1>), 6비트의 G 데이터(G<6:1>) 및 6비트의 B 데이터(B<6:1>)를 구비한 데이터(DATA)를 포함하거나, 도 2의 (c)에 도시된 바와 같이, '0' 값을 가지는 모드 정보(DE)와 1비트의 극성 신호 정보(POL), 12비트의 로드 신호 정보(TP, TL<6:1> TH<6:1>) 및 5비트의 기타 제어 정보(CTRL_0<5:1>)를 구비한 제어 정보(CTRL)를 포함한다. 이때, 타이밍 제어부(110)가 생성하는 송신 신호들 중 적어도 2개의 송신 신호들은 극성 신호 정보(POL)를 서로 다를 수 있으며, 이 경우 적어도 2개의 데이터 구동 IC들은 서로 다른 극성의 감마 전압을 반영한 데이터 전압 신호를 생성한다. 도 2의 (c)에서 로드 신호 정보(TP) 중 앞에 위치한 6비트의 로드 신호 정보(TL<6:1>)인 제 1 로드 신호 정보는 로드 신호가 상승하는 시점에 대한 정보 즉, 병렬 데이터 신호의 인가 시작 시점에 대한 정보이고, 뒤에 위치한 6비트의 로드 신호 정보(TH<6:1>)인 제 2 로드 신호 정보는 상승한 로드 신호의 펄스 폭에 대한 정보이다. 이때, 타이밍 제어부(110)가 생성하는 송신 신호들 중 적어도 2개의 송신 신호들은 제 1 로드 신호 정보(TL<6:1>)가 서로 다르다. 또한, 타이밍 제어부(110)가 생성하는 송신 신호들 중 적어도 2개의 송신 신호들은 제 2 로드 신호 정보(TH<6:1>)가 서로 다를 수 있다. 또한, 타이밍 제어부(110)는 게이트 제어 신호들을 생성하여 게이트 구동 IC(120-1, 120-2,…, 120-N)에 인가한다.

복수의 게이트 구동 IC들(120-1, 120-2,…, 120-N)은 타이밍 제어부(110)로부터 인가되는 게이트 제어 신호들에 따라 스캔 신호들을 디스플레이 패널(140)의 각 게이트 라인에 순차적으로 공급한다. 이에 따라 디스플레이 패널(140)의 각 게이트 라인은 순차적으로 활성화되며, 각 게이트 라인 상에 연결된 각 박막 트랜지스터(TFT)가 턴온되어 박막 트랜지스터를 경유하여 신호가 지나갈 수 있다. 즉, 각 데이터 구동 IC(130-1, 130-2,…, 130-N)로부터 공급된 데이터 전압 신호가 활성화된 게이트 라인 상에 연결된 박막 트랜지스터를 경유하여 화소 전극에 공급될 수 있다.

복수의 데이터 구동 IC들(130-1, 130-2,…, 130-N)은 송신 신호선(135)들을 통해 타이밍 제어부(110)로부터 송신 신호(이하, 수신 신호(R_S)라 함)들을 수신하며, 수신 신호(R_S)들에 포함된 데이터(DATA)들에 상응하는 복수의 병렬 데이터 신호(DATA_S)들을 디스플레이 패널(140)에 인가한다. 이때, 복수의 데이터 구동 IC 들(130-1, 130-2,…, 130-N) 중 적어도 2개의 데이터 구동 IC(130-1, 130-2)가 수신하는 수신 신호(R_S)들은 서로 다른 인가 시작 시점을 알리는 로드 신호 정보(TP)를 포함하고 있으므로, 적어도 2개의 데이터 구동 IC(130-1, 130-2)는 각각 서로 다른 시점에서 상승하는 로드 신호들을 생성하고, 이 로드 신호들에 따라 각 병렬 데이터 신호(DATA_S)를 디스플레이 패널(140)의 각 데이터 라인에 공급한다. 일 예로서, 복수의 데이터 구동 IC들(130-1, 130-2,…, 130-N)은 도 3에 도시된 바와 같이 서로 다른 시점에서 상승하는 로드 신호들(TP-1, TP-2,…, TP-N)을 생성할 수 있다.

상세하게는, 각 데이터 구동 IC(130-1, 130-2,…, 130-N)는 각 수신 신호(R_S)에 포함된 클록 정보(CLK)를 이용하여 모드 정보(DE) 및 바디(BODY)를 샘플링하며, 모드 정보(DE)를 참조하여 수신 신호(R_S)가 도 2의 (b)에 도시된 바와 같이 데이터(DATA)를 포함하고 있는 신호인지, 도 2의 (c)에 도시된 바와 같이 제어 정보(CTRL)를 포함하고 있는 신호인지를 판단한다. 각 데이터 구동 IC(130-1, 130-2,…, 130-N)는 수신 신호(R_S)가 제어 정보(CTRL)를 포함하고 있으면, 제어 정보(CTRL)에 상응하는 제어 신호를 생성한다. 이때, 각 데이터 구동 IC(130-1, 130-2,…, 130-N)는 각각 로드 신호 정보(TP)에 상응하는 로드 신호를 생성하는데, 적어도 2개의 데이터 구동 IC(130-1, 130-2)의 각 제 1 로드 신호 정보(TL<6:1>)는 서로 다르므로, 이 적어도 2개의 데이터 구동 IC(130-1, 130-2)는 서로 다른 시점에서 상승하는 로드 신호를 생성한다. 또한, 데이터 구동 IC들 중 (130-1, 130-2,…, 130-N) 적어도 2개의 데이터 구동 IC의 각 제 2 로드 신호 정보(TH<6:1>)가 서 로 다른 경우, 이 적어도 2개의 데이터 구동 IC는 서로 다른 펄스 폭을 가진 로드 신호를 생성한다. 이때의 펄스 폭은 로드 신호가 상승 시점과 하강 시점 사이의 폭을 말한다. 각 데이터 구동 IC(130-1, 130-2,…, 130-N)는 생성된 로드 신호에 따라 데이터(DATA)에 상응하는 병렬 데이터 신호를 디스플레이 패널(140)의 각 데이터 라인에 공급한다.

디스플레이 패널(140)은 게이트 라인을 통해 스캔 신호들을 수신하고, 데이터 구동 회로(130)로부터 데이터 라인을 통해 병렬 데이터 신호들을 수신하여, 이들 신호들에 따라 화상을 디스플레이한다. 디스플레이 패널(140)은 수신한 신호들에 따라 화상을 디스플레이하며, 디스플레이 패널(140)의 예로서 LCD(Liquid Crystal Display) 패널, PDP(Plasma Display Panel), OLED(Organic Electro-Luminescence Display) 패널이 있다.

도 4는 도 1에 도시된 데이터 구동 IC(130-1)의 일 예를 나타내는 블록도이다. 도 4를 참조하면, 데이터 구동 IC(130-1)는 클록 생성부(410), 샘플러(420), 신호 제어부(430) 및 데이터 구동부(440)를 구비하고, 데이터 구동부(440)는 래치(441), DAC(442) 및 출력 버퍼(443)를 구비하며, 다른 데이터 구동 IC(130-2,…, 130-N)도 데이터 구동 IC(130-1)과 동일한 방식으로 동작한다.

클록 생성부(410)는 수신 신호(R_S)를 이용하여 클록 신호(C_S)를 생성한다. 수신 신호(R_S)는 클록 정보(CLK), 모드 정보(DE) 및 바디(BODY)를 포함한다. 일 예로서, 클록 정보(CLK)가 도 2의 (a)에 도시된 바와 같이 모드 정보(DE) 및 바디(BODY)와는 다른 신호 크기로 임베딩되어 있는 경우, 클록 생성부(410)는 수신 신호(R_S)의 크기를 이용하여 수신 신호(R_S)로부터 클록 정보(CLK)를 추출하여 클록 신호(C_S)를 생성한다. 다른 일 예로서, 수신 신호(R_S)가 주기적인 천이를 가지는 경우, 클록 생성부(410)는 수신 신호(R_S)의 주기적인 천이로부터 클록 신호(C_S)를 생성한다. 클록 생성부(410)는 PLL(Phase Locked Loop)이나 DLL(Delay Locked Loop) 등을 사용하여 클록 정보(CLK)로부터 클록 신호(C_S)를 생성할 수 있다. 클록 신호(C_S)는 클록 정보(CLK)와 동일하거나 높은 주파수를 가질 수 있다.

샘플러(420)는 클록 신호(C_S)를 이용하여 모드 정보(DE), 바디(BODY)를 샘플링한다. 모드 정보(DE)는 바디(BODY)가 제어 정보(CTRL)인지 아니면 데이터(DATA)인지를 나타내는 정보이고, 제어 정보(CTRL)는 데이터 구동부(440)를 제어하는 제어 신호에 관한 정보이며, 데이터(DATA)는 화상을 구성하는 R,G,B 데이터 값이다. 모드 정보(DE), 제어 정보(CTRL) 및 데이터(DATA)는 모두 클록 신호(C_S)에 동기화되어 있으므로, 샘플러(420)는 클록 신호(C_S)에 따라 모드 정보(DE), 제어 정보(CTRL) 및 데이터(DATA)를 정확히 샘플링할 수 있다.

신호 제어부(430)는 샘플러(420)에 의해 샘플링된 데이터(DATA)를 데이터 구동부(440)에 인가한다. 신호 제어부(430)는 샘플러(420)에 의해 샘플링된 제어 정보(CTRL)에 상응하는 제어 신호를 생성하여 데이터 구동부(440)에 인가한다. 상세하게는, 신호 제어부(430)는 샘플링된 제어 정보(CTRL)에 기초하여 데이터 구동부(440)를 제어하는 제어 신호를 생성하고, 생성된 제어 신호를 데이터 구동 부(440)에 구비된 래치(441)나 DAC(442) 등에 인가한다. 일 예로서, 제어 정보(CTRL)는 로드 신호(TP_S)에 대한 정보인 로드 신호 정보(TP) 및 극성 제어 신호(POL_S)에 대한 정보인 극성 신호 정보(POL)를 포함할 수 있으며, 이 경우 신호 제어부(430)는 로드 신호 정보(TP)에 상응하는 로드 신호(TP_S)를 생성하여 래치(441)에 인가하고, 극성 신호 정보(POL)에 상응하는 극성 제어 신호(POL_S)를 생성하여 DAC(442)에 인가한다.

데이터 구동부(440)는 신호 제어부(430)로부터 인가되는 제어 신호에 따라 동작하며, 데이터(DATA)에 상응하는 병렬 데이터 신호(DATA_S)를 디스플레이 패널(140)에 인가한다. 래치(441)는 데이터(DATA)를 순차적으로 래치한 후, 신호 제어부(430)로부터 인가되는 로드 신호(TP_S)에 따라 래치된 데이터(DATA)를 병렬로 DAC(442)에 출력한다. DAC(442)는 래치(441)로부터 출력된 병렬 데이터(DATA)를 감마 전압에 상응하는 병렬 데이터 신호(DATA_S)로 변환하여 출력 버퍼(443)에 전달한다. 특히, DAC(442)는 신호 제어부(430)로부터 인가되는 극성 제어 신호(POL_S)에 따라 정극성(+) 감마 전압 또는 부극성(-) 감마 전압 중 어느 하나를 참조하여, 병렬 데이터(DATA)에 따른 병렬 데이터 신호(DATA_S)를 생성한다. 이를 통해, 공통 전압을 중심으로 정극성(+) 감마 전압을 반영한 데이터 전압 신호와 부극성(-) 감마 전압을 반영하는 데이터 전압 신호를 교대로 디스플레이 패널(140)에 공급하여 줄 수 있어서, 인버전(inversion) 구동이 가능하다. 출력 버퍼(443)는 DAC(442)로부터 전달된 병렬 데이터 신호(DATA_S)를 디스플레이 패널(140)의 각 데이터 라인에 제공한다.

도 5는 도 4에 도시된 신호 제어부(430)의 일 예를 나타내는 블록도이다. 도 5를 참조하면, 신호 제어부(430)는 데이터부(510), 극성 제어 신호부(520), 로드 신호부(530) 및 기타 신호부(540)를 구비한다. 신호 제어부(430)는 도 2의 (a)에 도시된 수신 신호(R_S) 중 클록 신호(CLK)를 제외한 신호인 모드 정보(DE) 및 바디(BODY <18:1>)를 입력받는다.

데이터부(510)는 모드 정보(DE)가 '1'일 때 동작하며, 18비트의 바디(BODY <18:1>)를 그대로 래치(441)에 데이터(DATA)로 제공한다.

극성 제어 신호부(520)는 모드 정보(DE)가 '0'일 때 동작하며, 1비트의 바디(BODY<18>)가 '0'이면 Low인 극성 제어 신호(POL_S)를 생성하여 DAC(442)에 인가하고, 1비트의 바디(BODY<18>)가 '1'이면 High인 극성 제어 신호(POL_S)을 생성하여 DAC(442)에 인가한다.

로드 신호부(530)는 모드 정보(DE)가 '0'일 때 동작하며, 12비트의 바디(BODY<17:6>)에 상응하는 로드 신호(TP_S)를 생성하여 래치(441)에 인가한다.

기타 신호부(540)는 모드 정보(DE)가 '0'일 때 동작하며, 기타 제어 신호 정보에 상응하는 제어 신호들을 생성하여 데이터 구동부(440)에 인가한다.

도 6은 극성 제어 신호(POL_S)가 각 라인마다 변하는 경우에 있어서, 도 5에 도시된 로드 신호부(530)의 일 예를 나타내는 블록도이다. 도 6을 참조하면, 로드 신호부(530)는 래치(610), XOR 게이트(620), 카운터(630) 및 비교부(640)를 구 비한다. 이 로드 신호부(530)는 하나의 라인에서 한 번 상승하는 로드 신호(TP_S)를 생성하는 회로로서, 당업자의 수준에서 다양하게 변형할 수 있다.

래치(610)는 극성 제어 신호(POL_S)를 입력받고, 입력받은 극성 제어 신호(POL_S)를 1 클록만큼 지연시킨 후 출력한다. XOR 게이트(620)는 극성 제어 신호(POL_S)와 극성 제어 신호(POL_S)에서 1 클록만큼 지연된 신호를 입력받고, 극성 제어 신호(POL_S)가 Low에서 High로 상승하거나 High에서 Low로 하강하는 구간동안 '1'인 리셋 신호를 출력하고, 그 이외에는 '0'인 리셋 신호를 출력한다. 카운터(630)는 클록 생성부(310)로부터 클록 신호(C_S)를 입력받고, XOR 게이트(620)로부터 리셋 신호를 리셋 단자(RS)로 입력받고, 비교부(640)로부터 인에이블 신호를 인에이블 단자(EN)로 입력받는다. 카운터(630)는 리셋 단(RS)에 '1'이 입력되면 리셋을 수행한다. 카운터(630)는 인에이블 단자(EN)에 인에이블 신호로 '1'이 입력되면 카운팅을 수행하고, 카운팅 수(CNT)를 비교부(640)에 출력한다. 비교부(640)는 카운터(630)로부터 입력된 카운팅 수(CNT)를 12비트의 바디(BODY<17:6>)와 비교하고, 비교 결과에 따라 'High' 또는 'Low' 의 로드 신호(TP_S)를 생성한다. 일 예로서, 비교부(640)는 카운팅 수(CNT)가 TL<6:1> 이상이고 TL<6:1>에 TH<6:1>를 가산한 값보다 작으면, 'High' 인 로드 신호(TP_S)를 생성하고, 그 이외의 경우는 'Low'인 로드 신호(TP_S)를 생성한다. 이를 통해, 비교부(640)는 극성 제어 신호(POL_S)가 변하는 시점을 기준으로 TL<6:1>이 표시하는 클록이 경과하면 로드 신호(TP_S)를 상승시키고, 로드 신호(TP_S)가 액티브된 후 TH<6:1>이 표시하는 클록이 경과하면 로드 신호(TP_S)를 하강시킨다.

비교부(640)는 카운팅 수(CNT)가 TL<6:1>에 TH<6:1>를 가산한 값 이상이면, '0'인 인에이블 신호를 카운터(630)의 인에이블 단자(EN)에 출력하고, 그 이외의 경우는 '1'인 인에이블 신호를 카운터(630)의 인에이블 단자(EN)에 출력한다.

도 7은 본 발명의 일 실시예에 따른 디스플레이 방법을 나타내는 흐름도이다. 도 7을 참조하면, 본 실시예에 따른 디스플레이 방법은 도 1에 도시된 디스플레이 장치에서 시계열적으로 처리되는 단계들로 구성된다. 따라서, 이하 생략된 내용이라 하더라도 도 1에 도시된 디스플레이 장치에 관하여 이상에서 기술된 내용은 본 실시예에 따른 디스플레이 방법에도 적용된다.

도 7을 참조하면, 710 단계에서 타이밍 제어부는 외부의 비디오 카드 등으로부터 입력되는 영상 데이터 및 동기신호를 이용하여 송신 신호들을 생성하고, 생성된 송신 신호들을 각 데이터 구동 IC에 인가하고, 게이트 제어 신호들을 생성하여 게이트 구동 IC에 인가한다. 이때, 타이밍 제어부(110)가 생성하는 송신 신호들 중 적어도 2개 이상의 송신 신호들은 서로 다른 병렬 데이터 신호의 인가 시작 시점을 알리는 로드 신호 정보를 포함한다.

720 단계에서 각 데이터 구동 IC는 710 단계에서 인가된 송신 신호(이하, 수신 신호라 함)에 포함된 데이터에 상응하는 병렬 데이터 신호를 디스플레이 패널에 인가한다. 이때, 복수의 데이터 구동 IC들 중 적어도 2개의 데이터 구동 IC가 수신하는 수신 신호들은 서로 다른 인가 시작 시점을 알리는 로드 신호 정보를 포함하고 있으므로, 적어도 2개의 데이터 구동 IC는 각각 서로 다른 시점에서 상승하는 로드 신호들을 생성하고, 이 로드 신호들에 따라 서로 다른 인가 시작 시점에서 각 병렬 데이터 신호를 디스플레이 패널의 각 데이터 라인에 공급한다. 이를 통해 데이터 선으로 순간적으로 많은 전류가 흐름으로 인해 전압 레벨이 변경되는 현상을 막을 수 있다.

730 단계에서 각 게이트 구동 IC는 710 단계에서 인가된 게이트 제어 신호에 따라 스캔 신호를 디스플레이 패널의 각 게이트 라인에 순차적으로 공급한다.

740 단계에서 디스플레이 패널은 730 단계에서 인가된 스캔 신호 및 720 단계에서 인가된 병렬 데이터 신호에 따라 화상을 디스플레이한다.

도 8은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도이다. 도 8을 참조하면 디스플레이 장치는 타이밍 제어부(810), 복수의 게이트 구동 IC(820-1, 820-2,…, 820-N), 복수의 데이터 구동 IC(830-1, 830-2, …, 830-N) 및 디스플레이 패널(840)을 구비한다.

타이밍 제어부(810)는 외부의 비디오 카드 등으로부터 입력되는 영상 데이터 및 동기 신호를 이용하여, 복수의 로드 신호(TP_S)들, 클록 신호(C_S)들 및 데이터(DATA)들을 생성하고, 생성된 로드 신호(TP_S)들, 클록 신호(C_S)들 및 데이터(DATA)들을 각 데이터 구동 IC(830-1, 830-2, …, 830-N)에 인가한다. 이때, 타이밍 제어부(110)가 생성한 로드 신호(TP_S)들 중 적어도 2개의 로드 신호(TP_S)들은 서로 다른 시점에서 상승하는 신호들이다. 타이밍 제어부(810)는 게이트 제어 신호들을 생성하여 게이트 구동 IC(820-1, 820-2,…, 820-N)에 인가한다.

복수의 게이트 구동 IC들(820-1, 820-2,…, 820-N)은 타이밍 제어부(110)로부터 인가되는 게이트 제어 신호들에 따라 스캔 신호들을 디스플레이 패널(840)의 각 게이트 라인에 순차적으로 공급한다. 이에 따라 디스플레이 패널(840)의 각 게이트 라인은 순차적으로 활성화되며, 각 게이트 라인 상에 연결된 각 박막 트랜지스터(TFT)가 턴온되어 박막 트랜지스터를 경유하여 신호가 지나갈 수 있다. 즉, 각 데이터 구동 IC(830-1, 830-2, …, 830-N)로부터 공급된 데이터 전압 신호가 활성화된 게이트 라인 상에 연결된 박막 트랜지스터를 경유하여 화소 전극에 공급될 수 있다.

각 데이터 구동 IC(830-1, 830-2,…, 830-N)는 타이밍 제어부(810)로부터 인가되는 데이터(DATA)에 상응하는 병렬 데이터 신호를 생성하고, 생성된 병렬 데이터 신호를 디스플레이 패널(840)의 각 데이터 라인에 공급한다. 각 데이터 구동 IC(830-1, 830-2,…, 830-N) 중 적어도 2개의 데이터 구동 IC(830-1, 830-2)에는 서로 다른 시작 시점에서 상승하는 로드 신호(TP_S)들이 인가되므로, 이 데이터 구동 IC들(830-1, 830-2)은 서로 다른 시점에서 병렬 데이터 신호들을 디스플레이 패널(140)의 데이터 라인에 공급한다.

디스플레이 패널(840)은 게이트 라인을 통해 스캔 신호들을 수신하고, 데이터 라인을 통해 병렬 데이터 신호들을 수신하여, 이들 신호들에 따라 화상을 디스플레이한다. 디스플레이 패널(840)의 예로서 LCD(Liquid Crystal Display) 패널, PDP(Plasma Display Panel), OLED(Organic Electro-Luminescence Display) 패널이 있다.

도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도이다. 도 9를 참조하면 디스플레이 장치는 타이밍 제어부(910), 복수의 게이트 구동 IC(920-1, 920-2,…, 920-N), 복수의 데이터 구동 IC(930-1, 930-2, …, 930-N) 및 디스플레이 패널(940)을 구비한다.

타이밍 제어부(910)는 외부의 비디오 카드 등으로부터 입력되는 영상 데이터 및 동기 신호를 이용하여, 클록 신호(C_S)들 및 데이터(DATA)들을 생성하고, 생성된 클록 신호(C_S)들 및 데이터(DATA)들을 각 데이터 구동 IC(930-1, 930-2, …, 930-N)에 인가한다.

복수의 게이트 구동 IC들(920-1, 920-2,…, 920-N)은 타이밍 제어부(110)로부터 인가되는 게이트 제어 신호들에 따라 스캔 신호들을 디스플레이 패널(940)의 각 게이트 라인에 순차적으로 공급한다. 이에 따라 디스플레이 패널(940)의 각 게이트 라인은 순차적으로 활성화되며, 각 게이트 라인 상에 연결된 각 박막 트랜지스터(TFT)가 턴온되어 박막 트랜지스터를 경유하여 신호가 지나갈 수 있다. 즉, 각 데이터 구동 IC(930-1, 930-2, …, 930-N)로부터 공급된 데이터 전압 신호가 활성화된 게이트 라인 상에 연결된 박막 트랜지스터를 경유하여 화소 전극에 공급될 수 있다.

각 데이터 구동 IC(930-1, 930-2,…, 930-N)는 타이밍 제어부(910)로부터 인가되는 데이터(DATA)에 상응하는 병렬 데이터 신호를 생성하고, 생성된 병렬 데이터 신호를 디스플레이 패널(940)의 각 데이터 라인에 공급한다. 각 데이터 구동 IC(930-1, 930-2,…, 930-N)는 각 로드 신호 정보를 저장하고 있으며, 저장된 로드 신호 정보에 상응하는 로드 신호를 생성하고, 생성된 로드 신호에 따라 병렬 데이터 신호를 디스플레이 패널(940)에 인가한다. 이때, 각 데이터 구동 IC(930-1, 930-2,…, 930-N)에 저장된 로드 신호 정보 중 적어도 2개의 로드 신호 정보는 서로 다른 인가 시작 시점을 알리는 로드 신호 정보이므로, 각 데이터 구동 IC(930-1, 930-2,…, 930-N) 중 적어도 2개의 데이터 구동 IC는 서로 다른 시작 시점에서 각 병렬 데이터 신호를 디스플레이 패널(940)에 인가한다.

디스플레이 패널(940)은 게이트 라인을 통해 스캔 신호들을 수신하고, 데이터 라인을 통해 병렬 데이터 신호들을 수신하여, 이들 신호들에 따라 화상을 디스플레이한다. 디스플레이 패널(940)의 예로서 LCD(Liquid Crystal Display) 패널, PDP(Plasma Display Panel), OLED(Organic Electro-Luminescence Display) 패널이 있다.

도 10은 도 9에 도시된 데이터 구동 IC(930-1)의 일 예를 나타내는 블록도이다. 도 10을 참조하면, 데이터 구동 IC(930-1)는 레지스터(1010), 로드 신호 생성부(1020), 래치(1030), DAC(1040) 및 출력 버퍼(1050)를 구비한다.

레지스터(1010)는 병렬 데이터 신호의 인가 시작 시점을 알리는 로드 신호를 생성하는데 필요한 정보인 로드 신호 정보(TP)를 저장하고 있다.

로드 신호 생성부(1020)는 레지스터(1010)로부터 로드 신호 정보(TP)를 읽어들여 로드 신호 정보(TP)에 상응하는 로드 신호(TP_S)를 생성하고, 로드 신 호(TP_S)를 래치(1030)에 인가한다. 로드 신호 생성부(1020)가 로드 신호 정보(TP)로부터 로드 신호(TP_S)를 생성하는 방법은 도 6에 도시된 로드 신호부(530)과 동일하므로 자세한 설명은 생략하기로 한다.

래치(1030)는 타이밍 제어부(910)로부터 인가되는 데이터(DATA)를 순차적으로 래치한 후, 로드 신호 생성부(1020)로부터 인가되는 로드 신호(TP_S)에 따라 래치된 데이터(DATA)를 병렬로 DAC(1040)에 출력한다.

DAC(1040)는 래치(1030)로부터 출력된 병렬 데이터(DATA)를 감마 전압에 상응하는 병렬 데이터 신호(DATA_S)로 변환하여 출력 버퍼(1050)에 전달한다. 특히, DAC(1040)는 타이밍 제어부(910)로부터 인가되는 극성 제어 신호(POL_S)에 따라 정극성(+) 감마 전압 또는 부극성(-) 감마 전압 중 어느 하나를 참조하여, 병렬 데이터(DATA)에 따른 병렬 데이터 신호(DATA_S)를 생성한다. 이를 통해, 공통 전압을 중심으로 정극성(+) 감마 전압을 반영한 데이터 전압 신호와 부극성(-) 감마 전압을 반영하는 병렬 데이터 전압 신호를 교대로 디스플레이 패널(940)에 공급하여 줄 수 있어서, 인버전(inversion) 구동이 가능하다.

출력 버퍼(1050)는 DAC(1040)로부터 전달된 병렬 데이터 신호(DATA_S)를 디스플레이 패널(940)의 각 데이터 라인에 제공한다.

본 발명은 또한 컴퓨터 등의 머신이 읽을 수 있는 기록매체에 머신이 읽을 수 있는 코드로서 구현하는 것이 가능하다. 머신이 읽을 수 있는 기록매체는 머신에 의해 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 머 신이 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광데이터 저장장치 등이 있다. 또한, 머신이 읽을 수 있는 기록매체는 망으로 연결된 여러 머신에 분산되어, 분산방식으로 머신이 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고, 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.

이러한 본원 발명인 방법 및 장치는 이해를 돕기 위하여 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 의해 정해져야 할 것이다.

도 1은 본 발명의 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도이다.

도 2는 도 1에 도시된 타이밍 제어부(110)가 생성하는 송신 신호의 일 예이다.

도 3은 복수의 데이터 구동 IC(130-1, 130-2,…, 130-N)가 생성하는 로드 신호들의 일 예이다.

도 4는 도 1에 도시된 데이터 구동 IC(130-1)의 일 예를 나타내는 블록도이다.

도 5는 도 4에 도시된 신호 제어부(430)의 일 예를 나타내는 블록도이다.

도 6은 도 5에 도시된 로드 신호부(530)의 일 예를 나타내는 블록도이다.

도 7은 본 발명의 일 실시예에 따른 디스플레이 방법을 나타내는 흐름도이다.

도 8은 본 발명의 다른 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도이다.

도 9는 본 발명의 또 다른 일 실시예에 따른 디스플레이 장치의 구성을 나타내는 블록도이다.

도 10은 도 9에 도시된 데이터 구동 IC(930-1)의 일 예를 나타내는 블록도이다.

Claims

수신 신호들-상기 수신 신호들을 구성하는 각 수신 신호는 데이터 및 상기 데이터의 인가 시작 시점을 표시하는 로드 신호 정보를 포함함-을 수신하고, 상기 수신 신호들에 포함된 상기 로드 신호 정보들에 따른 인가 시작 시점에 상기 데이터에 상응하는 병렬 데이터 신호들을 인가하는 복수의 데이터 구동 IC들; 및

상기 병렬 데이터 신호들에 따라 화상을 디스플레이하는 디스플레이 패널을 구비하고,

상기 복수의 데이터 구동 IC들 중 적어도 2개의 데이터 구동 IC들은 서로 다른 인가 시작 시점에 병렬 데이터 신호들을 인가하는 디스플레이 장치.
제 1 항에 있어서,

상기 복수의 데이터 구동 IC들에게 상기 수신 신호들을 전송하는 타이밍 제어부를 더 구비하는 디스플레이 장치.
제 2 항에 있어서,

상기 로드 신호 정보는 상기 데이터와 함께 다중화되어 송신 신호선-상기 송신 신호선은 상기 타이밍 제어부로부터 상기 복수의 데이터 구동 IC들 중 각 데이터 구동 IC로 데이터를 전달함-을 통해 상기 타이밍 제어부로부터 상기 각 데이터 구동 IC로 전달되는 디스플레이 장치.
제 3 항에 있어서,

상기 타이밍 제어부는 복수의 클록 정보들을 더 생성하고,

상기 복수의 클록 정보들 중 각 클록 정보는 상기 데이터 및 상기 로드 신호 정보와 함께 다중화되어 상기 송신 신호선을 통해 상기 각 데이터 구동 IC로 전달되는 디스플레이 장치.
제 4 항에 있어서, 상기 각 데이터 구동 IC는

상기 송신 신호선을 통해 수신된 신호인 수신 신호에 포함된 상기 클록 정보로부터 클록 신호를 생성하는 클록 생성부;

상기 수신 신호에 포함된 상기 로드 신호 정보로부터 상기 로드 신호 정보에 상응하는 로드 신호를 생성하는 신호 제어부; 및

상기 수신 신호에 포함된 데이터에 상응하는 데이터 신호를 생성하는 데이터 구동부를 구비하는 디스플레이 장치.
제 1 항에 있어서,

상기 복수의 데이터 구동 IC들에게 상기 복수의 병렬 데이터 신호들의 인가 시작 시점들을 알리는 복수의 로드 신호들을 생성하는 타이밍 제어부를 더 구비하 며,

상기 복수의 로드 신호들 중 적어도 2개의 로드 신호들은 서로 다른 시점에서 상승하며,

상기 복수의 로드 신호들 중 각 로드 신호는 상기 복수의 데이터 구동 IC들 중 상응하는 각 데이터 구동 IC에 인가되는 디스플레이 장치.
제 6 항에 있어서,

상기 각 로드 신호는 송신 신호선-상기 송신 신호선은 상기 타이밍 제어부로부터 상기 각 데이터 구동 IC로 데이터를 전달함- 이외의 별도의 신호선을 통하여 상기 타이밍 제어부로부터 상기 각 데이터 구동 IC에 인가되는 디스플레이 장치.
제 1 항에 있어서,

상기 복수의 데이터 구동 IC들 중 각 데이터 구동 IC는 상기 복수의 병렬 데이터 신호들 중 상기 각 데이터 구동 IC로부터 출력되는 병렬 데이터 신호의 인가 시작 시점을 저장하는 레지스터를 구비하는 디스플레이 장치.
제 1 항에 있어서,

상기 복수의 병렬 데이터 신호들 중 적어도 2개의 병렬 데이터 신호들은 서로 다른 극성을 가진 감마 전압을 반영하고 있는 병렬 데이터 신호들인 디스플레이 장치.
제 9 항에 있어서,

상기 복수의 데이터 구동 IC들에게 상기 감마 전압의 극성을 알리는 정보인 복수의 극성 제어 정보들을 생성하고, 상기 생성한 복수의 극성 제어 정보들을 상기 복수의 데이터 구동 IC들에게 인가하는 타이밍 제어부를 더 구비하는 디스플레이 장치.
제 1 항에 있어서,

상기 복수의 데이터 구동 IC들 중 적어도 2개의 데이터 구동 IC들은 서로 다른 펄스 폭을 가지는 로드 신호들을 생성하는 디스플레이 장치.
복수의 데이터 구동 IC들이 수신 신호들-상기 수신 신호들을 구성하는 각 수신 신호는 데이터 및 상기 데이터의 인가 시작 시점을 표시하는 로드 신호 정보를 포함함-을 수신하는 단계;

상기 복수의 데이터 구동 IC들이 상기 수신 신호들에 포함된 상기 로드 신호 정보들에 따른 인가 시작 시점에 상기 데이터에 상응하는 병렬 데이터 신호들을 인가하는 단계; 및

디스플레이 패널이 상기 병렬 데이터 신호들에 따라 화상을 디스플레이하는 단계를 구비하고,

상기 복수의 데이터 구동 IC들 중 적어도 2개의 데이터 구동 IC들은 서로 다른 인가 시작 시점에 병렬 데이터 신호들을 인가하는 디스플레이 방법.