KR100900644B1 - Formation method of fine patterns and manufaucturation method of semiconductor light emitting device - Google Patents
Formation method of fine patterns and manufaucturation method of semiconductor light emitting device Download PDFInfo
- Publication number
- KR100900644B1 KR100900644B1 KR1020070086923A KR20070086923A KR100900644B1 KR 100900644 B1 KR100900644 B1 KR 100900644B1 KR 1020070086923 A KR1020070086923 A KR 1020070086923A KR 20070086923 A KR20070086923 A KR 20070086923A KR 100900644 B1 KR100900644 B1 KR 100900644B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- material layer
- fine pattern
- semiconductor
- forming
- Prior art date
Links
Images
Abstract
미세패턴 형성공정은, 반도체 기재 상에 상기 반도체 기재와 다른 물질로 이루어진 이종물질층을 형성하는 단계와, 상기 이종물질층 상에 원하는 패턴을 갖는 마스크를 형성하는 단계와, 상기 마스크를 이용하여 상기 반도체 기재가 노출되기 전까지 상기 이종물질층을 건식 식각하는 단계와, 상기 마스크를 이용하여 상기 반도체 기재가 노출되도록 잔류한 이종물질층을 습식 식각하는 단계 - 이로써 이종물질로 이루어진 미세 패턴이 형성됨-와, 상기 미세 패턴으로부터 상기 마스크를 제거하는 단계를 포함한다. 이러한 미세패턴 형성공정은 반도체 발광소자의 광효율을 향상시키기 위해서 채용되는 다양한 패턴의 형성방법으로 응용될 수 있다.The micropattern forming process may include forming a heterogeneous material layer formed of a material different from the semiconductor substrate on the semiconductor substrate, forming a mask having a desired pattern on the heterogeneous material layer, and using the mask. Dry etching the dissimilar material layer until the semiconductor substrate is exposed, and wet etching the remaining dissimilar material layer to expose the semiconductor substrate using the mask, thereby forming a fine pattern formed of the dissimilar material. And removing the mask from the fine pattern. The micropattern forming process may be applied to a method of forming various patterns employed to improve the light efficiency of the semiconductor light emitting device.
습식식각(wet etching), 건식식각(dry etching), p형 GaN(p-type GaN) Wet etching, dry etching, p-type GaN
Description
본 발명은 미세패턴 형성공정에 관한 것으로서, 특히 광효율을 개선하기 위한 미세 패턴을 갖는 반도체 발광소자 제조공정에 관한 것이다. The present invention relates to a fine pattern forming process, and more particularly to a semiconductor light emitting device manufacturing process having a fine pattern for improving the light efficiency.
일반적으로, 반도체를 기반하여 발광다이오드(light emitting diode), 레이저 다이오드(laser diode), 포토다이오드(photodiode), 트랜지스터(transistor)와 같은 다양한 반도체 소자가 제조되고 있다. In general, various semiconductor devices such as light emitting diodes, laser diodes, photodiodes, and transistors are manufactured based on semiconductors.
이러한 반도체 소자는 특정 영역을 선택적으로 노출시키거나 특정 기능을 위한 주기/비주적인 패턴을 제공하기 위해서, 이종물질로 이루어진 미세패턴 구조가 요구되는 경우가 있다. 이러한 미세 패턴은 반도체 표면이 그와 다른 물질의 박막을 증착하고 공지의 식각공정을 이용한 패터닝을 통해서 형성될 수 있다. In order to selectively expose a specific region or provide a periodic / non-periodic pattern for a specific function, such a semiconductor device may require a fine pattern structure made of different materials. Such a fine pattern may be formed by depositing a thin film of a different material on a semiconductor surface and patterning using a known etching process.
대표적으로, 질화물 반도체 발광소자의 경우에, 외부와 질화물 반도체의 굴 절률의 차이로 인해 광추출효율이 제한되므로, 이를 해소하기 위해서 질화물 반도체 발광소자의 표면에 미세 패턴 구조가 채용될 수 있다. 최근에는, 반도체 발광소자의 출력을 향상시키기 위해서 주기적인 미세 격자패턴인 광자결정(photonic crystal)구조가 활발히 연구되고 있으며, 또한 표면 플라즈몬 공명(surface plasmon resonance) 원리를 이용하여 출력을 향상시키는 방안도 유사한 미세 격자패턴을 채용하고 있다. Typically, in the case of the nitride semiconductor light emitting device, since the light extraction efficiency is limited due to the difference in refractive index between the outside and the nitride semiconductor, a fine pattern structure may be employed on the surface of the nitride semiconductor light emitting device. In recent years, photonic crystal structures, which are periodic fine lattice patterns, have been actively studied to improve the output of semiconductor light emitting devices, and also methods of improving the output using the surface plasmon resonance principle are also proposed. Similar fine grid patterns are employed.
하지만, 이러한 패터닝 공정에 사용되는 식각공정은 식각방식에 따라 반도체 표면 상에 미세 패턴을 형성하는데 있어서 각기 다른 문제점을 갖고 있다. However, the etching process used in the patterning process has different problems in forming a fine pattern on the semiconductor surface according to the etching method.
예를 들어, RIE(Reactive Ion Etching), ICP-RIE(Inductively Coupled Plasma Reactive Ion Etching)와 같은 건식식각(dry etching)의 경우에는, 파워조절이 가능하며 이방성을 가지므로, 얻어진 패턴이 정밀하고 높은 종횡비를 갖는 패턴을 보장할 수 있으나, 이온 또는 중성원자로부터의 물리적인 충돌에 의하여 반도체 표면의 특성이 쉽게 열화되는 문제가 있다. 설령, p형 GaN 층 상에 다른 물질로 박막을 증착한 후에 건식식각으로 박막을 패터닝하더라도, 상기 박막이 제거되는 부분에 위치한 p형 GaN 층에 대한 손상을 피하기는 어렵다.For example, in the case of dry etching such as Reactive Ion Etching (RIE) and Inductively Coupled Plasma Reactive Ion Etching (ICP-RIE), the power control is possible and has anisotropy, so that the obtained pattern is precise and high. Although it is possible to ensure a pattern having an aspect ratio, there is a problem that the characteristics of the semiconductor surface are easily deteriorated by physical collisions from ions or neutral atoms. Even if the thin film is patterned by dry etching after depositing the thin film with another material on the p-type GaN layer, it is difficult to avoid damage to the p-type GaN layer located at the portion where the thin film is removed.
도1의 실선은 p형 GaN 표면에 전극을 형성하기 전에 고의적으로 할로겐 가스를 이용한 ICP-RIE에 의해 손상을 준 질화물 LED의 I-V 특성을 나타내며, 손상되지 않은 질화물 LED(◆)와 달리, 점선(X)은 손상 전의 질화물 LED의 I-V 특성을 나타낸다. 건식식각에 의해 손상된 질화물 LED는 낮은 전압에서부터 전류가 흐르기 시 작하나 이는 정상적인 캐리어 재결합에 의한 전류가 아니고 누설 전류인 것으로 실제로는 거의 빛을 발생시키지 않는 문제가 있다. The solid line in FIG. 1 shows the IV characteristics of a nitride LED intentionally damaged by ICP-RIE using halogen gas before forming an electrode on a p-type GaN surface. X) shows the IV characteristics of the nitride LED before damage. Nitride LEDs damaged by dry etching start to flow from a low voltage, but this is not a current due to normal carrier recombination and is a leakage current, which causes a problem of generating almost no light.
따라서, 건식식각에 의해 손상된 결정을 원래의 상태를 복구하는 방법이 연구되고 있으나, p형 GaN층의 표면은 식각 공정시 질소공공(nitrogen vacancy)이 발생되어 n형 반도체화되는 현상이 발생하므로, 일반적인 후처리공정을 통해서는 원래대로 복구되지 않는 한계가 있다. 이러한 형태의 도전형 변경(type conversion)현상은 pn 접합 다이오드에서는 치명적인 결함이 된다. Therefore, a method of restoring the original state of crystals damaged by dry etching has been studied. However, since the surface of the p-type GaN layer is formed with nitrogen vacancies during the etching process, n-type semiconductor formation occurs. There is a limitation that the general post-treatment process does not restore the original. This type of conductivity conversion is a fatal defect in pn junction diodes.
이와 달리, 습식식각 공정의 경우에는, 건식식각과는 달리 p형 GaN과 같은 반도체 표면에 손상을 발생시키지 않으나, 정밀한 패터닝 공정이 어렵다는 단점이 있다. 또한, 습식식각공정은 등방성을 가지므로 식각된 면이 수직으로 형성될 수 없고 곡선으로 형성된다. 이러한 문제로 인해, 패턴을 위한 박막의 두께가 큰 경우에는, 박막 상단이 완전히 제거되어 마스크인 포토레지스트층이 박리되는 문제가 있다. 따라서, 이러한 습식공정은 패턴의 종횡비(aspect ratio)가 매우 낮은 경우에만 사용가능하다는 단점이 있다.On the other hand, in the case of the wet etching process, unlike dry etching, it does not cause damage to the semiconductor surface such as p-type GaN, but has a disadvantage in that a precise patterning process is difficult. In addition, since the wet etching process is isotropic, the etched surface cannot be formed vertically, but is formed in a curved line. Due to this problem, when the thickness of the thin film for the pattern is large, there is a problem that the upper end of the thin film is completely removed and the photoresist layer serving as the mask is peeled off. Thus, this wet process has the disadvantage that it can be used only when the aspect ratio of the pattern is very low.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 일 목적은 반도체 기재 상의 박막으로부터 미세패턴을 형성함에 있어서 반도체 기재의 표면을 손상시키지 않으면서도 높은 종횡비(폭에 대한 높이의 비)와 정밀도를 갖는 미세 패턴을 형성할 수 있는 방법을 제공하는데 있다. The present invention is to solve the above problems of the prior art, an object of the present invention in forming a fine pattern from a thin film on a semiconductor substrate without damaging the surface of the semiconductor substrate (a high aspect ratio (ratio of height to width) It is to provide a method that can form a fine pattern with a) and precision.
본 발명의 다른 목적은 이를 이용하여 광출력이 향상된 미세 패턴을 갖는 반도체 발광소자의 제조방법을 제공하는데 있다. Another object of the present invention to provide a method of manufacturing a semiconductor light emitting device having a fine pattern with improved light output using the same.
상기한 기술적 과제를 해결하기 위해서, 본 발명의 일 측면은,In order to solve the above technical problem, an aspect of the present invention,
반도체 기재 상에 상기 반도체 기재와 다른 물질로 이루어진 이종물질층을 형성하는 단계와, 상기 이종물질층 상에 원하는 패턴을 갖는 마스크를 형성하는 단계와, 상기 마스크를 이용하여 상기 반도체 기재가 노출되기 전까지 상기 이종물질층을 건식 식각하는 단계와, 상기 마스크를 이용하여 상기 반도체 기재가 노출되도록 잔류한 이종물질층을 습식 식각하는 단계 - 이로써 이종물질로 이루어진 미세 패턴이 형성됨-와, 상기 미세 패턴으로부터 상기 마스크를 제거하는 단계를 포함하는 미세패턴 형성방법을 제공한다. Forming a dissimilar material layer made of a material different from the semiconductor substrate on the semiconductor substrate, forming a mask having a desired pattern on the dissimilar material layer, and using the mask until the semiconductor substrate is exposed Dry etching the dissimilar material layer, and wet etching the remaining dissimilar material layer to expose the semiconductor substrate using the mask, whereby a fine pattern made of the dissimilar material is formed, and from the fine pattern, It provides a method of forming a fine pattern comprising the step of removing the mask.
특정 실시형태에서, 상기 반도체 기재가 p형 질화물 반도체층인 경우에 매우 유익하게 채용될 수 있다. 본 발명에서 얻어지는 미세 패턴은 1/4이상의 종횡비(폭에 대한 높이의 비)를 갖는 구조일 수 있다. In certain embodiments, it can be very advantageously employed when the semiconductor substrate is a p-type nitride semiconductor layer. The fine pattern obtained in the present invention may be a structure having an aspect ratio (ratio of height to width) of 1/4 or more.
바람직하게, 상기 건식식각공정에서 제거되는 두께는 상기 이종물질층의 초기 두께의 50∼95%일 수 있으며, 보다 바람직하게는 상기 이종물질층의 초기 두께의 80∼90%일 수 있다.Preferably, the thickness removed in the dry etching process may be 50 to 95% of the initial thickness of the dissimilar material layer, and more preferably 80 to 90% of the initial thickness of the dissimilar material layer.
상기 이종물질층로는 패턴에서 얻고자 하는 기능에 따라 다양한 물질이 사용될 수 있다. 바람직하게, 상기 이종물질층은 전기적 절연성 또는 전기적 전도성을 갖는 광투과성 물질일 수도 있다. 이와 달리, 상기 이종물질층은 금속물질일 수 있다.As the heterogeneous material layer, various materials may be used according to a function to be obtained from a pattern. Preferably, the dissimilar material layer may be a light transmissive material having electrical insulation or electrical conductivity. Alternatively, the dissimilar material layer may be a metal material.
본 발명의 다른 측면은, 제1 및 제2 도전형 반도체층과 그 사이에 활성층을 갖는 반도체 적층체를 제공하는 단계와 상기 제2 도전형 반도체층 상에 그와 다른 물질로 이루어진 이종물질층을 형성하는 단계와, 상기 이종물질층 상에 원하는 패턴을 갖는 마스크를 형성하는 단계와, 상기 마스크를 이용하여 상기 제2 도전형 반도체층이 노출되기 전까지 상기 이종물질층을 건식 식각하는 단계와, 상기 마스크를 이용하여 상기 제2 도전형 반도체층이 노출되도록 잔류한 이종물질층을 습식 식각하는 단계 - 이로써 이종물질로 이루어진 미세 패턴이 형성됨 - 와, 상기 미세 패턴으로부터 상기 마스크를 제거하는 단계와, 상기 제1 및 제2 도전형 질화물 반도체층에 접속되도록 제1 및 제2 전극을 형성하는 단계를 포함하는 반도체 발광소 자 제조방법을 제공한다.According to another aspect of the present invention, there is provided a semiconductor laminate having a first conductive layer and a second conductive semiconductor layer and an active layer therebetween, and a heterogeneous material layer formed of a different material on the second conductive semiconductor layer. Forming a mask, forming a mask having a desired pattern on the dissimilar material layer, and dry etching the dissimilar material layer until the second conductive semiconductor layer is exposed using the mask; Wet etching the remaining heterogeneous material layer to expose the second conductivity type semiconductor layer using a mask, thereby forming a fine pattern made of a heterogeneous material; and removing the mask from the fine pattern; It provides a method for manufacturing a semiconductor light emitting device comprising the step of forming the first and second electrodes to be connected to the first and second conductivity type nitride semiconductor layer.
특정 실시형태에서, 상기 반도체 적층체는 질화물 반도체 적층체일 수 있으며, 제2 도전형 반도체층은 p형 질화물 반도체층일 수 있다.In a particular embodiment, the semiconductor stack may be a nitride semiconductor stack and the second conductivity type semiconductor layer may be a p-type nitride semiconductor layer.
상기 이종물질층은 광투과성 물질일 수 있다. 이 경우에, 발광소자의 순방향전압을 고려하여, 상기 이종물질층은 전기적 전도성을 갖는 물질인 것이 바람직하다.The heterogeneous material layer may be a light transmissive material. In this case, in consideration of the forward voltage of the light emitting device, the dissimilar material layer is preferably a material having electrical conductivity.
상기 제2 전극을 형성하는 단계는, 상기 미세 패턴이 형성된 제2 도전형 반도체층 상에 고반사성 금속층을 형성하는 단계를 포함할 수 있다. 이 경우에, 상기 제2 도전형 반도체층은 상기 활성층에서 방출된 광에 의해 상기 제2 도전형 반도체층과 상기 고반사성 금속층의 계면에서 표면 플라즈몬이 여기될 수 있는 두께를 가질 수 있다. 상기 제2 도전형 반도체층의 두께는 50㎚이하일 수 있다. The forming of the second electrode may include forming a highly reflective metal layer on the second conductive semiconductor layer on which the fine pattern is formed. In this case, the second conductivity type semiconductor layer may have a thickness at which surface plasmon may be excited at an interface between the second conductivity type semiconductor layer and the highly reflective metal layer by light emitted from the active layer. The thickness of the second conductivity-type semiconductor layer may be 50 nm or less.
본 발명에 따르면, 1차 건식 식각을 통해 측벽이 거의 수직에 가까운 형태를 얻을 수 있으며, 2차 습식 식각을 통해 노출된 반도체 표면에 손상을 발생시키지 않을 수 있다. 이와 같이, 본 발명에 따른 미세패턴 형성공정은 반도체 기재 표면에 손상 없이 정밀한 미세 패턴 구조를 형성할 수 있다. According to the present invention, the first dry etching may obtain a nearly vertical shape of the sidewalls, and may not cause damage to the exposed semiconductor surface through the second wet etching. As such, the micropattern forming process according to the present invention may form a precise micropattern structure without damaging the surface of the semiconductor substrate.
본 발명에 따른 미세 패턴 형성공정은 종횡비(폭에 대한 높이의 비)가 높은 패턴을 요구하는 경우에 유익하게 적용될 수 있으며, p형 질화물 반도체층과 같이 결정 손상에 의한 큰 영향을 받는 반도체 소자에 유익하게 사용될 수 있다. 특히, 본 발명은, 광추출효율을 향상시키기 위한 광자결정 구조 또는 표면 플라즈몬 공명 원리를 실현하기 위한 주기적인 격자구조를 형성하기 위한 공정으로 보다 효과적으로 채용될 수 있다.The fine pattern forming process according to the present invention can be advantageously applied when a pattern having a high aspect ratio (a ratio of height to width) is required, and can be applied to a semiconductor device that is greatly affected by crystal damage, such as a p-type nitride semiconductor layer. Can be advantageously used. In particular, the present invention can be more effectively employed as a process for forming a photonic crystal structure for improving light extraction efficiency or a periodic lattice structure for realizing the surface plasmon resonance principle.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention in more detail.
도2a 내지 도2e는 본 발명에 따른 하이브리드 에칭을 이용한 미세패턴 형성공정을 설명하기 위한 각 공정별 단면도이다.2A through 2E are cross-sectional views of respective processes for describing a micropattern forming process using hybrid etching according to the present invention.
도2a에 도시된 바와 같이, 본 하이브리드 에칭을 이용한 미세 패턴형성공정은, 반도체 기재(11) 상에 상기 반도체 기재(11)와 다른 물질로 이루어진 이종물질층(16)을 형성하는 단계로 시작된다. As shown in FIG. 2A, the fine pattern forming process using the present hybrid etching begins with forming a
상기 반도체 기재(11)는 GaN과 같은 질화물 반도체 뿐만 아니라, AlGaAs, AlGaInP과 같은 공지된 반도체일 수 있다. 특히, 상기 반도체 기재(11)는 건식 식각에 의한 손상에 취약한 p형 질화물층일 수 있다.The
상기 반도체 기재(11) 상에는 미세 패턴을 제공하기 위한 이종 물질층(16)이 박막으로 증착된다. 상기 이종 물질층(16)은 미세패턴의 원하는 기능 또는 반도체 기재의 종류에 따라 다양한 공지된 재료가 채용될 수 있다. 예를 들어, 상기 이종물질층은 광학적 기능과 관련하여 채용될 경우에는 광투과성 물질일 수 있다. 이러한 광투광성 물질은 SiO2, SiON, SiN와 같은 전기적 절연성 물질일 수 있으나, 이와 달리, ITO(Indium Tin Oxide), ZnO(Zinc Oxide), SnO(Tin Oxide) 등의 전도성 산화물과 같은 전기적 전도성 물질일 수 있다.The
물론, 상기 이종물질층(16)은 Al, Ag, Au, Cr, Ni, Pt과 같은 금속물질일 수 있다. 이러한 금속인 이종물질층(16)은 필요에 따라 다중박막 또는 합금(alloy)일 수도 있다. 이와 같이, 본 발명에서, 패턴 구조를 위해서 채용되는 이종물질층(16)은 특정 재료로 한정되지 않으며, 필요에 따라 다양하게 선택될 수 있다.Of course, the
이어, 도2b와 같이, 상기 이종물질층(16) 상에 원하는 패턴을 갖는 마스크(18)를 형성한다.Next, as shown in FIG. 2B, a
상기 마스크(18)는 포토레지스트 패턴일 수 있다. 본 공정에서는, 이종물질층(16) 상에 포토레지스트를 도포한 후에 통상적인 리소그래피공정을 적용하여 원하는 패턴을 갖는 마스크(18)를 형성할 수 있다. 이러한 패턴은 필요에 따라 주기적인 패턴일 수 있다. The
본 발명에 채용될 수 있는 마스크(18)의 패턴은 다양하다. 예를 들어, 상기 패턴은 1차원 라인 패턴, 2차원 삼각 격자 또는 사각격자의 패턴과 같은 주기적인 패턴일 수 있으며, 짧은 범위에서의 주기성(short range periodicity)이 낮고, 큰 범위에서의 주기성(long range periodicity)을 갖는 반주기성 패턴(quasi-periodic pattern)일 수 있으며, 불규칙한 비주기성 패턴(non periodic pattern)일 수 있다.There are a variety of patterns of
다음으로, 본 미세 패턴의 형성공정은 1차 건식식각과 2차 습식식각을 결합한 하이브리드 식각공정이 적용된다. Next, a hybrid etching process combining the first dry etching and the second wet etching is applied to the process of forming the fine pattern.
즉, 도2c와 같이, 상기 마스크(18)를 이용하여 상기 이종물질층(16)의 일부 두께를 건식 식각한다. 즉, 본 건식식각 공정은 상기 반도체 기재(11)가 노출되기 전까지 실시된다. That is, as shown in FIG. 2C, a portion of the thickness of the
본 건식식각공정을 통해서, 앞서 설명한 바와 같이 건식식각공정에서 사용되는 이온과 중성원자에 의한 반도체 기재(11)의 결정손상을 방지할 수 있다. 또한, 건식식각공정은 정밀한 패턴 형성이 가능하고 특히 이방성을 가지므로 본 공정에서 얻어진 패턴의 측벽은 거의 수직을 유지할 수 있다. 이와 같이, 본 건식식각공정을 통해 보다 바람직한 프로파일의 패턴을 얻을 수 있다. 이를 위해서, 상기 건식식각공정에서 제거되는 두께(t1)는 상기 이종물질층(16)의 초기 두께(t0)의 50∼95%인 것이 바람직하다. 50% 미만인 경우에는 패턴의 프로파일 개선효과를 충분하지 않으며, 95%를 초과할 경우에 공정편차로 인한 반도체 기재(16)의 결정손상이 발생될 수 있기 때문이다. 이러한 사정을 고려하여, 보다 바람직한 건식식각 두께(t1)는 상기 이종물질층(16)의 초기 두께(t0)의 80∼90%일 수 있다.Through the dry etching process, it is possible to prevent crystal damage of the
이어, 도2d와 같이, 상기 마스크(18)를 이용하여 이종물질층(16')의 잔류한 부분(R)을 습식 식각함으로써 이종물질로 이루어진 미세 패턴(P)을 완성하고, 도2e와 같이, 상기 미세 패턴(P)으로부터 상기 마스크(18)를 제거한다. Subsequently, as shown in FIG. 2D, the wet portion of the remaining portion R of the
본 습식식각에서는 반도체 기재(11)를 손상시키지 않으면서 상기 이종물질층(16)을 식각할 수 있는 에천트를 선택하여 사용할 수 있다. 따라서, 반도체 기재(11)의 결정손상을 거의 발생시키지 않으므로, 상기 반도체 기재(11)가 노출되도록 실시될 수 있다.In the wet etching, an etchant capable of etching the
습식식각은 결정손상을 야기하지 않더라도 등방성이므로 패턴(P)의 측벽을 곡선화할 수 있다. 하지만, 본 습식식각에 의해 제거되는 두께(t1)는 상대적으로 이미 건식식각에 의해 제거된 두께(t0-t1)보다 작으므로, 미세 패턴(P)의 전체적인 프로파일은 건식식각에 의해 지배될 수 있다. Since wet etching is isotropic even without causing crystal damage, the sidewall of the pattern P may be curved. However, since the thickness t 1 removed by the wet etching is relatively smaller than the thickness t 0 -t 1 already removed by dry etching, the overall profile of the fine pattern P is dominated by dry etching. Can be.
또한, 이러한 하이브리드 식각공정의 특징은 미세 패턴(P)의 높은 종횡비(aspect ratio: h/w)를 보장할 수 있다. 즉, 이방성을 갖는 습식식각 공정만을 적용하는 경우에는 에천트가 삼투압에 의해 레지스트와 패턴의 계면에 침투하고, 식각과정에서 패턴의 측벽상단에서 측방향을 따라 지속적으로 제거되므로, 식각 시간이 긴 경우에는 포토레지스트 패턴이 박리되는 문제가 있다. 따라서, 습식식각공정은 폭보다 높이가 큰 패턴[종횡비(폭에 대한 높이의 비) 1/4이상]을 얻는데 어려움이 있었다. 하지만, 상대적으로 작은 두께에 한하여 습식식각이 적용되므로, 포토레지스트의 박리를 야기하지 않으면서 습식식각만을 적용하는 경우보다 높은 종횡비(폭에 대한 높이의 비)를 얻을 수 있으며, 이러한 장점에 기초하여 1/4이상, 나아가 1/2이상의 종횡비(폭에 대한 높이의 비)를 갖는 패턴(P)을 형성하는데 유익하게 적용될 수 있다. In addition, the feature of this hybrid etching process can ensure a high aspect ratio (h / w) of the fine pattern (P). That is, when only the wet etching process having anisotropy is applied, the etchant penetrates into the interface between the resist and the pattern by osmotic pressure, and is continuously removed along the lateral direction from the upper sidewall of the pattern during the etching process. There is a problem that the photoresist pattern is peeled off. Therefore, the wet etching process has difficulty in obtaining a pattern having a height larger than the width (above 1/4 of the aspect ratio (the ratio of the height to the width)]. However, since wet etching is applied only to a relatively small thickness, it is possible to obtain a higher aspect ratio (ratio of height to width) than only wet etching without causing peeling of the photoresist. It can be advantageously applied to form the pattern P having an aspect ratio (ratio of height to width) of more than / 4 and more than 1/2.
이와 같이, 본 발명에 따른 미세 패턴 형성공정은 반도체 기재(16)의 결정을 손상시키지 않으면서 높은 종횡비와 우수한 프로파일을 갖는 정밀한 미세 패턴(P)을 효과적으로 제공할 수 있다. As such, the fine pattern forming process according to the present invention can effectively provide a fine fine pattern P having a high aspect ratio and an excellent profile without damaging the crystal of the
이러한 미세 패턴 형성공정은 다양한 반도체 소자의 기능성 패턴을 형성하는데 널리 적용될 수 있며, 특히 반도체 발광소자의 광효율을 향상시키기 위한 패턴을 형성하는데 유익하게 적용될 수 있다. 도3에 예시된 실시형태는 표면 플라즈몬 공명원리의 적용예인 질화물 반도체 발광소자(30)를 나타낸다. Such a fine pattern forming process may be widely applied to form functional patterns of various semiconductor devices, and in particular, may be advantageously used to form patterns for improving light efficiency of semiconductor light emitting devices. The embodiment illustrated in FIG. 3 shows a nitride semiconductor
표면 플라즈몬(surface plasmon)은 금속 박막 표면에서 일어나는 전자들의 집단적 진동(collective charge density oscillation)이며, 이에 의해 발생한 표면 플라즈몬 파는 금속과 유전체의 경계면을 따라 진행하는 표면 전자기파이다. 한편, 은(Ag)와 같은 금속에서 나타나는 광-전자 효과로서 특정 파장의 광이 금속에 조사되면 대부분의 광 에너지가 자유전자로 전이되는 공명 현상이 일어난다. 이러한 현상을 표면 플라즈몬 공명(surface plasmon resonance)이라 한다.Surface plasmons are collective charge density oscillations of electrons occurring on the surface of a metal thin film, and the surface plasmon waves generated are surface electromagnetic waves propagating along the interface between the metal and the dielectric. On the other hand, as a photo-electron effect in a metal such as silver (Ag), when a light of a specific wavelength is irradiated to the metal, a resonance phenomenon occurs in which most of the light energy is transferred to free electrons. This phenomenon is called surface plasmon resonance.
도3은 본 발명의 제조방법에 따라 얻어질 수 있는 표면 플라즈몬 질화물 반도체 발광소자(30)를 나타내는 측단면도이다. 3 is a side cross-sectional view showing a surface plasmon nitride semiconductor
도3을 참조하면, 질화물 반도체 발광소자(30)는, 사파이어 기판(31)과 그 사파이어 기판(31) 상에 순차적으로 형성된 n형 질화물 반도체층(32), 활성층(34) 및 p형 질화물 반도체층(35)을 포함한다. 또한, 상기 질화물 반도체 발광소자(30)는 상기 n형 질화물 반도체층(12)과 상기 p형 질화물 반도체층(35)에 각각 전기적으로 접속되는 n측 및 p측 전극(39a,39b)을 포함한다. Referring to FIG. 3, the nitride semiconductor
상기 p형 질화물 반도체층(35)의 상에는 일정한 주기성을 갖는 미세 패턴이 형성된다. 이러한 미세 패턴(36)은 도2a 내지 도2e에서 설명된 공정을 통해서 얻어질 수 있다. 상기 미세 패턴(36)은 SiO2, SiON, SiN와 같은 전기적 절연성을 갖는 광투과성 물질일 수 있으나, 이와 달리, ITO(Indium Tin Oxide), ZnO(Zinc Oxide), SnO(Tin Oxide)과 같은 전도성 산화물일 수도 있다. A fine pattern having a certain periodicity is formed on the p-type
본 실시형태와 같이, 표면 플라즈몬을 이용하는 경우에는 광투과성을 가지면서, 다른 유전율을 갖는 이종 물질이면 만족할 수 있다. As in the present embodiment, when the surface plasmon is used, it can be satisfied as long as it is a heterogeneous material having light transmittance and having a different dielectric constant.
본 실시형태에서는, 도시된 바와 같이, 주기적인 미세패턴(36)이 형성된 p형 질화물 반도체층(35) 상에는 고반사성 금속층(37)이 추가적으로 형성된다. 상기 고반사성 금속층(37)은 오믹콘택을 보장할 수 있는 물질이면서 소정의 반사율를 갖는 물질이면 바람직하게 사용될 수 있다. 예를 들어, Al, Ag, Au, Cr, Ni, Pd, Pt와 같은 단층 또는 복층의 금속물질일 수 있다. In the present embodiment, as shown, a highly
또한, 표면 플라즈몬 공명이 일어나기 위해서는 활성층(35)과 금속층(37) 간의 거리가 매우 중요하다. 따라서, p형 질화물 반도체층(35)은 상기 활성층(34)에서 방출된 광에 의해 상기 p형 질화물 반도체층(35)과 상기 고반사성 금속층(37)의 계면에서 표면 플라즈몬이 여기될 수 있는 두께가 요구된다. 바람직하게는 상기 p형 질화물 반도체층(35)의 두께(ts)는 50㎚ 이하일 수 있다. 한편, 상기 p형 질화물 반도체층(35)의 두께(ts), 즉 격자구조까지의 거리가 지나치게 가까운 경우에, 빛이 열로 소실될 우려가 있으므로, 10㎚ 이상이 바람직하다. In addition, the distance between the
본 실시형태와 같이, 표면 플라즈몬 공명은 발광효율을 개선하기 위한 원리로 발광소자에 채용될 수 있다. As in the present embodiment, surface plasmon resonance can be employed in the light emitting element as a principle for improving luminous efficiency.
이러한 형태에서는, 여기된 표면 플라즈몬을 빛으로 재변환하기 위해서 p형 질화물 반도체층(35)과 금속층(37)의 계면에는 다른 유전율을 갖는 물질과의 주기적 격자구조인 미세 패턴(36)가 요구된다. 특히, 이러한 주기적인 격자구조는 활성층으로부터 발생되는 파장에 따라 패턴의 정밀한 주기 및 크기가 결정되며 거의 수직인 측벽 프로파일을 갖는 격자 패턴이 요구된다. In this form, in order to reconvert the excited surface plasmon to light, the
이러한 사정을 감안할 때에, 건식식각이 바람직하다. 하지만, 앞서 설명한 바와 같이, 표면 플라즈몬 공명이 일어나기 위한 다양한 조건(입사광의 파장, 금속과 접하는 물질의 굴절률) 중 활성층(34)과 금속층(37) 간의 거리가 매우 중요하다. 일반적으로, 그 거리는 상대적으로 50㎚이하로 작으므로, 건식식각에 의한 p형 질화물 반도체층(35)의 손상이 심각히 문제될 수 있다.In view of these circumstances, dry etching is preferable. However, as described above, the distance between the
따라서, 본 발명의 미세패턴 형성공정은 높은 정밀도로 우수한 측벽 프로파일을 갖는 패턴을 제공할 수 있을 뿐만 아니라, 건식식각에 의해 손상되기 p형 질화물 반도체층을 보호할 수 있으므로, 도3에 도시된 표면 플라즈몬 질화물 반도체 발광소자에 매우 유익하게 적용될 수 있다.Therefore, the micropattern forming process of the present invention can not only provide a pattern having a high sidewall profile with high precision, but also can protect the p-type nitride semiconductor layer to be damaged by dry etching, and thus the surface shown in FIG. It can be very advantageously applied to the plasmon nitride semiconductor light emitting device.
본 실시형태에서는, 질화물 반도체 발광소자를 특정하여 설명하였으나, 다양한 공지된 다른 반도체 물질로 이루어진 발광소자에도 유익하게 적용될 수 있다.In the present embodiment, the nitride semiconductor light emitting device has been specifically described, but it can be advantageously applied to the light emitting device made of various other known semiconductor materials.
또한, 도3에 도시된 실시형태는 표면 플라즈몬에 채용되는 주기적인 미세패턴을 예로 설명하였으나, 본 발명은 다양한 미세 패턴이 요구되는 질화물 반도체 발광소자에 널리 적용될 수 있다. In addition, although the embodiment shown in FIG. 3 has described a periodic fine pattern employed in the surface plasmon as an example, the present invention can be widely applied to a nitride semiconductor light emitting device requiring various fine patterns.
예를 들어, p형 질화물 반도체층과 같은 특정 반도체층의 표면 상에 광자결정 또는 광추출을 위한 불규칙한 요철패턴을 이종물질로 제공할 때에도 결정 표면을 보호하면서 원하는 미세 패턴을 얻는 방법으로 매우 유익하게 사용될 수 있다.For example, even when providing a irregular material for photonic crystal or light extraction as a heterogeneous material on the surface of a specific semiconductor layer, such as a p-type nitride semiconductor layer, it is very advantageous as a method of obtaining a desired fine pattern while protecting the crystal surface. Can be used.
이하, 본 발명에 따른 작용과 효과를 구체적인 실시예를 통해서 보다 상세히 설명하기로 한다.Hereinafter, the operation and effect according to the present invention will be described in more detail with reference to specific examples.
(실시예1)Example 1
본 실시예에서는, 본 발명의 미세패턴 형성공정에 따른 GaN 결정층 상에 주기적으로 반복되는 라인패턴을 형성하였다.In this embodiment, a line pattern that is periodically repeated is formed on the GaN crystal layer according to the micropattern forming process of the present invention.
우선, GaN 결정층 상에 약 50㎚ 두께의 SiO2층을 증착하였다. 이어, 상기 SiO2층 상에 마스크로서 주기적인 라인패턴(패턴주기: 280㎚, 패턴간격: 160㎚)의 포토레지스트를 형성하였다. First, a SiO 2 layer having a thickness of about 50 nm was deposited on the GaN crystal layer. Subsequently, a photoresist having a periodic line pattern (pattern period: 280 nm, pattern interval: 160 nm) was formed as a mask on the SiO 2 layer.
다음으로, 상기 마스크를 이용하여 SiO2층을 약 40 ㎚의 두께까지는 CF4+O2 플라즈마를 이용한 건식식각을 실시하였으며, 이어 BOE(buffered oxide etchant: NH4F+HF)를 이용하여 잔류한 SiO2층(약 10 ㎚)을 습식식각하여 GaN 결정층이 노출되도록 제거하였다.Next, the SiO 2 layer by using the mask was subjected to dry etching using CF 4 + O 2 plasma up to a thickness of about 40 ㎚, it followed BOE (buffered oxide etchant: NH 4 F + HF) by using the residual The SiO 2 layer (about 10 nm) was wet etched away to expose the GaN crystal layer.
(비교예)(Comparative Example)
본 비교예에서는, 종래의 습식식각을 이용한 미세패턴 형성공정에 따른 GaN 결정층 상에 주기적으로 반복되는 라인패턴을 형성하였다.In this comparative example, a line pattern that was periodically repeated was formed on the GaN crystal layer according to the conventional micro pattern formation process using wet etching.
앞선 실시예1과 유사하게, GaN 결정층 상에 약 50㎚ 두께의 SiO2층을 증착하고, 상기 SiO2층 상에 마스크로서 주기적인 라인패턴(패턴주기: 280㎚, 패턴간격: 160㎚)의 포토레지스트를 형성하였다. Similar to Example 1, a SiO 2 layer having a thickness of about 50 nm was deposited on the GaN crystal layer, and a periodic line pattern (pattern period: 280 nm, pattern interval: 160 nm) as a mask on the SiO 2 layer. A photoresist of was formed.
다음으로, 상기 마스크를 이용하여 SiO2층을 실시예1과 동일한 BOE를 이용하 여 SiO2층을 습식식각하여 GaN 결정층이 노출되도록 제거하였다.Next, a SiO 2 layer over take advantage BOE the same as in Example 1, the SiO 2 layer by using the mask was removed so that the GaN crystal layer is exposed to a wet etching.
앞선 실시예1과 비교예에서 얻어진 SiO2 패턴의 형태를 확인하기 위해서 각각 주사 전자 현미경(SEM)을 이용하여 촬영하였다.In order to confirm the shape of the SiO 2 pattern obtained in Example 1 and Comparative Example, each was photographed using a scanning electron microscope (SEM).
도4a 및 도4b는 각각 제1 실시예에서 얻어진 미세 패턴(각각 포토레지스트 제거 전과 후)을 촬영한 SEM 사진이며, 도5는 비교예에서 얻어진 미세패턴(포토레지스트 제거 후)을 촬영한 SEM 사진이다. 4A and 4B are SEM photographs of the micropatterns (before and after photoresist removal, respectively) obtained in Example 1, and FIG. 5 is a SEM photograph of the micropatterns (after photoresist removal) obtained in Comparative Example. to be.
도4a 및 도4b를 참조하면, 미세 패턴이 다소 경사졌으나 수직에 가까운 측면을 갖도록 형성되었다. 미세 패턴은 약 50㎚의 높이를 가지며, 원하는 종횡비(폭에 대한 높이의 비:50/160=0.31)가 거의 그대로 나타나 있다. 특히, 미세 패턴의 상면은 습식식각에 의해 거의 영향을 받지 않고 평면이 유지된 것을 확인할 수 있다. 4A and 4B, the fine pattern is slightly inclined but formed to have a side close to vertical. The fine pattern has a height of about 50 nm and the desired aspect ratio (ratio of height to width: 50/160 = 0.31) is almost intact. In particular, the upper surface of the fine pattern is hardly affected by the wet etching can be confirmed that the plane is maintained.
이에 반해, 도5에 나타난 습식식각만으로 얻어진 미세 패턴(A)은 도4b와 비교할 때에 습식식각의 등방성 에칭으로 인해 포토레지스트의 패턴이 제대로 전사되지 않은 결과를 확인할 수 있다. 특히, 미세 패턴의 상단면은 도4b의 형태와 달리 완전히 뭉개진 형태가 되었다. 이는 식각액이 포토레지스트와 식각되는 SiO2의 계면 사이에 식각액이 모세관 현상에 의하여 침투하면서 포토레지스트가 박리되었기 때 문이다. On the contrary, in the fine pattern A obtained only by the wet etching shown in FIG. 5, the pattern of the photoresist may not be transferred properly due to the isotropic etching of the wet etching as compared with FIG. 4B. In particular, the top surface of the fine pattern is completely crushed, unlike the shape of Figure 4b. This is because the photoresist is exfoliated while the etchant penetrates by capillary action between the interface of SiO 2 where the etchant is etched.
이와 같이, 본 발명에 따르면 습식식각과 건식식각을 병행하여 습식식각의 단점을 극복하여 우수한 프로파일을 갖는 패턴을 높은 종횡비로 제공할 수 있다는 것을 확인할 수 있다.As described above, according to the present invention, the wet etching and the dry etching can be overcome to overcome the disadvantages of the wet etching, thereby providing a pattern having an excellent profile with a high aspect ratio.
(실시예 2)(Example 2)
본 실시예에서는 녹색 파장을 갖는 InGaN 다중양자우물의 활성층을 갖는 질화물 반도체 LED를 제작하였다. In this embodiment, a nitride semiconductor LED having an active layer of InGaN multi-quantum well having a green wavelength was fabricated.
본 실시예에서 제조된 LED는 약 70nm 두께의 p형 GaN 상에 약 50nm 두께의 SiO2 박막을 형성한 후에, 실시예1의 조건과 동일하게 하이브리드 에칭공정을 적용하여 SiO2 격자를 형성하였다. 이어, 도2에 도시된 구조와 유사하게, SiO2 격자 상에 Ag 전극을 증착하여 p형 콘택을 형성하였으며, n형 GaN층을 부분적으로 노출되도록 메사에칭을 실시하여 노출된 n형 GaN층 상에 n측 콘택을 형성하였다.In the LED fabricated in this example, after forming a 50 nm thick SiO 2 thin film on about 70 nm thick p-type GaN, a SiO 2 lattice was formed by applying a hybrid etching process in the same manner as in Example 1. Next, similar to the structure shown in FIG. 2, Ag electrodes were deposited on SiO 2 lattice to form p-type contacts, and mesa etching was performed to partially expose the n-type GaN layer, thereby exposing the n-type GaN layer. An n-side contact was formed in.
이와 같이, 본 발명의 방법에 따라 제조된 반도체 발광소자의 전기적 특성 및 휘도 향상을 확인하기 위해서, 실시예2에 따라 얻어진 질화물 반도체 발광소자의 전기적 특성 및 휘도 향상을 측정하였으며, 그 결과는 기준예와 비교하여 도6 및 도7에 나타내었다. 여기서, 기준예는 p형 질화물 반도체층 상에 SiO2 격자구조를 채용하지 않은 채, Ag 콘택만이 형성된 LED 구조의 결과이다.As described above, in order to confirm the electrical characteristics and the brightness improvement of the semiconductor light emitting device manufactured according to the method of the present invention, the electrical properties and the brightness improvement of the nitride semiconductor light emitting device obtained according to Example 2 were measured. 6 and 7 in comparison with FIG. Here, the reference example is a result of the LED structure in which only Ag contacts are formed without adopting the SiO 2 lattice structure on the p-type nitride semiconductor layer.
우선, 도6에 나타난 바와 같이, 본 발명의 실시예2에 따라 제조된 질화물 반도체 발광소자는 도1에서 확인했던 바와 같이, 건식식각시의 결정손상에 의한 누설전류가 거의 발생하지 않은 I-V 특성을 갖는 것을 확인할 수 있었다. 본 실시예에 따른 질화물 반도체 발광소자는 기준예(Ref)에 비하여 동일한 전류에서 전압이 다소 높은 것으로 나타났으나, 이는 p형 콘택과 p형 GaN층 사이에 격자구조인 SiO2가 일정한 면적을 차지하므로 그 부분에 한하여 전류 흐름이 방해되기 때문이다. 따라서, SiO2와 같은 절연물질 대신 ITO와 같은 전도성 산화물을 격자로 채용하는 경우에는 구동 전압이 높아지는 문제도 해결될 수 있을 것이다.First, as shown in FIG. 6, the nitride semiconductor light emitting device manufactured according to Example 2 of the present invention has IV characteristics in which leakage current due to crystal damage during dry etching hardly occurs, as shown in FIG. 1. It was confirmed to have. The nitride semiconductor light emitting device according to the present embodiment was found to have a slightly higher voltage at the same current than the reference example (Ref). However, this is because a lattice structure of SiO 2 occupies a certain area between the p-type contact and the p-type GaN layer. Therefore, the current flow is interrupted only in that part. Therefore, when a conductive oxide such as ITO is used as a lattice instead of an insulating material such as SiO 2 , the problem that driving voltage becomes high may be solved.
도7은 본 발명의 다른 실시예를 따라 제조된 질화물 발광소자의 전류에 따른 광출력을 나타내는 그래프이다. 7 is a graph showing the light output according to the current of the nitride light emitting device manufactured according to another embodiment of the present invention.
도7에 나타난 바와 같이, 본 실시예에 따른 질화물 반도체 발광소자는 기준예(Ref)에 비해 SiO2/Ag 격자에 의한 빛의 회절 효과로 인해 100mA 전류에서 약 27% 휘도가 향상되었음을 확인할 수 있었다. 즉, 본 발명에 따른 하이브리드 에칭공정을 통해 제조된 SiO2 격자가 정밀한 프로파일로 형성되어 LED 칩 내부에서 전반사되어 구속되는 빛의 일부를 회절시켜서 칩 외부로 방출될수 있는 각도로 진행방향을 변환한다. 이를 통해서, LED 휘도도 크게 향상시킬 수 있었다. As shown in FIG. 7, the nitride semiconductor light emitting device according to the present embodiment was found to have improved about 27% luminance at 100 mA current due to the diffraction effect of light by SiO 2 / Ag lattice compared to the reference example (Ref). . That is, the SiO 2 grating manufactured by the hybrid etching process according to the present invention is formed in a precise profile to diffract a part of the light that is totally reflected and constrained inside the LED chip to convert the traveling direction to an angle that can be emitted to the outside of the chip. Through this, LED brightness was also greatly improved.
추가적으로 고려될 수 있는 다른 예로서, 본 실시예의 구조에서 70㎚인 p형 GaN층의 두께를 50㎚이하로 줄인다면 표면 플라즈몬 공명에 의한 발광소자로서의 동작도 기대할 수 있다. 이 경우에, 높은 종횡비와 우수한 측벽프로파일을 갖는 정밀한 미세 격자패턴은 표면 플라즈몬 공명에 의한 출력향상에 매우 유용하게 기여할 것이다.As another example that can be further considered, if the thickness of the p-type GaN layer, which is 70 nm in the structure of the present embodiment, is reduced to 50 nm or less, the operation as a light emitting device by surface plasmon resonance can also be expected. In this case, a fine microgrid pattern with high aspect ratio and excellent sidewall profile will contribute very usefully to the improvement of output by surface plasmon resonance.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.It is intended that the invention not be limited by the foregoing embodiments and the accompanying drawings, but rather by the claims appended hereto. Accordingly, various forms of substitution, modification, and alteration may be made by those skilled in the art without departing from the technical spirit of the present invention described in the claims, which are also within the scope of the present invention. something to do.
도1은 건식식각에 의해 p형 GaN층이 손상된 질화물 발광소자의 전류-전압 곡선의 변화를 나타내는 그래프이다.1 is a graph showing a change in the current-voltage curve of a nitride light emitting device in which a p-type GaN layer is damaged by dry etching.
도2a 내지 도2e는 본 발명에 따른 하이브리드 에칭을 이용한 미세패턴 형성공정을 설명하기 위한 각 공정별 단면도이다.2A through 2E are cross-sectional views of respective processes for describing a micropattern forming process using hybrid etching according to the present invention.
도3은 본 발명의 제조방법에 따라 얻어진 질화물 반도체 발광소자(표면 플라즈몬 공명원리의 적용예)를 나타내는 측단면도이다.Fig. 3 is a side sectional view showing a nitride semiconductor light emitting device (application example of surface plasmon resonance principle) obtained according to the manufacturing method of the present invention.
도4a 및 도4b는 각각 본 발명의 일 실시예에 따른 미세 패턴 형성공정 및 결과를 나타내는 주사 전자 현미경(SEM)사진이다.4A and 4B are scanning electron microscope (SEM) photographs showing a micro pattern formation process and results according to an embodiment of the present invention, respectively.
도5는 습식식각을 이용하여 형성된 주기적인 SiO2 패턴(비교예)을 촬영한 주사전자 현미경(SEM) 사진이다. 5 is a scanning electron microscope (SEM) photograph of a periodic SiO 2 pattern (comparative example) formed by using wet etching.
도6은 본 발명의 다른 실시예를 따라 제조된 질화물 발광소자의 전류-전압 곡선을 나타내는 그래프이다.6 is a graph showing a current-voltage curve of a nitride light emitting device manufactured according to another embodiment of the present invention.
도7은 본 발명의 다른 실시예를 따라 제조된 질화물 발광소자의 전류에 따른 광출력을 나타내는 그래프이다.7 is a graph showing the light output according to the current of the nitride light emitting device manufactured according to another embodiment of the present invention.
Claims (18)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070086923A KR100900644B1 (en) | 2007-08-29 | 2007-08-29 | Formation method of fine patterns and manufaucturation method of semiconductor light emitting device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070086923A KR100900644B1 (en) | 2007-08-29 | 2007-08-29 | Formation method of fine patterns and manufaucturation method of semiconductor light emitting device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090021975A KR20090021975A (en) | 2009-03-04 |
| KR100900644B1 true KR100900644B1 (en) | 2009-06-02 |
Family
ID=40691934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070086923A KR100900644B1 (en) | 2007-08-29 | 2007-08-29 | Formation method of fine patterns and manufaucturation method of semiconductor light emitting device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100900644B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101025990B1 (en) | 2007-09-28 | 2011-03-30 | 삼성엘이디 주식회사 | Formation method of fine patterns and manufaucturation method of semiconductor light emitting device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101898859B1 (en) * | 2016-07-20 | 2018-09-14 | 한국세라믹기술원 | Photoelectrode material and manufacturing method of the same |
| CN108732652A (en) * | 2018-05-25 | 2018-11-02 | 厦门大学 | A kind of nitride photonic crystal and preparation method thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990015229A (en) * | 1997-08-04 | 1999-03-05 | 윤종용 | A light emitting diode obtained by etching a portion of the ohmic layer and a manufacturing method thereof |
| KR100522844B1 (en) * | 2004-12-14 | 2005-10-19 | 주식회사 이츠웰 | Gan light emitting diode using surface-taxtured indium-tin-oxide transparent ohmic contacts and manufacturing thereof |
| KR20060124104A (en) * | 2005-05-31 | 2006-12-05 | (주)더리즈 | Manufacturing method of light emitting element and light emitting element manufactured by this method |
| KR20070068549A (en) * | 2005-12-27 | 2007-07-02 | 삼성전자주식회사 | Group 3 nitride-based flip-chip emitting light emitting diodes using ohmic modification layer composed of transparent conducting oxynitride and thermally decomposed nitride and method of manufacturing thereof |
-
2007
- 2007-08-29 KR KR1020070086923A patent/KR100900644B1/en active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990015229A (en) * | 1997-08-04 | 1999-03-05 | 윤종용 | A light emitting diode obtained by etching a portion of the ohmic layer and a manufacturing method thereof |
| KR100522844B1 (en) * | 2004-12-14 | 2005-10-19 | 주식회사 이츠웰 | Gan light emitting diode using surface-taxtured indium-tin-oxide transparent ohmic contacts and manufacturing thereof |
| KR20060124104A (en) * | 2005-05-31 | 2006-12-05 | (주)더리즈 | Manufacturing method of light emitting element and light emitting element manufactured by this method |
| KR20070068549A (en) * | 2005-12-27 | 2007-07-02 | 삼성전자주식회사 | Group 3 nitride-based flip-chip emitting light emitting diodes using ohmic modification layer composed of transparent conducting oxynitride and thermally decomposed nitride and method of manufacturing thereof |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101025990B1 (en) | 2007-09-28 | 2011-03-30 | 삼성엘이디 주식회사 | Formation method of fine patterns and manufaucturation method of semiconductor light emitting device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090021975A (en) | 2009-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8080480B2 (en) | Method of forming fine patterns and manufacturing semiconductor light emitting device using the same | |
| US20240042166A1 (en) | Semiconductor light-emitting device | |
| EP2403022B1 (en) | Manufacturing method of semiconductor light emitting diode | |
| US7294862B2 (en) | Photonic crystal light emitting device | |
| KR100755591B1 (en) | Method of manufacturing nitride luminescent diode | |
| TWI499075B (en) | Semiconductor light emitting device with light extraction structures | |
| JP2005513787A (en) | Light emitting diode with planar omnidirectional reflector | |
| JP2007227939A (en) | Light emitting element, and its manufacturing method | |
| US8816353B2 (en) | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip | |
| US20070096123A1 (en) | Nitride semiconductor light-emitting element and manufacturing method thereof | |
| US8889450B2 (en) | Light emitting diode and method for fabricating the same | |
| TW201515091A (en) | Removal of 3D semiconductor structures by dry etching | |
| KR20150138977A (en) | Light emitting device and method for fabrication the same | |
| CN103811614B (en) | Light emitting element with hetero-material structure and manufacturing method thereof | |
| JP5412678B2 (en) | Method for forming fine pattern and method for manufacturing semiconductor light emitting device using the same | |
| KR100900644B1 (en) | Formation method of fine patterns and manufaucturation method of semiconductor light emitting device | |
| KR20210135426A (en) | Light-emitting device | |
| KR101805301B1 (en) | Ultraviolet Light-Emitting Diode with p-type ohmic contact electrode pattern to enhance the light extraction | |
| KR100604562B1 (en) | Light emitting diode and fabricating method thereof | |
| US10381515B2 (en) | Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip | |
| KR100691123B1 (en) | Method for fabricating light emitting diode of vertical electrode type | |
| KR100601144B1 (en) | GaN-based Semiconductor Light Emitting Device | |
| TWI786276B (en) | Manufacturing method of light-emitting device | |
| KR102110458B1 (en) | Light emitting diode and method for manufacturing the same | |
| KR101346802B1 (en) | Light emitting diode with improved light extraction efficiency and method of fabricating the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 11 |